CN102484453B - 低噪声放大器和混合器 - Google Patents

低噪声放大器和混合器 Download PDF

Info

Publication number
CN102484453B
CN102484453B CN201080033353.1A CN201080033353A CN102484453B CN 102484453 B CN102484453 B CN 102484453B CN 201080033353 A CN201080033353 A CN 201080033353A CN 102484453 B CN102484453 B CN 102484453B
Authority
CN
China
Prior art keywords
transistor
amplifier
control
circuit
amplifier transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080033353.1A
Other languages
English (en)
Other versions
CN102484453A (zh
Inventor
巴拉德瓦杰·阿姆鲁托
卡曼·阿亚帕鲁墨·桑卡拉格玛提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indian Institute of Science IISC
Original Assignee
Indian Institute of Science IISC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indian Institute of Science IISC filed Critical Indian Institute of Science IISC
Publication of CN102484453A publication Critical patent/CN102484453A/zh
Application granted granted Critical
Publication of CN102484453B publication Critical patent/CN102484453B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

提供了一种低噪声放大器(LNA)系统，具有相对于功耗可控的线性度和噪声指数。所述系统包括用于调谐的两个控制输入。一个输入控制有效晶体管宽度，另一个输入控制偏置电流。有效晶体管宽度的变化改变施加于信号的增益，偏置电流的变化改变系统的功耗。对于更严格的信号规格，提供LNA的阻抗匹配的电感负反馈变型。

Description

低噪声放大器和混合器
相关申请的交叉引用 
本申请依35U.S.C.$119(d)的规定要求2009年5月27日在印度递交的申请号为1225/CHE/2009的对应专利申请的优先权，其全部内容被并入此处作为参考。 
背景技术
无线电通信已变为现代社会日常生活不可或缺的一部分，存在广泛的可能应用。无论具体应用如何，都期望无线电发射机和无线电接收机之间清楚地通信。无线电通信的清楚程度可能取决于多种因素，包括：信号强度、设备噪声和干扰功率。无线电接收机通常被设计为满足接收信号强度、设备噪声和干扰功率的最差情形。因此，接收机组件的过度设计是很常见的，当信道条件更加良好时，会导致功率的浪费。这显示出能够改进功率优化的空间。 
在无线电接收机电路设计中，还可能期望高放大器增益线性度和最小限度的噪声指数。噪声是电子设备和组件的非期望产物。噪声指数的一种度量是噪声因数，噪声因数是对在放大过程期间引入放大信号的噪声大小的测量。噪声因数可以是输入信号的信噪比(SNR)与放大的输入信号的SNR之比。 
具有高线性度的无线电接收机放大器指示了控制所施加增益的能力。例如，可以按照线性方式放大输入信号，以免以除振幅之外的任何方式改变信号。理想放大器将是完全线性的设备，但实际放大器仅仅在特定的实际范围内是线性的。当放大器的输入信号增加时，输出的放大信号也增加，直至放大器的某一部分变为饱和并且无法产生更大的输出。这种现象通常被称为削波，并导致失真。放大器可以被设计为以受控方式来应对削波，例如所述受控方式引起增益下降而不发生过度失真。 
发明内容
在一个实施例中，提供了一种接收机电路，包括：串联的多个放大晶体管，用于放大输入信号。该接收机电路还包括多个控制晶体管，其中每个控制晶体管连接至多个放大晶体管之一。每个控制晶体管在控制晶体管的栅极处接收独立控制信号，并向放大晶体管之一输出，以规定多个放大晶体管中每个放大晶体管的独立操作。操作中的多个放大晶体管的数目与接收机电路的晶体管宽度相对应。该接收机电路还包括：偏置产生电路，包括仿效多个放大晶体管和多个控制晶体管的操作的电路。所述偏置产生电路接收独立控制信号和RF偏置电流输入，并向多个放大晶体管输出RF偏置电压，所述RF偏置电压与晶体管宽度的值相对应。独立控制信号和RF偏置电流输入是独立可调谐的。 
在另一实施例中，提供了一种调节接收机的操作特性的方法，包括：接收射频(RF)输入信号；评估RF输入信号的信号质量，以确定RF输入信号是否基本满足噪声指数和线性度要求；以及基于对RF输入信号的评估，通过以下方式来调节接收机的增益：在控制晶体管的栅极处接收独立控制信号，每个控制晶体管向接收机内的多个放大晶体管之一输出，以规定多个放大晶体管中每个放大晶体管的独立操作，从而控制接收机的增益。操作中的多个放大晶体管的数目与接收机电路的晶体管宽度相对应。所述方法还包括：基于接收机电路的晶体管宽度，并且与独立控制信号无关地，调节偏置电流；使用调节后的增益和调节后的偏置电流值来放大RF输入信号；以及输出放大的RF输入信号。 
在又一实施例中，提供了一种电感负反馈(degenerated)的低噪声信号放大器，包括第一电感电路和第二电感电路。第一电感电路包括：串联的第一多个放大晶体管，用于放大输入信号；以及第一多个控制晶体管，其中每个控制晶体管连接至第一多个放大晶体管之一。每个第一控制晶体管在第一控制晶体管的栅极处接收独立控制信号，并向第一多个放大晶体管之一输出，以规定第一多个放大晶体管中每个放大晶体管的独立操作。操作中的第一多个放大晶体管的数目与接收机电路的晶体管宽度相对应。第二电感电路包括：串联的第二多个放大晶体管，用于接收第一多个放大晶体管的输出；以及第二多个控制晶体管，其中每个 控制晶体管连接至第二多个放大晶体管之一。每个第二控制晶体管在第二控制晶体管的栅极处接收独立控制信号，并向第二放大晶体管之一输出，以规定第二多个放大晶体管中每个放大晶体管的独立操作。操作中的第二多个放大晶体管的数目与接收机电路的晶体管宽度相对应，并且其中，调节第二多个放大晶体管的增益包括调节第一电感电路和第二电感电路的电感。 
前述发明内容仅仅是说明性的，而并非限制性的。除了上述说明性方面、实施例和特征，通过参照附图和以下详细描述，其他方面、实施例和特征将是显而易见的。 
附图说明
图1是包括低噪声放大器和混合器在内的示例电路的框图。 
图2是图1的示例折叠串联低噪声放大器和混合器电路的示例表示，所述示例折叠串联低噪声放大器和混合器电路具有电阻性输入匹配和低供电电压操作。 
图3是用于与如图2所示的折叠串联低噪声放大器电路进行电阻性输入匹配的示例偏置产生电路的示意表示。 
图4是可用于图1的电路中的示例阻抗匹配电感源负反馈低噪声放大器电路的示意表示。 
图5是还可用于图1中的阻抗匹配电感源负反馈低噪声放大器的示例偏置产生电路的示意表示。 
图6是如图4所示的简化阻抗匹配电路的示意表示。 
图7示出了用于调节采用图1电路的接收机的操作特性的示例功能步骤的示例流程图。 
图8示出了用于连续地或周期性地评估RF输入信号并调谐如图2所示的低噪声放大器的控制输入的示例接收机电路。 
图9示出了被配置用于实现图7方法的示例计算设备。 
具体实施方式
在以下详细说明中，参考了作为详细说明的一部分的附图。在附图 中，类似符号通常表示类似部件，除非上下文另行指明。具体实施方式部分、附图和权利要求书中记载的示例性实施例并不是限制性的。在不脱离在此所呈现主题的精神或范围的情况下，可以利用其他实施例，且可以进行其他改变。容易理解，在此一般性记载以及附图中图示的本公开的各方案可以按照在此明确公开的多种不同配置来设置、替换、组合、分割和设计。 
以下实施例可以提供一种系统，允许在功耗改变期间对低噪声放大器和混合器的线性度和噪声指数进行控制。所述系统包括两个电路控制节，一个控制节接收用于改变晶体管宽度的输入，另一个控制节接收用于改变偏置电流的输入。这两个控制节可以以独立方式设置噪声指数和线性度这两个设计参数。 
该系统可以根据当前或现有操作条件来进行配置，而不是被配置为始终满足例如接收信号强度、设备噪声和干扰功率的最差规格。当就接收信号功率和干扰而言的信号条件发生改变时，系统可以例如使功耗最小。 
图1示出了具有低噪声放大器102和混合器104的示例接收机电路100的框图。该说明性实施例的低噪声放大器102接收输入AO、A1、A2和A3以及电压输入RF输入和RF偏置。RF输入是通过或经由天线(未示出)接收的射频信号。如以下更详细地讨论的，低噪声放大器102基于输入A0-A3选择性地放大RF输入。在低噪声放大器102对RF输入进行选择性放大后，混合器104接收信号。 
一般地，低噪声放大器102包括晶体管，以对接收信号施加增益。通过施加增益，晶体管改善了RF输入信号的信噪比(SNR)。在该说明性实施例中，输入A0-A3确定用于放大RF信号的晶体管的数量，因此输入A0-A3有效地控制RF输入的SNR被改进多少。如果RF输入信号非常清楚，并且不包括很多干扰，则需要较少的晶体管来满足噪声指数要求。然而，如果RF输入是有噪的，则可能需要更多的晶体管来满足相同的噪声指数要求。典型的噪声指数要求取决于所使用的接收机的类型，然而，作为噪声指数要求的一个具体示例，对于ZigBee接收机的LNA，通常在大约7-8dB的范围内。 
图2是根据本公开的、包括耦合至混合器104的低噪声放大器(LNA)102在内的电路100的示意表示。低噪声放大器102采用折叠串联LNA的配置，并且电路200包括具有噪声指数和线性度可调性的电阻性输入匹配和低供电电压操作。串联低噪声放大器102包括：节点242和244、电容器203和214、电阻器224和226、以及n型晶体管204、206、208、210、216、218、220和222。混合器104包括：节点242、电感器212、p型晶体管230和232、电阻器238和240、以及n型晶体管234和236。 
在图2的低噪声放大器102中，n型晶体管204、206、208和210的漏极共享公共节点242。节点242经由电容器203耦合至地，并经由电感器212耦合至供电电压。n型晶体管204、206、208和210的源极分别耦合至n型晶体管216、218、220和222的漏极。n型晶体管216、218、220和222的源极分别耦合至地。n型晶体管204、206、208和210的栅极分别接收控制输入AO、A1、A2和A3，而n型晶体管216、218、220和222的栅极耦合至公共节点244。公共节点244经由电阻器226耦合至射频偏置(RFBIAS)电压并经由电容器214耦合至RF输入。RF输入经由电阻器224耦合至地。N型晶体管216、218、220和222在低噪声放大器102的RF信号路径中形成放大晶体管。 
与n型晶体管216、218、220和222配对的n型晶体管204、206、208和210提供低噪声放大器102的晶体管宽度可调方面。控制输入AO、A1、A2和A3以独立方式分别导通或截止晶体管对204和216、206和218、208和220以及210和222。例如，如果控制输入AO是逻辑1，则n型晶体管204将会截止，这还将使n型晶体管216截止。因此，通过放大n型晶体管216、218、220和222的RF信号路径变小，并将施加更小的增益。相应地，RF信号路径中的放大晶体管的总晶体管宽度是处于导通状态的n型晶体管216、218、220和222的宽度之和。如此，控制输入AO、A1、A2和A3是控制晶体管宽度的输入。 
因此，任一晶体管204、206、208或210上的栅极电压Vdd分别使对应段的晶体管216、218、220和222导通，而栅极电压0使对应段的晶体管216、218、220和222截止。RF信号路径中的放大晶体管216、218、220和222的总宽度是导通的晶体管216、218、220和222的宽度之和。例如，数字 控制信号A0-3实现宽度调谐能力。 
除了对晶体管宽度的控制，图2的说明性实施例还具有独立输入RFBIAS，用于控制总偏置电流。电阻器226两端的从RFBIAS电压到公共节点244的压降控制流经低噪声放大器102的总偏置电流。因此，RFBIAS电压是用于调谐偏置电流的输入。通过用输入AO、A1、A2和A3来调谐期望的晶体管宽度并单独用输入RFBIAS来调谐偏置电流，能够实现低噪声放大器102的线性度和噪声。例如，通过调谐晶体管宽度，可以施加更多或更少的增益，这实现对增益的控制，获得高线性度和选择性放大信号，从而提高信号的SNR。 
在图2的接收机电路200的混合器104部分中，p型晶体管230和232的源极共享节点242，并经由电感器212耦合至供电电压。p型晶体管230和232的漏极分别耦合至n型晶体管234和236的漏极。p型晶体管234和236的源极耦合至地，n型晶体管234和235的栅极彼此耦合。n型晶体管234的漏极经由电阻器238耦合至其栅极，n型晶体管236的漏极经由电阻器240耦合至其栅极。图2中的混合器104的配置形成折叠混合器电路。此时，电感器212将节点242连接至供电电压。例如，电感器212可以在RF频率下提供低DC压降和/或高阻抗，同时管理节点242处的电容，以获得高增益和改进的带宽。可选地，可以使用n型晶体管将节点242连接至供电电压。可以使用高阻抗的n型晶体管，以实现高增益，并且在n型晶体管两端具有大于晶体管饱和电压的压降。p型晶体管230和232是开关晶体管，而晶体管234和236以及电阻器238和240形成混合器104的输出负载。混合器104能够对输入信号进行下变频。混合器104在节点242处接收来自低噪声放大器102的放大信号。将节点242处的放大信号与晶体管230和232所产生的方波相乘，以对放大信号进行下变频，所述晶体管230和232在各自的栅极具有振荡输入LO+和LO-。在n型晶体管234和236处输出下变频信号，分别作为中频输出IF+和IF-。 
图3是根据本公开的用于提供RFBIAS输入信号的示例偏置产生电路300的示意表示。电路300被配置为与具有噪声指数和线性度可调性的折叠串联低噪声放大器电路(如，图2所示的低噪声放大器)进行电阻性输入匹配。偏置产生电路300可以操作用于产生RF BIAS，RF BIAS输入 至低噪声放大器以控制偏置电流。 
偏置产生电路300包括：参考电流源302、缓冲运算放大器328、p型晶体管304和306、以及n型晶体管308、310、312、314、316、318、320、322、324和326。p型晶体管304和306的源极耦合至供电电压。p型晶体管304和306的栅极以及p型晶体管304和n型晶体管310的漏极共享一公共节点，并提供LO BIAS输出。参考电流源302、n型晶体管308的漏极、缓冲运算放大器328的反相输入以及n型晶体管308和310的栅极均共享一公共节点。缓冲运算放大器328的同相输入以及p型晶体管306和n型晶体管312、314、316和318的漏极共享一公共节点。n型晶体管312、314、316和318的栅极分别接收控制输入AO、A1、A2和A3。控制输入AO、A1、A2和A3是与参照图2所示的接收机电路200所讨论的相同的控制输入。n型晶体管312、314、316和318的源极分别与n型晶体管320、322、324和326的漏极耦合，而n型晶体管320、322、324和326的源极每个均耦合至地。缓冲运算放大器328的输出和n型晶体管320、322、324和326的栅极共享一节点，并提供RF BIAS输出。 
偏置产生电路300包含仿效电路330，使得n型晶体管312、314、316、318、320、322、324和326的配置仿效电路200中的n型晶体管204、206、208、210、216、218、220和222的配置，其中n型晶体管312、314、316和318的栅极接收与n型晶体管204、206、208和210的栅极相同的输入AO、A1、A2和A3。可以在尺寸上缩小仿效电路330的结构，以降低功耗。应当注意的是，图2中的低噪声放大器和混合器电路200与图3中的仿效电路330之间的晶体管尺寸的一致性能够确保从仿效电路导出的电压在实际电路中有效。 
晶体管宽度和偏置电流调谐彼此独立。输入晶体管的有效宽度受数字比特A0-A3控制(参照图2所示)。通过LNA结构的偏置电流受参考电流IREF(例如，图3中的元件302)以及由图3所示的PMOS晶体管304和306形成的电流镜控制。 
p型晶体管304和306以及n型晶体管308和310形成电流镜332，以在偏置产生电路300连接至电路200时，将通过仿效电路330的电流与进入接收机电路200的电流隔离。仿效电路330和电流镜332的组合确保：对于来 自参考电流源302的给定的偏置电流和晶体管宽度输入AO-A3，适当的偏置电压RFBIAS被提供给接收机电路200。 
此外，通过在偏置产生电路300中包括图2电路200中的电路的仿效电路，偏置产生电路300将提供独立于宽度调谐的对偏置电流调谐的控制。例如，由于偏置产生电路300包括对图200中分段晶体管的仿效(但例如在尺寸上缩小的仿效)，偏置产生电路300中与电路200中相同段的晶体管导通和截止。例如，这确保了：对于任意给定偏置电流IREF和宽度控制设置A0-3，有适当的偏置电压RFBIAS。 
图4是根据本发明的另一示例低噪声放大器400的示意表示。低噪声放大器400配置有阻抗匹配的电感源，所述阻抗匹配的电感源支持噪声指数和线性度可调性。电路400是图2所示的接收机电路200的变型，并以类似方式操作，但附加了公共源电感负反馈，以获得比电路200中的电阻性端接更少的噪声。与图2中的低噪声放大器201类似，低噪声放大器400接收控制输入AO、A1、A2和A3以及电压输入RF输入和RF BIAS，并输出放大的RF信号，所述放大的RF信号可由混合器电路进行下变频以便进行处理。 
低噪声放大器电路400包括：电容器402、408、432和454；电感器406、426和430；电阻器404、428、434和452；以及n型晶体管410、412、414、416、418、420、422、424、436、438、440、442、444、446、448和450。n型晶体管410、412、414和416的漏极共享公共节点，并经由电容器408耦合至地，并经由电感器426耦合至供电电压。n型晶体管的410、412、414和416的源极分别耦合至n型晶体管418、420、422和424的漏极。输入电压VBN经由串联的电阻器404和电容器402耦合至地，n型晶体管418、420、422和424的栅极经由电感器406耦合至电阻器404和电容器402。n型晶体管418、420、422和424的源极和n型晶体管436、438、440和442的漏极均共享一公共节点，该公共节点经由串联的电阻器452和电容器454耦合至地，并经由串联的电阻器428、电感器430和电容器432耦合至n型晶体管444、446、448和450的栅极。n型晶体管436、438、440和442的源极分别耦合至n型晶体管444、446、448和450的漏极，而n型晶体管444、446、448和450的源极耦合至地。n型晶体管444、446、448和450 的栅极也经由电阻器434耦合至来自偏置产生电路500的偏置电压。偏置电压是偏置电流流经电阻器434的结果。n型晶体管410和436、412和438、414和440、以及416和442的栅极分别接收控制输入A0、A1、A2和A3。偏置电流可由例如偏置产生电路300提供，并且还能够由输入电压VBN调谐。 
电路400可以通过例如包括电感器被调谐为保持阻抗匹配的电感负反馈来降低噪声限制。n型晶体管410、412、414、416、418、420、422和424包括第一电感电路456，n型晶体管436、438、440、442、444、446、448和450包括第二电感电路。调节晶体管的增益分别影响第一电感电路45和第二电感电路458的输入阻抗。 
电路400的输出是NMOS晶体管(410-416)的漏极端，NMOS晶体管(410-416)的漏极端还连接至电感器(L1)426和电容器Ctune 408的顶节点。 
图5是另一偏置产生电路500的示例的示意表示。偏置产生电路500被配置用于阻抗匹配电感源负反馈的低噪声放大器。偏置产生电路500是偏置产生电路300的变型，并以类似方式操作，但具有模拟低噪声放大器电路400的仿效电路544。 
偏置产生电路500包括：参考电流源502、缓冲运算放大器524、p型晶体管504和506以及n型晶体管508、510、512、514、516、518、520、522、526、528、530、532、534、536、538和540。p型晶体管504和506的源极耦合至供电电压。p型晶体管504和506的栅极耦合至p型晶体管504的漏极和参考电流源502。p型晶体管506的漏极、缓冲运算放大器524的同相输入以及n型晶体管508、510、512和514的漏极共享相同的节点。n型晶体管508、510、512、514的源极分别耦合至n型晶体管516、518、520和522的漏极，而n型晶体管516、518、520和522的源极以及n型晶体管526、528、530和532的漏极共享一公共节点。n型晶体管516、518、520和522的栅极接收输入电压VBN。n型晶体管526、528、530和532的源极耦合至n型晶体管534、536、538和540的漏极，并且n型晶体管534、536、538和540的源极耦合至地。n型晶体管534、536、538和540的栅极接收缓冲运算放大器524的输出。n型晶体管508和526、510和528、512和530、以 及514和532的栅极分别与控制输入A0、A1、A2和A3耦合。 
在一实施例中，偏置产生电路500包括电流镜542和仿效电路544。这两部分组合使得：对于来自电流源502的给定的偏置电流和晶体管宽度输入，能够给低噪声放大器电路400提供适当的偏置电压。类似于偏置产生电路300的情形，还可以在尺寸上缩小仿效电路5440的结构，以降低功耗。 
不因晶体管宽度调谐控制比特而改变的任何参考电压都可用作运算放大器524的VREF输入。例如，可以使用带隙电压作为VREF。VREF应足够高，以使晶体管516、518、526、528、530、532、538和540保持饱和，并足够低，以使晶体管522保持饱和。 
如以上讨论的，低噪声放大器电路400是图2所示的串联低噪声放大器102的变型，但附加了公共源电感负反馈。在所示实施例中，低噪声放大器的输入阻抗尝试匹配例如50欧姆的电源阻抗，以最大化功率传送并最小化功率反射。在电感负反馈的低噪声放大器400中，输入阻抗的实分量是输入晶体管418、420、422和424的跨导的函数，并且以串联电感器406将输入阻抗的虚分量调谐消除。输入n型晶体管418、420、422和424的有效跨导根据晶体管选择和偏置电流输入而变化。这可能导致LNA的输入阻抗的可变实分量。为了使输入阻抗的实分量保持恒定，可以将负反馈电感器实现为有源电感器结构。这样的电感器的示例如图6所示。 
图6示出了示例简化电路模型600，示出了如何获取图4的低噪声放大器电路400中电阻器428、电感器430以及n型晶体管444、446、448和450的可调电感器电路设计值。需要根据在串联n型晶体管410、412、414、416、418、420、422和424的组合中提供的增益，来调节向串联n型晶体管436、438、440、442、444、446、448和450内看去的有效电感。这可以通过调节n型晶体管444、446、448和450的增益来实现。 
简化电路模型600包括：控制电流源602、电阻器604、无源电感器606、栅极-源极电容610、晶体管608和输入节点618。晶体管608是电路400中n型晶体管444、446、448和450的简化表示。因此，晶体管608对晶体管中(例如，晶体管444、446、448、450中)导通的晶体管的有效晶体管宽度进行了建模。 
有源电感器实现使用经由栅极-源极电容610和晶体管608的栅极耦合至地的串联的无源电感器606和电阻器604。因此，电阻器604对电阻428进行了建模。电容器Cgsa 610还对来自晶体管444、446、448和450的公共栅极端的有效电容进行了建模。类似地，电感器606对电感器428进行了建模。 
使电感器606在低噪声放大器电路的期望频带与晶体管608的栅极-源极电容610谐振。在谐振频率(也是LNA的操作频率)下向节点618内看去的电路提供的有效电感由下式给出： 
L eff = R a C gsa gm a
其中，Leff是电感器606的电感值，Ra是电阻器604的电阻值，Cgsa是电容610的电容值，gma是晶体管608的增益值。 
通过将电路600中晶体管608的跨导设计为跟踪电路400中输入n型晶体管418、420、422和424的跨导，可以使在节点618处向电路模型600内看去的输入阻抗的实分量保持恒定。这可以通过将电路400的晶体管444、446、448和450分段来实现。 
通过调谐晶体管444、446、448和450中导通的晶体管的所有跨导之和来调谐电感器606。进而，通过如图4所示的数字比特A0-A3来控制导通晶体管的数目。 
分段可以通过采用小尺寸晶体管的并联拷贝来实现。每个拷贝被称为一段，每段独立导通或截止，从而可调节操作晶体管宽度(例如，如在电路200和电路400中那样实现)。如此，通过n型晶体管418、420、422和424的电流和通过n型晶体管444、446、448和450的电流相同。这导致电路模型600中晶体管608的跨导跟踪电路400中输入n型晶体管418、420、422和424的跨导，电路模型600中晶体管608是电路400中n型晶体管444、446、448和450的简化表示。 
负反馈电感阻抗匹配电路模型600的可能值可以是：1.5nH的电感器606、1OnH的串联电感器406、以及具有400fF的栅极-源极电容的晶体管608。电路600中的晶体管608所代表的电路400中的晶体管418、420、422和424可以是NMOS RF-CMOS晶体管或任意类型的MOSFET。应注意的 是，当分段晶体管418、420、422和424的负反馈电感随电路400中相应晶体管的跨导一起改变时，向分段晶体管中看去的输入阻抗的虚分量也相应改变。由于同电容器406的值相比分段晶体管418、420、422和424的负反馈电感相对较低，低噪声放大器400的输入阻抗匹配通常在输入反射系数大于-1OdB的情况下保持为可接受的。 
实现上述低噪声放大器和混合器电路的示例，接收机可以具有在低噪声或低干扰情况期间改变的操作特性，因此接收机能够以较少的功率操作。图7示出了示例流程图，包括用于调节接收机操作特性的功能步骤700。应当理解的是，该流程图示出了示例实施例的一种可能实现的功能和操作。就此而言，每个框可以代表程序代码的一个模块、一段或一部分，该程序代码包括可由处理器执行的一个或多个指令，用于实现过程中的特定逻辑功能或步骤。程序代码可以存储在任意类型的计算机可读介质(例如，包括盘或硬盘驱动器在内的存储设备等)上。此外，每个框可以代表连线以用于执行过程中特定逻辑功能的电路。可选实现也包括在本申请的示例实施例的范围内，其中，可以不按所示出或所讨论的顺序来执行功能，如本领域技术人员所知的，包括：根据所涉及的功能，基本同时地或逆序地执行这些功能。 
首先，如框702所示，接收RF输入。可以经由耦合至接收机的天线来接收RF输入。在接收了RF输入后，对RF信号进行评估，以确定针对适当信号处理的期望增益和SNR改进，如框704所示。对RF信号的评估可以涉及：测量天线处的输入RF信号的SNR；以及确定获取SNR满足接收机信号处理器的信号处理要求的信号所需的期望增益。接收机信号处理器所需的足够的SNR将取决于所使用的信号处理器和接收机应用的性质。 
可以通过将接收信息内的噪声功率与接收信息内的信号功率进行比较来确定信号的SNR。如果难以从噪声中分辨信号，则SNR过低，可以例如增加噪声指数/增益来改进SNR。 
在评估后，向接收机电路提供偏置电流和晶体管宽度参数，如框706所示。例如，可以将控制输入提供给接收机内的晶体管，以确定哪个晶体管导通以及导通晶体管的数目。通过调节电流和晶体管宽度参数，相 应地调节接收机的增益。接着，将RF输入输出至混合器电路，以进行下变频，如框708所示。混合器电路将RF信号的频率下变频为具有接收机信号处理单元的适当频率的信号。 
在可选实施例中，可以连续地或周期性地执行评估信号质量的步骤704和调节有效晶体管宽度和偏置电流的步骤706，以提供一致的功率优化的信号处理。例如，可以改变偏置电流和晶体管宽度以调节增益，然后将由接收机对RF输入进行处理。可以对RF输入进行分析，以确定信号质量和噪声指数是否在可接受的取值范围内。如果信号质量或噪声指数不在可接受范围内，可以再次调节偏置电流和晶体管宽度，并且可以将RF输入再次通过接收机电路，以进行附加处理。 
以下表1示出了示例线性度和噪声指数测量、以及为了改进放大器的线性度和噪声指数而可以对偏置电流和晶体管宽度做出的相关改变。例如，如果(同基于接收机类型和接收机应用而变化的可接受或期望的值相比)所测量的线性度和噪声指数均为高，则例如可以减小偏置电流以降低噪声指数，并且无需改变晶体管宽度(由于线性度已经是可接受的)。然而，如第2行所示，如果线性度值低，则可以例如增加晶体管宽度输入以提高接收机增益，从而改进线性度。例如，当线性度高且噪声指数低时，可以获得最佳的偏置电流输入和晶体管宽度输入。 
  线性度   噪声指数   偏置电流   晶体管宽度
  高   高   减小   不变
  低   高   减小   减小
  高   低   增加   增加
  低   低   增加   不变
表1 
图8中示出了示例接收机电路800，用于连续地或周期性地评估RF输入信号和相应地适配低噪声放大器102的控制输入。接收机800包括：低噪声放大器102，接收RF输入和RF BIAS电压以及控制输入A0、A1、A2和A3。控制输入将调节低噪声放大器中增益晶体管的宽度。处理器804可以被编程为：对RF输入的SNR值和噪声指数进行分析。基于处理器804 的对RF输入的分析，处理器804将适当的控制输入AO、A1、A2、A3和RF BIAS输出至低噪声放大器102。增益晶体管将根据处理器804所确定的控制输入对RF输入进行处理，并且RF输入被发送至混合器104以进行下变频。可以连续地或周期性地执行该处理，以确保功率优化的控制输入AO、A1、A2、A3和RF BIAS被用于当前RF输入。 
根据本公开，图9是示出了示例计算设备900的框图，该示例计算设备900被配置用于控制自适应LNA和混合器电路。在最基本的配置901中，计算设备900典型地包括一个或多个处理器910和系统存储器920。存储器总线930可以用于处理器910和系统存储器920之间的通信。 
根据所期望的配置，处理器910可以是任意类型的，包括但不限于微处理器(μP)、微控制器(μC)、数字信号处理器(DSP)或其任意组合。处理器910可以包括一级或多级高速缓存(例如，一级高速缓存911和二级高速缓存912)、处理器核913、以及寄存器914。处理器核913可以包括算术逻辑单元(ALU)、浮点单元(FPU)、数字信号处理核(DSP核)或其任意组合。存储器控制器915也可以与处理器910一起使用，或者在一些实现中，存储器控制器915可以是处理器910的内部部件。 
根据所期望的配置，系统存储器920可以是任意类型的，包括但不限于易失性存储器(如RAM)、非易失性存储器(如ROM、闪存等)或其任意组合。系统存储器920典型地包括操作系统921、一个或多个应用程序922和程序数据924。根据本公开，应用程序922包括配置用于向自适应LNA和混合器电路提供输入的控制输入处理算法923。如将于以下进一步描述的，程序数据924包括用于最小化接收机电路的功耗的控制输入数据925。在一些示例实施例中，应用程序922可以被配置为在操作系统921上与程序数据924一起操作，使得接收机电路的功耗最小。这里所描述的基本配置在图9中由虚线901内的组件示出。 
计算设备900可以具有额外特征或功能以及额外接口，以有助于在基本配置901与任意所需设备和接口之间进行通信。例如，总线/接口控制器940可用于有助于在基本配置901与一个或多个数据存储设备950之间经由存储接口总线941进行通信。数据存储设备950可以是可拆除存储设备951、不可拆除存储设备952或其组合。可拆除存储设备和不可拆除存储设备的示例包括磁盘设备(如软盘驱动器和硬盘驱动器(HDD))、光盘驱动器(如致密盘(CD)驱动器或数字通用盘(DVD)驱动器)、固态驱动器(SSD)以及磁带驱动器，这仅仅是极多例子中的一小部分。示例计算机存储介质可以包括以任意信息存储方法或技术实现的易失性和非易失性、可拆除和不可拆除的介质，如计算机可读指令、数据结构、程序模块或其他数据。 
系统存储器920、可拆除存储设备951和不可拆除存储设备952均是计算机存储介质的示例。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术，CD-ROM、数字多功能盘(DVD)或其他光存储设备，磁盒、磁带、磁盘存储设备或其他磁存储设备，或可以用于存储所需信息并可以由计算设备900访问的任意其他介质。任何这种计算机存储介质部可以是设备900的一部分。 
计算设备900还可以包括接口总线942，以有助于各种接口设备(例如，输出接口、外围设备接口和通信接口)经由总线/接口控制器940与基本配置901进行通信。示例输出设备960包括图形处理单元961和音频处理单元962，其可被配置为经由一个或多个A/V端口963与多种外部设备(如显示器或扬声器)进行通信。示例外围设备接口970包括串行接口控制器971或并行接口控制器972，它们可被配置为经由一个或多个I/O端口973与外部设备(如输入设备(例如，键盘、鼠标、笔、语音输入设备、触摸输入设备等))或其他外围设备(例如，打印机、扫描仪等)进行通信。示例通信设备980包括网络控制器981，其可以被设置为有助于经由一个或多个通信端口982与一个或多个其他计算设备990通过网络通信进行通信。通信连接是通信介质的一个示例。通信介质典型地可以由调制数据信号(如载波或其他传输机制)中的计算机可读指令、数据结构、程序模块或其他数据来体现，并可以包括任意信息传送介质。“调制数据信号”可以是通过设置或改变一个或多个特性而在该信号中实现信息编码的信号。例如，但并非限制性地，通信介质可以包括有线介质(如有线网络或直接布线连接)、以及无线介质(例如声、射频(RF)、红外(IR)和其他无线介质)。这里所使用的术语计算机可读介质可以包括存储介质和通信介质。 
计算设备900可以实现为小体积便携式(或移动)电子设备的一部分，如蜂窝电话、个人数据助理(PDA)、个人媒体播放设备、无线web浏览设备、个人耳机设备、专用设备或包括任意上述功能的混合设备。计算设备900也可以实现为个人计算机，包括膝上型计算机和非膝上型计算机配置。 
一般地，应当理解的是，可以使用集成电路开发技术，或者通过某些其他方法，或者使用可以在软件环境中进行排序、参数化和连接以实现此处描述的不同功能的硬件和软件对象的组合，以硬件方式来实现此处描述的电路。例如，可以使用通过易失性或非易失性存储器运行软件应用的通用或专用处理器来实现本申请。此外，硬件对象可以使用电信号来通信，所述电信号的状态代表不同的数据。 
还应当理解的是，此处描述的上述和其他配置仅仅用于示例的目的。如此，本领域技术人员将意识到，可以取而代之地使用其他配置和其他元件(例如，机器、接口、功能、顺序和功能组等)，并且根据期望的结果完全省去某些元件。此外，所描述的许多元件是功能实体，这些功能实体可以被实现为分立或分布式组件，或者以任意适当的组合在任意适当的位置与其他组件结合。 
本公开不限于在本申请中描述的具体示例，这些具体示例意在说明不同方案。本领域技术人员清楚，不脱离本公开的精神和范围，可以做出许多修改和变型。本领域技术人员根据之前的描述，除了在此所列举的方法和装置之外，还可以想到本公开范围内功能上等价的其他方法和装置。这种修改和变型应落在所附权利要求的范围内。本公开应当由所附权利要求的术语及其等价描述的整个范围来限定。应当理解，本公开不限于具体方法、试剂、化合物组成或生物系统，这些当然都是可以改变的。还应理解，这里所使用的术语仅用于描述具体示例的目的，而不应被认为是限制性的。 
至于本文中任何关于多数和/或单数术语的使用，本领域技术人员可以从多数形式转换为单数形式，和/或从单数形式转换为多数形式，以适合具体环境和/或应用。为清楚起见，在此明确声明单数形式/多数形式可互换。 
本领域技术人员应当理解，一般而言，所使用的术语，特别是所附权利要求中(例如，在所附权利要求的主体部分中)使用的术语，一般地应理解为“开放”术语(例如，术语“包括”应解释为“包括但不限于”，术语“具有”应解释为“至少具有”等)。本领域技术人员还应理解，如果意在所引入的权利要求中标明具体数目，则这种意图将在该权利要求中明确指出，而在没有这种明确标明的情况下，则不存在这种意图。例如，为帮助理解，所附权利要求可能使用了引导短语“至少一个”和“一个或多个”来引入权利要求中的特征。然而，这种短语的使用不应被解释为暗示着由不定冠词“一”或“一个”引入的权利要求特征将包含该特征的任意特定权利要求限制为仅包含一个该特征的实施例，即便是该权利要求既包括引导短语“一个或多个”或“至少一个”又包括不定冠词如“一”或“一个”(例如，“一”和/或“一个”应当被解释为意指“至少一个”或“一个或多个”)；在使用定冠词来引入权利要求中的特征时，同样如此。另外，即使明确指出了所引入权利要求特征的具体数目，本领域技术人员应认识到，这种列举应解释为意指至少是所列数目(例如，不存在其他修饰语的短语“两个特征”意指至少两个该特征，或者两个或更多该特征)。另外，在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。本领域技术人员还应理解，实质上任意表示两个或更多可选项目的转折连词和/或短语，无论是在说明书、权利要求书还是附图中，都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如，短语“A或B”应当被理解为包括“A”或“B”、或“A和B”的可能性。 
另外，在以马库什组描述本公开的特征或方案的情况下，本领域技 术人员应认识到，本公开由此也是以该马库什组中的任意单独成员或成员子组来描述的。 
如本领域技术人员将理解的，出于任意和所有目的，例如为了提供书面说明，这里公开的所有范围也包含任意及全部可能的子范围及其子范围的组合。任意列出的范围可以被容易地看作充分描述且实现了将该范围至少进行二等分、三等分、四等分、五等分、十等分等。作为非限制性示例，在此所讨论的每一范围可以容易地分成下三分之一、中三分之一和上三分之一等。如本领域技术人员将理解的，所有诸如“直至”、“至少”、“大于”、“小于”之类的语言包括所列数字，并且指代了随后可以如上所述被分成子范围的范围。最后，如本领域技术人员将理解的，范围包括每一单独数字。因此，例如具有1～3个单元的组是指具有1、2或3个单元的组。类似地，具有1～5个单元的组是指具有1、2、3、4或5个单元的组，以此类推。 
尽管已经在此公开了多个方案和实施例，但是本领域技术人员应当明白其他方案和实施例。这里所公开的多个方案和实施例是出于说明性的目的，而不是限制性的，本公开的真实范围和精神由所附权利要求表征。 

Claims (21)

1.一种接收机电路，包括：
串联的多个放大晶体管，用于放大输入信号；
多个控制晶体管，其中，多个控制晶体管中的每个控制晶体管连接至所述多个放大晶体管之一，每个控制晶体管在控制晶体管的栅极处接收独立控制信号，并向放大晶体管之一输出，以规定所述多个放大晶体管中每个放大晶体管的独立操作，其中，操作中的多个放大晶体管的数目与接收机电路的晶体管宽度相对应；以及
偏置产生电路，包括仿效所述多个放大晶体管和所述多个控制晶体管的操作的电路，所述偏置产生电路包括用于在各自的栅极接收独立控制信号的具有栅极的第一组晶体管和用于接收RF参考偏置电流输入的第二组晶体管，并所述偏置产生电路向所述多个放大晶体管输出RF偏置控制电压，所述RF偏置控制电压与晶体管宽度的值相对应，所述第一组晶体管的数目与所述控制晶体管相等，并且
其中，所述独立控制信号和所述RF参考偏置电流输入是独立可调谐的。
2.根据权利要求1所述的接收机电路，其中，所述多个控制晶体管中每个控制晶体管的源极与所述多个放大晶体管之一的漏极相连接。
3.根据权利要求1所述的接收机电路，还包括：混合器电路，耦合至所述多个放大晶体管的输出，以对放大晶体管的输出信号进行下变频。
4.根据权利要求1所述的接收机电路，还包括：处理器，用于对放大的RF输入信号进行评估，以确定放大的RF输入信号是否基本满足噪声指数和线性度要求，并且如果放大的RF输入信号不基本满足噪声指数和线性度要求，则处理器用于再次调节所述独立控制信号或所述RF参考偏置电流输入。
5.根据权利要求1所述的接收机电路，还包括：
第一电感电路，包括所述多个放大晶体管和所述多个控制晶体管，其中，所述多个放大晶体管包括第一多个放大晶体管，并且其中，所述多个控制晶体管包括第一多个控制晶体管；以及
第二电感电路，包括：
串联的第二多个放大晶体管，用于接收第一多个放大晶体管的输入；以及
第二多个控制晶体管，其中，所述第二多个控制晶体管中的每个控制晶体管连接至所述第二多个放大晶体管之一，所述第二多个控制晶体管中的每个控制晶体管在所述第二多个控制晶体管中的控制晶体管的栅极处接收独立控制信号，并向所述第二多个放大晶体管中的一个放大晶体管输出，以规定第二多个放大晶体管中每个放大晶体管的独立操作，并且操作中的第二多个放大晶体管的数目与接收机电路的晶体管宽度相对应；
其中，调节第二多个放大晶体管的增益包括调节第一电感电路和第二电感电路的电感。
6.根据权利要求5所述的接收机电路，其中，第一多个控制晶体管和第二多个控制晶体管接收相同的独立控制信号。
7.根据权利要求5所述的接收机电路，其中，第一电感电路的输入阻抗的实分量是所述第一多个放大晶体管的跨导的函数，并基于晶体管宽度而变化，并且用与所述第一多个放大晶体管串联的电感器将输入阻抗的虚分量调谐消除。
8.根据权利要求7所述的接收机电路，其中，通过调节第二多个放大晶体管的跨导以与所述第一多个放大晶体管的跨导基本匹配，使输入阻抗基本保持恒定。
9.根据权利要求7所述的接收机电路，其中，通过按照与调节所述多个放大晶体管的晶体管宽度相同的比例来调节源负反馈电感，使输入阻抗基本保持恒定。
10.一种调节接收机的操作特性的方法，包括：
接收射频RF输入信号；
评估RF输入信号的信号质量，以确定RF输入信号是否基本满足噪声指数和线性度要求；
基于对RF输入信号的评估，来调节接收机电路的增益，其中，调节接收机电路的增益包括在控制晶体管的栅极处接收独立控制信号，每个控制晶体管向接收机电路内的多个放大晶体管之一输出，以规定所述多个放大晶体管中每个放大晶体管的独立操作，从而控制接收机电路的增益，并且，操作中的多个放大晶体管的数目与接收机电路的晶体管宽度相对应；
基于接收机电路的晶体管宽度，并且基于所述独立控制信号调节偏置电流；
使用调节后的增益的值和调节后的偏置电流的值来放大RF输入信号；以及
输出放大的RF输入信号，
其中，调节接收机电路的增益包括：调节第一电感电路和第二电感电路的电感，
其中，第一电感电路包括所述多个放大晶体管和所述多个控制晶体管，所述多个放大晶体管包括第一多个放大晶体管，并且其中，所述多个控制晶体管包括第一多个控制晶体管，并且
其中，第二电感电路包括：串联的第二多个放大晶体管，用于接收所述多个放大晶体管的输出；以及第二多个控制晶体管，其中，所述第二多个控制晶体管中的每个控制晶体管连接至所述第二多个放大晶体管之一，第二多个控制晶体管中的每个控制晶体管在第二多个控制晶体管中的控制晶体管的栅极处接收独立控制信号，并向所述第二多个放大晶体管中的一个放大晶体管输出，以规定所述第二多个放大晶体管中每个放大晶体管的独立操作，并且，操作中的第二多个放大晶体管的数目与接收机电路的晶体管宽度相对应。
11.根据权利要求10所述的方法，还包括：对放大的RF输入信号进行评估，以确定放大的RF输入信号是否基本满足噪声指数和线性度要求。
12.根据权利要求11所述的方法，所述方法进一步包括，如果放大的RF输入信号不基本满足噪声指数和线性度要求，则再次调节接收机电路的增益或偏置电流。
13.根据权利要求11所述的方法，还包括：对放大的RF输入信号进行下变频。
14.根据权利要求10所述的方法，其中，调节偏置电流包括：
在所述第二多个控制晶体管中的控制晶体管的栅极处接收独立控制信号，每个控制晶体管向接收机电路内的第二多个放大晶体管中的一个放大晶体管输出，以规定所述第二多个放大晶体管中每个放大晶体管的独立操作；
在所述第二多个放大晶体管处接收RF参考电流；以及
从所述第二多个放大晶体管向所述第一多个放大晶体管输出偏置电流。
15.根据权利要求10所述的方法，其中，调节偏置电流包括：基于对接收机电路进行仿效的仿效电路的晶体管宽度，来调节偏置电流。
16.一种电感负反馈的低噪声信号放大器，包括：
第一电感电路，包括：
串联的第一多个放大晶体管，用于放大输入信号；以及
第一多个控制晶体管，其中，所述第一多个控制晶体管中的每个控制晶体管连接至所述第一多个放大晶体管之一，第一多个控制晶体管中的每个控制晶体管在第一多个控制晶体管中的控制晶体管的栅极处接收独立控制信号，并向所述第一多个放大晶体管之一输出，以规定所述第一多个放大晶体管中每个放大晶体管的独立操作，并且，操作中的第一多个放大晶体管的数目与接收机电路的晶体管宽度相对应；以及
第二电感电路，包括：
串联的第二多个放大晶体管，用于接收所述第一多个放大晶体管的输出；以及
第二多个控制晶体管，其中，所述第二多个控制晶体管中的每个控制晶体管连接至所述第二多个放大晶体管之一，第二多个控制晶体管中的每个控制晶体管在第二多个控制晶体管的控制晶体管的栅极处接收独立控制信号，并向第二多个放大晶体管中的一个放大晶体管输出，以规定第二多个放大晶体管中每个放大晶体管的独立操作，并且，操作中的第二多个放大晶体管的数目与接收机电路的晶体管宽度相对应；
其中，调节第二多个放大晶体管的增益包括调节第一电感电路和第二电感电路的电感；以及
偏置产生电路，包括仿效第一多个放大晶体管和第一多个控制晶体管的操作的电路，所述偏置产生电路包括用于在各自的栅极处接收所述独立控制信号的具有栅极的第一组晶体管和用于接收RF偏置电流输入的第二组晶体管，并所述偏置产生电路向所述第二多个放大晶体管输出RF偏置控制电压，所述第一组晶体管的数目与所述第一多个控制晶体管相等。
17.根据权利要求16所述的电感负反馈的低噪声信号放大器，其中，第一多个控制晶体管和第二多个控制晶体管接收相同的独立控制信号。
18.根据权利要求16所述的电感负反馈的低噪声信号放大器，其中，第一电感电路的输入阻抗的实分量是所述第一多个放大晶体管的跨导的函数，并基于晶体管宽度而变化，并且用与所述第一多个放大晶体管串联的电感器将输入阻抗的虚分量调谐消除。
19.根据权利要求18所述的电感负反馈的低噪声信号放大器，其中，通过调节第二多个晶体管的增益以与所述第一多个放大晶体管的增益基本匹配，使输入阻抗基本保持恒定。
20.根据权利要求18所述的电感负反馈的低噪声信号放大器，其中，通过按照与调节所述第一多个放大晶体管的跨导相同的比例来调节源负反馈电感，使输入阻抗基本保持恒定。
21.根据权利要求18所述的电感负反馈的低噪声信号放大器，其中，调节所述第一多个放大晶体管的跨导包括：调节所述第一多个放大晶体管的晶体管宽度。
CN201080033353.1A 2009-05-27 2010-05-17 低噪声放大器和混合器 Expired - Fee Related CN102484453B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN1225CH2009 2009-05-27
IN1225/CHE/2009 2009-05-27
US12/551,038 US8442464B2 (en) 2009-05-27 2009-08-31 Low noise amplifier and mixer
US12/551,038 2009-08-31
PCT/IB2010/001132 WO2010136862A1 (en) 2009-05-27 2010-05-17 Low noise amplifier and mixer

Publications (2)

Publication Number Publication Date
CN102484453A CN102484453A (zh) 2012-05-30
CN102484453B true CN102484453B (zh) 2014-11-12

Family

ID=43219541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080033353.1A Expired - Fee Related CN102484453B (zh) 2009-05-27 2010-05-17 低噪声放大器和混合器

Country Status (4)

Country Link
US (1) US8442464B2 (zh)
JP (1) JP5373194B2 (zh)
CN (1) CN102484453B (zh)
WO (1) WO2010136862A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011111140A1 (ja) * 2010-03-10 2013-06-27 パナソニック株式会社 可変利得増幅器
US8649302B2 (en) 2011-02-15 2014-02-11 Intel Mobile Communications GmbH Receiver for receiving RF-signals in a plurality of different communication bands and transceiver
US9219452B2 (en) * 2012-05-22 2015-12-22 Intel Deutschland Gmbh Dual mode receiver with RF splitter using programmable passive components
US8854144B2 (en) * 2012-09-14 2014-10-07 General Atomics High voltage amplifiers and methods
CN103078594B (zh) * 2012-12-24 2017-12-15 上海集成电路研发中心有限公司 一种电流复用射频前端电路
JP6204772B2 (ja) * 2013-09-20 2017-09-27 株式会社東芝 カスコード増幅器
US9973149B2 (en) 2016-07-15 2018-05-15 Psemi Corporation Source switched split LNA
JP6853361B2 (ja) * 2016-08-30 2021-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. プログラム可能位相利得段を有する低雑音増幅器
US10817644B2 (en) * 2018-10-19 2020-10-27 Globalfoundries Singapore Pte. Ltd. Circuit and method for design of RF integrated circuits for process control monitoring

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784738B1 (en) * 2002-11-20 2004-08-31 Marvell International Ltd. Method and apparatus for gain control in a CMOS low noise amplifier
US7023272B2 (en) * 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296079B2 (ja) 1994-04-14 2002-06-24 松下電器産業株式会社 バイアス回路
JPH11122083A (ja) * 1997-10-09 1999-04-30 Toshiba Corp リングオシレータ及びゲート遅延時間測定法
US6298221B1 (en) * 1998-04-01 2001-10-02 Denso Corporation Adaptive receiver linearity techniques for a radio transceiver
US6980786B1 (en) * 2001-01-16 2005-12-27 Sequoia Communications Corp. Adaptive receiver system that adjusts to the level of interfering signals
US6963247B2 (en) * 2003-11-21 2005-11-08 Nokia Corporation Gain stabilization technique for narrow band integrated low noise amplifiers
US7110742B2 (en) * 2004-03-16 2006-09-19 Broadcom Corporation Low noise amplifier with constant input impedance
CN100536318C (zh) * 2004-12-06 2009-09-02 立积电子股份有限公司 具有低噪声与高增益的低噪声放大器
US7486135B2 (en) * 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver
US7920027B2 (en) * 2008-04-07 2011-04-05 Qualcomm Incorporated Amplifier design with biasing and power control aspects
US7675359B2 (en) * 2008-05-28 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Switch-around low noise amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784738B1 (en) * 2002-11-20 2004-08-31 Marvell International Ltd. Method and apparatus for gain control in a CMOS low noise amplifier
US7023272B2 (en) * 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system

Also Published As

Publication number Publication date
JP2012528509A (ja) 2012-11-12
US20100301948A1 (en) 2010-12-02
WO2010136862A1 (en) 2010-12-02
US8442464B2 (en) 2013-05-14
JP5373194B2 (ja) 2013-12-18
CN102484453A (zh) 2012-05-30
WO2010136862A8 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN102484453B (zh) 低噪声放大器和混合器
US9755599B2 (en) Amplifier with boosted peaking
US9184707B2 (en) Amplifier with switchable common gate gain buffer
US9369103B2 (en) Variable gain multistage amplifier and receiver
CN102084589B (zh) 在接收器射频前端实现高选择性的方法
US8183843B2 (en) Voltage regulator and associated methods
CN109314496A (zh) 用于宽带放大器的有源线性化
US7084707B2 (en) Low noise amplifier and related method
US7697601B2 (en) Equalizers and offset control
WO2009105696A1 (en) Feedback technique and filter and method
US9160309B2 (en) Area efficient baseband filter
US20150054581A1 (en) Combination nmos/pmos power amplifier
US9106198B2 (en) High power tunable capacitor
US8576011B2 (en) Amplifier with high power supply noise rejection
WO2014189726A1 (en) Mixer with channel impedance equalization
Sankaran et al. Adaptive enhancement of low Noise amplifier using Cadence Virtuoso tool
Krishnamurthy Interference-Resilient CMOS Receiver Front-Ends for Next Generation Radios
Nivedha et al. Dual-tuned high-swing variable-gain amplifier with enhanced dB-linear control
CN116325488A (zh) 宽带低功耗有源隔离器
Faber Designing a Low Noise Amplifier for Satellite Receivers in CMOS technology
Cojan A 2.8-V power supply CMOS high band LNA for UMTS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141112

Termination date: 20200517

CF01 Termination of patent right due to non-payment of annual fee