CN116325488A - 宽带低功耗有源隔离器 - Google Patents

宽带低功耗有源隔离器 Download PDF

Info

Publication number
CN116325488A
CN116325488A CN202180067855.4A CN202180067855A CN116325488A CN 116325488 A CN116325488 A CN 116325488A CN 202180067855 A CN202180067855 A CN 202180067855A CN 116325488 A CN116325488 A CN 116325488A
Authority
CN
China
Prior art keywords
transistor
gate
common
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180067855.4A
Other languages
English (en)
Inventor
梅林·恩瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116325488A publication Critical patent/CN116325488A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/38—One-way transmission networks, i.e. unilines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Amplifiers (AREA)

Abstract

描述了宽带低功耗有源隔离器，该有源隔离器可以在低压电源下工作，并提供改善的线性和插入损耗。该有源隔离器包括并联连接的共栅极放大器和共漏极放大器，这些放大器使用有源晶体管实现。被配置为抑制RF信号的RF扼流圈耦合在共栅极放大器的输入与地之间，使得共栅极放大器还充当偏置共漏极放大器的电流源。

Description

宽带低功耗有源隔离器
相关申请
本申请要求于2020年10月9日提交的申请号为17/067,522、名称为“宽带低功耗有源隔离器(Wideband Low Power Active Isolator)”的美国非临时专利申请的权益和优先权。
技术领域
本公开涉及电子电路，尤其涉及用于射频(radio frequency，RF)电路的有源隔离器。
背景技术
通常，RF系统的级联组件会引入阻抗失配，这可能会导致带内幅度和相位纹波，并降低增益。因此，为了改善阻抗失配的不利影响，需要进行阻抗变换以在系统内实现最大功率传输。阻抗变换可以通过匹配网络或隔离器实现。在匹配网络中常用的无源器件通常损耗较大的集成电路(integrated circuit，IC)中，隔离器可能是阻抗变换的首选。
隔离器可以是由铁氧体三端口环行器实现的无源器件，其中一个端口端接匹配的阻抗。然而，对于高频应用，例如在一百兆赫兹范围内的应用，磁铁和铁氧体的尺寸变得不可行且非常昂贵。随着半导体技术的出现，现在可以牺牲功耗为代价构建非常适合RF应用的紧凑型有源隔离器。此外，为了实现与宽带性能的紧凑集成，低功耗有源隔离器比无源隔离器更可取。
当前朝向更小电路的技术趋势要求具有较低击穿电压的较小晶体管在较低电压下工作，尤其是在电源电压趋于下降(例如，降至1V或更低)时。当前的隔离器拓扑结构可能需要较高的电源电压来将晶体管保持在期望的工作条件下，并且在低电源下可能会导致功率损耗和线性下降，或者它们依赖于无源元件，使得电路尺寸较大、损耗较大、带宽差。
因此，需要具有宽带性能的改善的有源隔离器，其在低电源下具有改善的线性和较低的功率损耗。
发明内容
在一方面，本公开提供了具有输入和输出的有源隔离器电路，该有源隔离器电路包括：第一晶体管，被配置为共栅极放大器；第二晶体管，被配置为共漏极放大器，其中，共栅极放大器和共漏极放大器并联连接在上述输入与输出之间；以及，RF信号阻断器，耦合在共栅极放大器的输入端子与接之间，该RF信号阻断器被配置为抑制RF信号，使得共栅极放大器还充当经由输出端子偏置共漏极放大器的电流源。
在另一方面，本公开提供了提供有源隔离器电路的方法，该方法包括：提供第一晶体管，该第一晶体管被配置为共栅极放大器；提供第二晶体管，该第二晶体管被配置为共漏极放大器，将共栅极放大器和共漏极放大器并联连接在有源隔离器电路的输入与有源隔离器电路的输出之间；以及，在有源隔离器电路的输入与地之间连接RF信号阻断器，该RF信号阻断器被配置为使得共栅极放大器还充当偏置共漏极放大器的电流源。
在上述任一方面，第一晶体管的源极和第二晶体管的栅极可以耦合至上述输入以接收输入信号；并且，第一晶体管的漏极和第二晶体管的源极可以耦合至上述输出以产生输出信号。
在上述任一方面，第一晶体管的栅极可以使用第一DC电压源偏置，第二晶体管的栅极使用第二DC电压源偏置。
在上述任一方面，RF信号阻断器可以是退化电感器。
在上述任一方面，退化电感器可以被配置为使得该退化电感器的自谐振频率值是最大工作频率值的两倍。
在上述任一方面，退化电感器可以是平面螺旋电感器、空芯电感器、铁芯电感器、铁氧体芯电感器、基于线轴的电感器、环形芯电感器、间隙芯电感器、切割芯电感器和多芯电感器中的一种。
在上述任一方面，第二晶体管的栅极可以通过DC隔直电容器耦合至上述输入。
在上述任一方面，RF信号阻断器可以是输入阻抗匹配网络的一部分。
在上述任一方面，第一DC电压源和第二DC电压源可以等于DC电源VDD。
在上述任一方面，第一晶体管和第二晶体管可以由1V或更低的DC电压电源VDD供电。
上述任一方面还可以包括：使用DC电压源偏置第一晶体管的栅极；以及，使用DC电压源偏置第二晶体管的栅极。
上述任一方面还可以包括：提供包括RF信号阻断器的输入阻抗匹配网络。
上述任一方面还可以包括：通过DC隔直电容器将第二晶体管的栅极耦合至上述输入。
上述任一方面还可以包括：使用退化电感器实现RF信号阻断器。至少上述一些方面可以有利地提供用于宽带性能的有源隔离器，该有源隔离器表现出改善的线性，并且能够以较低的损耗在较低电源下工作。
附图说明
图1示出了可以在其中使用本文中描述的示例隔离器的示例无线通信设备的示意图；
图2A示出了现有技术混合隔离器的示意图；
图2B示出了图2A中隔离器的测量和模拟窄带插入损耗和反向隔离的曲线；
图3A示出了现有技术有源隔离器的示意图；
图3B示出了图3A中隔离器的S参数模拟曲线；
图4示出了所公开的示例有源隔离器的示意图；
图5示出了图4中退化电感器的简化的平面螺旋电感器模型；
图6示出了与图3A中的隔离器相比，图4中隔离器的模拟插入损耗曲线；
图7示出了与图3A中的隔离器相比，图4中隔离器的模拟OP1dB曲线；并且
图8示出了与图3A中的隔离器相比，图4中隔离器的模拟隔离曲线。
在不同的附图中可能使用了相似的附图标记来表示相似的组件。
具体实施方式
隔离器通常是双端口设备，允许RF能量以单位增益和很小的插入损耗从一个端口单向传递到下一个端口，但以高隔离度防止信号反向反射。相应地，通过最小化通常在级联组件之间发现的信号反射，隔离器非常适用于阻抗变换，这些级联组件具有在各种多状态通信设备(包括有线或无线通信设备)中常见的不同阻抗。
图1示出了可以在其中使用本文中描述的示例隔离器的示例无线通信设备100的示意图。本文中描述的隔离器的示例可以用于级联电路组件，例如无线通信设备100的滤波器、放大器和分路器。例如，无线通信设备100可以是无线通信网络中的电子设备，例如用户设备(user equipment，UE)或基站。无线通信设备100可以用于5G通信网络或其它无线通信网络内的通信。其它通信设备(包括用于有线或无线通信的通信设备)也可以适用于实现本文中描述的示例，并且可以包括不同于结合图1描述的组件。尽管图1示出了每个组件的单个实例，但是在无线通信设备100中，每个组件可能有多个实例。无线通信设备100可以使用并行和/或分布式架构实现。
无线通信设备100可以包括一个或多个处理设备105，例如处理器、微处理器、专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)、专用逻辑电路或其组合。无线通信设备100还可以包括一个或多个可选输入/输出(input/output，I/O)接口110，其可以实现与一个或多个可选输入设备135和/或输出设备170进行连接。无线通信设备100可以包括一个或多个网络接口115，用于与网络(例如，内联网、互联网、P2P网络、WAN和/或LAN和/或无线接入网(radio access network，RAN))或其它节点进行有线或无线通信。网络接口115可以包括到有线网络和无线网络的一个或多个接口。有线网络可以利用有线链路(例如，以太网电缆)。当被使用时，无线网络可以利用多个天线175上的无线连接。例如，网络接口115可以经由一个或多个发射器或发射天线以及一个或多个接收器或接收天线提供无线通信。网络接口115还可以包括电路，电路包括滤波器、放大器和分路器，以进一步处理要发射的信号或接收的信号。本文中公开的有源隔离器可以用于在可能存在阻抗失配的任何级联电路组件或多级电路中提供阻抗变换。在该示例中，示出了多个天线175。多个天线175可以用作天线阵列。在其它示例中，无线通信设备100可以使用一个天线175，该天线可以提供接收和发送功能。无线通信设备100还可以包括一个或多个存储单元120，其可以包括大容量存储单元，诸如固态硬盘、硬盘驱动器、磁盘驱动器和/或光盘驱动器。
无线通信设备100可以包括一个或多个存储器125(可以包括物理存储器140)，其可以包括易失性或非易失性存储器(例如，闪存、随机存取存储器(random access memory，RAM)和/或只读存储器(read-only memory，ROM))。非瞬时性存储器125(以及存储120)可以存储由处理设备105执行的指令。存储器125可以包括其它软件指令，例如用于实现操作系统(operating system，OS)和其它应用/功能的软件指令。在一些示例中，一个或多个数据集和/或模块可以由外部存储器(例如，与无线通信设备100进行有线或无线通信的外部驱动器)提供，或可以由瞬时性或非瞬时性计算机可读介质提供。非瞬时性计算机可读介质的示例包括RAM、ROM、可擦除可编程ROM(erasable programmable ROM，EPROM)、电可擦除可编程ROM(electrically erasable programmable ROM，EEPROM)、闪存、CD-ROM或其它便携式存储装置。
可以存在总线130，用于在无线通信设备100的组件之间提供通信。总线130可以是任何合适的总线架构，例如，包括存储器总线、外围总线或视频总线。可选的输入设备135(例如，键盘、鼠标、麦克风、触摸屏和/或按键)和可选的输出设备170(例如，显示器、扬声器和/或打印机)被示为在无线通信设备100的外部并且连接到可选的I/O接口110。在其它示例中，输入设备135和/或输出设备170中的一个或多个可以被包括作为无线通信设备100的组件。
本文中描述的隔离器可以被包括作为无线通信设备100的组件，例如作为用于使用天线175接收/发射无线信号的级联滤波器、级联放大器或级联分路器的组件。
为了帮助理解本公开，讨论了现有技术隔离器设计的一些示例。有源隔离器的一些现有架构使用结合有源组件和无源元件的混合方法。图2A示出了示例现有技术隔离器20的示意图，如J.Chang等人在“24-GHz有源隔离器和准环形器的设计和分析(Design andAnalysis of 24-GHz Active Isolator and Quasi-Circulator)”(《IEEE微波理论与技术汇刊》，2015年8月，第63卷第8期第2638-2648页)[Chang]中描述的，其公开通过引用明确地整体并入。在该示例中，隔离器20是使用用于正向传输的无源定向耦合器22和用于反向隔离的有源共源极(common source，CS)放大器24的混合实现。
可以理解，单个晶体管的存在意味着Chang中提出的隔离器电路可以与低电源兼容。在Chang中，公开了偏置在1.2V Vds的1.5μm晶体管，0.65V Vgs被选择以实现CS放大器24。然而，所公开的混合隔离器表现出窄分数带宽。图2B(Chang的图16(a))是隔离器20的测量和模拟窄带插入损耗和反向隔离的曲线。从图2B可以观察到，在24.2GHz的中心频率下，具有20dB反向隔离的频率带宽约为250MHz(～1％)。具有15dB隔离的带宽约为500MHz，或约为2％。此外，由于存在包括670μmⅹ5μm定向耦合器22的无源元件，所公开的混合隔离器20还可能遭受较高的制造成本和增加的尺寸。
其它隔离器电路可以使用多个(例如，三个或更多)晶体管，这些晶体管需要较高电源，以便将晶体管保持在期望的工作条件下。图3A是示例现有技术隔离器30的示意图，如D.G.Haigh在“使用GaAs MMIC技术的宽带有源微波隔离器(Wideband active microwaveisolators using GaAs MMIC technology)”(《IEEE学报-微波天线和传播》，1996年4月，第143卷第2期第179-183页)[Haigh]中描述的，通过引用整体并入本文。在该示例中，三个FET晶体管32、34和36以堆叠配置方式配置在6V电源电压38与地40之间。现有技术隔离器表现出宽带能力，因为隔离器30的-3dB带宽可以从图3B中的S12曲线42中辨别出来，图3B示出了隔离器30的S参数模拟曲线。
然而，当前的技术趋势朝向使用较小晶体管的较小电路，这意味着较低击穿电压以及在较低电压下工作，尤其是在电源电压趋于下降(例如，0.55V(对于14纳米(nanometer，nm)工艺)及更低)时。上面并入的参考文献中的晶体管可能没有足够的净空来将晶体管保持在期望的工作条件下，这进而可能会导致功率损耗和线性下降。例如，对于0.55V电源，三个堆叠晶体管中的每一个都可以在三极管区域中以0.23V拐点电压工作以获得较高电流，其中拐点电压被定义为VDS的值；超过该值，漏极电流ID不再随着VDS的增加而线性增加。在拐点电压下或三极管区域内工作可能会加剧设备线性和功率损耗的下降。
图4是根据本公开的所公开的示例宽带低功率有源隔离器400的示意图，其可以解决上面讨论的现有技术隔离器的至少一些缺点。在所示的实施例中，隔离器400可操作地耦合在输入端子402与输出端子404之间。隔离器400连接在正电源电压VDD 406与负电源电压或地408之间。VDD 406可以依赖于IC工艺。作为非限制性示例，28nm工艺IC可以在1.0VVDD下工作。作为另一示例，14nm工艺IC可以在VDD 0.55V电源电压下工作。本领域技术人员可以理解的是，IC工艺规定晶体管的尺寸，并因此规定晶体管的阈值电压(Vth)，该阈值电压被定义为在源极端子与漏极端子之间创建导电路径所需的最小栅极到源极电压VGS。作为非限制性示例，对于某个14nm工艺IC和某个28nm工艺IC的Vth可以分别为0.35V和0.42V。
隔离器400包括第一晶体管410和第二晶体管412。虽然本文中描述的示例性实施例可以包括场效应晶体管(field effect transistor，FET)，但是应当理解的是，本文中描述的电路的其它实施例可以包括双极型晶体管或高电子迁移率晶体管(high electronmobility transistor，HEMT)、互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)或任何其它类似器件。
在所示的实施例中，第一晶体管410被配置为共栅极(common-gate，CG)放大器，其中栅极端子在节点416处耦合至第一直流(direct current，DC)偏置电压源Vbias1 414。如图所示，输入端子402在节点418处耦合至晶体管410的源极端子，输出端子404在节点420处耦合至晶体管410的漏极端子。
DC电压源Vbias1 414用作交流(alternating current，AC)地。Vbias1 414可以确保第一晶体管410保持在晶体管的饱和区域中。此外，作为晶体管410的栅极电压，Vbias1 414负责设置从第一晶体管410的漏极端子到第一晶体管410的源极端子通过第一晶体管410的IDS电流值。因此，当第一晶体管410的IDS在节点420处设置到第二晶体管412的源极端子的电流时，第一晶体管有效地充当第二晶体管412的源极端子的电流源。在一些实施例中，Vbias1414具有与VDD 406相同的电压值。在一些其它实施例中，Vbias1 414可以根据等式(1)确定：
Vbias1＝Vth1+2IbiasRin 等式(1)
其中，Vth1是晶体管410的阈值电压，Rin是隔离器400看到的输入阻抗，Ibias是偏置电流，在一些实施例中，该偏置电流是第一晶体管的IDS电流。在一些实施例中，基于功率损耗限制，Ibias可以是特定于应用的。
在所示的实施例中，电阻422表示提供偏置电压的电压源Vbias1 414的输出电阻。电阻422的值可以在1Ω到100kΩ的范围内。
电容器424耦合在节点416与地408之间，地408也用作AC地。电容器424被配置为确保共栅极放大器的第一晶体管410的栅极端子位于AC地处，尤其是对于电压源电阻422的大值(即，大于10Ω)。在一些实施例中，电容器424(C)的电容值取决于频率，并且可以确定为
Figure BDA0004157316790000051
其中f是最小工作频率，用于充分旁路到地408，而不管电阻422的值如何。在一些实施例中，如果电阻422小，则电容器424的电容可以减小。在一些实施例中，电阻422和电容器424的值可以被选择为使得它们满足等式(2)：
Figure BDA0004157316790000052
在所示的实施例中，第二晶体管412被配置为共漏极(common-drain，CD)放大器，其中栅极端子耦合至第二偏置DC电压源Vbias2 426。如图所示，第二晶体管412的漏极端子耦合至电源电压VDD 406。晶体管412的源极端子经由节点420耦合至输出端子404。
电阻428是提供DC偏置电压的DC电压源Vbias2 426的输出电阻。与电阻422不同，电阻428通常很大，以确保施加到晶体管412栅极的AC信号不会短路到地。在一些实施例中，电阻428可以具有大于1kΩ的值。
在一些实施例中，Vbias2 426的值落入以下范围内，以确保两个晶体管保持在饱和工作模式下：Vgs2+Vgs1-vth＜Vbias2≤VDD，其中，Vgs1和Vgs2分别是第一晶体管(410)和第二晶体管(412)的栅源电压，Vth是在所示的实施例中对于两个晶体管相同的阈值电压。这可以确保两个晶体管保持在饱和工作模式下。在一些实施例中，Vbias2可以是与VDD 406相同的电压值，因为它将为CG晶体管410的线性工作提供最高电压净空。
通常，来自DC电压源414和426的偏置电压可以调节至等于电源电压VDD 406的最大电压，以确保晶体管410和412在线性区域中工作，并改变晶体管的偏置电流。通过改变隔离器400的电源电压VDD 406，FET 406和408中每一个的最大漏-源电压(VDS)可以增大或减小，这可以根据工艺尺寸改变FET的工作区域。在一些实施例中，电源电压VDD 406被设置为在其中实现隔离器400的电路的最大电压。
CD放大器晶体管412的栅极端子通过DC隔直电容器430耦合至输入402。电容器430可以允许来自输入402的输入信号施加到CD和CG晶体管410和412，同时确保它们分别偏置。电容器430的电容值也可以取决于频率。在一些实施例中，430的电容
Figure BDA0004157316790000061
其中f是最小工作频率。
如图所示，CG放大器晶体管410的输入或源极端子和CD放大器晶体管412的输入或栅极端子均在节点418处耦合至输入402。CG放大器晶体管410的输出或漏极端子和CD放大器晶体管412的输出或源极端子均通过节点420耦合至输出404。因此，晶体管410和412并联连接在节点418与420之间，这可以产生理想的小信号隔离特性。具体地，理想的小信号隔离器实际上是一个双端口网络，其可以在两个端口处提供正向单位增益、零反向增益和完美匹配，其可以用S和Y参数表示如下：
Figure BDA0004157316790000062
其中，假设为50Ω系统时，电导率G0可以为20毫西门子(milli-Siemens，mS)。在使用晶体管实现等式(3)的情况下，每个晶体管端子处的小信号电流(即，栅极、源极和漏极)可以近似为：
Figure BDA0004157316790000063
其中，Id、Is和Ig分别是漏极、源极和栅极电流。参数Vgs是栅-源电压，β是基于沟道长度、沟道宽度、电子迁移率μn和氧化物电容Cox的常数，VT是晶体管的阈值电压。出于小信号分析目的，等式(4)可以线性化，并由下面等式(5)中的不定导纳矩阵表示为：
Figure BDA0004157316790000064
其中，Gm是小信号跨导，等于id/vgs，进而等于dId/dVgs。根据上面的等式(5)，可以通过删除等式(5)中导纳矩阵的第一行和第一列来获得CG晶体管的导纳矩阵，其接地vg为0。类似地，可以通过删除等式(5)中导纳矩阵的第三行和第三列来获得CD晶体管的导纳矩阵，其接地vd为0。所得的CG和CD晶体管的导纳矩阵表示如下：
Figure BDA0004157316790000065
可以观察到，等式(3)中表示的隔离器的导纳矩阵可以通过并联连接的CG和CD晶体管实现，其中，对于两个晶体管，Gm＝G0。
在所示的实施例中，退化电感器432形式的RF信号阻断器耦合在节点418与地408之间，以防来自输入402的输入信号短路到地408中。通过呈现高AC阻抗，退化电感器432可以被配置为RF扼流圈，其阻塞或抑制高频AC信号，例如RF输入信号，并允许通过低频和DC信号。因此，来自输入402的输入信号被强制施加到CG放大器晶体管410的输入。
退化电感器432的电感取决于隔离器400的工作频率范围。在所示的实施例中，退化电感器432可以由图5中所示的简化的平面螺旋电感器模型500逼真地建模。在电感器模型500中，电感502(Ls)是期望的电感，其可以取决于退化电感器432的内径、痕量金属宽度、匝间距和匝数。电阻504(Rs)是电感器的寄生电阻，其取决于退化电感器432的金属厚度、电感器长度和痕量金属宽度。电容506(Cs)是寄生电容，其取决于退化电感器432的痕量金属宽度、金属厚度、匝间距和匝数。基于简化的模型500，退化电感器432仅在其自谐振频率(self-resonance frequency，SRF)之前表现得像电感器，之后由其寄生电容支配其功能。SRF可以根据等式(7)表示为：
Figure BDA0004157316790000071
其中，fmax是最大工作频率。基于等式(7)，RF信号阻断器的值可以根据其SRF表征如下：
Figure BDA0004157316790000072
应当理解的是，寄生电容506(Cw)的值可以根据IC工艺参数而变化，例如金属厚度、最小痕量金属宽度和最小匝间距。此外，包括电感器线圈中的匝数在内的其它参数可以取决于特定的电感器设计。因此，寄生电容506(Cw)的值因所使用的IC工艺和特定电感器设计而变化。在一些实施例中，通过增加Ls 502的值，RF阻断器的值可以在任何IC工艺中普遍设定，这可能导致相关联的寄生电容Cw增加，直到Ls和Cw的组合产生约两倍于最大工作频率fmax的值的SRF值。作为非限制性示例，对于30GHz与60GHz之间的工作带宽，退化电感器432可以是300nH，用于与28nm工艺IC结合使用。
在优选最小尺寸的一些实施例中，退化电感器432可以保持在足以阻断工作频带内RF信号的最小值。任何合适类型的电感器(包括平面螺旋电感器、空芯电感器、铁芯电感器、铁氧体芯电感器、基于线轴的电感器、环形芯电感器、间隙芯电感器、切割芯电感器和多芯电感器)可以用于实现退化电感器432。应当理解的是，虽然本文中描述了退化电感器432，但是任何其它RF信号阻断器也可以用于实现RF扼流圈。
输入阻抗匹配网络434和输出阻抗匹配网络436分别被配置为在隔离器400与其输入信号源(未示出)之间以及在隔离器400与其输出负载(未示出)之间提供阻抗匹配，以避免输入设备和输出负载的阻抗失配以及任何由此产生的返回/反射损耗。阻抗匹配网络434和436可以各自包括一个或多个电感器(434A、436A)和一个或多个电容器(434B、436B)的组合，如图4中所示。在一些实施例中，输入和输出阻抗匹配网络434和436可以包括串联电感器、并联电容器或任何其它合适的配置中的一个或多个。在一些实施例中，退化电感器432可以从输入看到，并且可以构成输入阻抗匹配网络434的一部分。
图6示出了与图3A中的隔离器30相比，隔离器400的模拟插入损耗曲线。从图6可以观察到，在30GHz至60GHz的频带中，与隔离器30的插入损耗曲线604相比，隔离器400的插入损耗曲线602表现出平均约0.9dB的改善。插入损耗通过比较输入信号功率和输出信号功率来测量信号损耗量。因此，具有更好的插入损耗分布意味着隔离器400的损耗小于隔离器30。
图7示出了与图3A中的隔离器30相比，隔离器400的1dB输出压缩点(OP1dB)的模拟曲线。OP1dB被定义为增益从其恒定值降低1dB的输出功率水平。当增益压缩超过1dB时，可以说电路不再呈现线性。从图6可以观察到，在30GHz至60GHz的频带中，与隔离器30的OP1dB曲线704相比，隔离器400的OP1dB曲线702表现出平均约高2.5dB的OP1dB。换句话说，隔离器400的线性增加。
图8示出了与图3A中的隔离器30相比，隔离器400的模拟隔离曲线。从图8可以观察到，与隔离器30的隔离度804相比，隔离器400的隔离802在中心频率(即，约45GHz)下约低1dB。在一些实施例中，隔离低1dB可能导致约0.016dB的功率损耗，考虑到上述线性和插入损耗的改善，这可以是可接受的权衡。可以观察到，与隔离器30相比，隔离器400由于频率增加而导致隔离退化率更低，直到隔离器400在接近60GHz的倍频程带宽的上限处表现出略高于隔离器30的隔离。
因此，与至少一些现有技术的隔离器相比，所公开的有源隔离器可以通过具有较高的输出OP1dB来提供增加的线性。
此外，所公开的有源隔离器可以提供较低的插入损耗，这至少部分是由于其中使用的晶体管在晶体管的饱和区域内工作。
此外，有效复杂性是所公开的有源隔离器的规则性的信息内容的度量，可以与至少一些现有技术的隔离器(例如，图3A中的隔离器30)保持不变。这至少部分是由于有源组件(即，晶体管)的移除和无源元件(即，退化电感器)的添加。
在一些示例实施例中，与现有技术隔离器相比，所公开的有源隔离器可以具有低功耗。作为示例，使用具有1V VDD的28nm工艺IC，所公开的有源隔离器的功耗可以约为1mW。因此，所公开的有源隔离器的至少一些实施例可以适用于移动电子设备，例如蜂窝手机，以最小的电池使用代价来隔离失配的组件。
在一些示例实施例中，所公开的有源隔离器可以在30GHz至60Ghz宽频带内提供改善的线性、降低的插入损耗和相当的隔离。
在一些示例实施例中，在1V或更低的VDD电源下工作时，所公开的有源隔离器可以在宽频带内提供改善的线性、降低的插入损耗和相当的隔离。
尽管本公开描述了具有以特定顺序的动作的方法和过程，但是可以适当省略或改变方法和过程的一个或多个动作。在适当的情况下，一个或多个动作可以以不同于它们被描述的顺序发生。
尽管在方法方面至少部分地描述了本公开，但本领域普通技术人员将理解，本公开也针对用于执行所描述方法的至少一些方面和特征的各种组件，无论是通过硬件组件、软件还是两者的任意组合。因此，本公开的技术方案可以以软件产品的形式体现。合适的软件产品可以存储在预先记录的存储设备或其它类似的非易失性或非瞬时性计算机可读介质中，例如包括DVD、CD-ROM、USB闪存盘、可移动硬盘或其它存储介质。软件产品包括有形地存储在其上的指令，所述指令使得处理设备(例如，个人计算机、服务器或网络设备)能够执行本文中公开的方法的示例。
在不脱离权利要求书的主题的情况下，本公开可以以其它特定形式实施。所描述的示例实施例在各方面都应被视为仅仅是示意性的，而不是限制性的。可以组合从一个或多个上述实施例中选择的特征，以创建未明确描述的可选实施例，在本公开的范围内可以理解适合于此类组合的特征。
还公开了所公开范围内的所有值和子范围。此外，尽管本文中所公开和示出的系统、设备和过程可以包括特定数量的元件/组件，但是系统、设备和组件可以被修改以包括更多或更少的此类元件/组件。例如，尽管所公开的任何元件/组件可以引用为单数，但本文中所公开的实施例可以被修改以包括多个此类元件/组件。本文中描述的主题旨在覆盖和涵盖所有合适的技术变更。

Claims (15)

1.一种具有输入和输出的有源隔离器电路，所述有源隔离器电路包括：
第一晶体管，被配置为共栅极放大器；
第二晶体管，被配置为共漏极放大器，
其中，所述共栅极放大器和所述共漏极放大器并联连接在所述输入与所述输出之间；以及
RF信号阻断器，耦合在所述共栅极放大器的输入端子与地之间，所述RF信号阻断器被配置为抑制RF信号，使得所述共栅极放大器还充当经由输出端子偏置所述共漏极放大器的电流源。
2.根据权利要求1所述的有源隔离器电路，其中
所述第一晶体管的源极和所述第二晶体管的栅极耦合至所述输入以接收输入信号；并且
所述第一晶体管的漏极和所述第二晶体管的源极耦合至所述输出以产生输出信号。
3.根据权利要求2所述的有源隔离器电路，其中所述第一晶体管的栅极使用第一DC电压源偏置，所述第二晶体管的所述栅极使用第二DC电压源偏置。
4.根据权利要求1至3中任一项所述的有源隔离器电路，其中所述RF信号阻断器是退化电感器。
5.根据权利要求4所述的有源隔离器电路，其中所述退化电感器被配置为使得所述退化电感器的自谐振频率值是最大工作频率值的两倍。
6.根据权利要求4或5所述的有源隔离器电路，其中所述退化电感器是平面螺旋电感器、空芯电感器、铁芯电感器、铁氧体芯电感器、基于线轴的电感器、环形芯电感器、间隙芯电感器、切割芯电感器和多芯电感器中的一种。
7.根据权利要求2至6中任一项所述的有源隔离器电路，其中所述第二晶体管的所述栅极通过DC隔直电容器耦合至所述输入。
8.根据权利要求1至7中任一项所述的有源隔离器电路，其中所述RF信号阻断器是输入阻抗匹配网络的一部分。
9.根据权利要求3至8中任一项所述的有源隔离器电路，其中所述第一DC电压源和所述第二DC电压源等于DC电源VDD。
10.根据权利要求9所述的有源隔离器电路，其中所述第一晶体管和所述第二晶体管由1V或更低的DC电压电源VDD供电。
11.一种提供有源隔离器电路的方法，所述方法包括：
提供第一晶体管，所述第一晶体管被配置为共栅极放大器；
提供第二晶体管，所述第二晶体管被配置为共漏极放大器，
将所述共栅极放大器和所述共漏极放大器并联连接在所述有源隔离器电路的输入与所述有源隔离器电路的输出之间；以及
在所述有源隔离器电路的所述输入与地之间连接RF信号阻断器，所述RF信号阻断器被配置为使得所述共栅极放大器还充当偏置所述共漏极放大器的电流源。
12.根据权利要求11所述的方法，还包括：
使用DC电压源偏置所述第一晶体管的栅极；以及
使用DC电压源偏置所述第二晶体管的栅极。
13.根据权利要求11或12所述的方法，还包括：提供包括所述RF信号阻断器的输入阻抗匹配网络。
14.根据权利要求11至13中任一项所述的方法，还包括：通过DC隔直电容器将所述第二晶体管的栅极耦合至所述输入。
15.根据权利要求11至14中任一项所述的方法，还包括：使用退化电感器实现所述RF信号阻断器。
CN202180067855.4A 2020-10-09 2021-10-09 宽带低功耗有源隔离器 Pending CN116325488A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/067,522 2020-10-09
US17/067,522 US11190165B1 (en) 2020-10-09 2020-10-09 Wideband low power active isolator
PCT/CN2021/122839 WO2022073509A1 (en) 2020-10-09 2021-10-09 Wideband low power active isolator

Publications (1)

Publication Number Publication Date
CN116325488A true CN116325488A (zh) 2023-06-23

Family

ID=78768031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180067855.4A Pending CN116325488A (zh) 2020-10-09 2021-10-09 宽带低功耗有源隔离器

Country Status (4)

Country Link
US (1) US11190165B1 (zh)
EP (1) EP4205277A4 (zh)
CN (1) CN116325488A (zh)
WO (1) WO2022073509A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908531A (en) * 1988-09-19 1990-03-13 Pacific Monolithics Monolithic active isolator
FR2644653B1 (fr) * 1989-03-14 1991-05-31 Labo Electronique Physique Dispositif semiconducteur integre incluant un circuit isolateur actif
US5347389A (en) * 1993-05-27 1994-09-13 Scientific-Atlanta, Inc. Push-pull optical receiver with cascode amplifiers
US7944311B1 (en) * 2009-12-17 2011-05-17 Samsung Electro-Mechanics Company, Ltd. Feedback biasing for cascode amplifiers
US10250199B2 (en) * 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits
US10291194B2 (en) * 2017-10-09 2019-05-14 Infineon Technologies Ag System and method for biasing an RF circuit
CN108768312B (zh) * 2018-07-23 2024-02-20 上海亮牛半导体科技有限公司 利用可调电感和改善功率放大器线性度的电路结构及方法
US10659010B1 (en) * 2019-01-23 2020-05-19 Qualcomm Incorporated RF output driver

Also Published As

Publication number Publication date
EP4205277A4 (en) 2024-03-06
US11190165B1 (en) 2021-11-30
EP4205277A1 (en) 2023-07-05
WO2022073509A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
CN107294502B (zh) 一种促进低噪声放大器的带宽增强的电路及方法
US9088248B2 (en) Amplifier and mobile communication device
Boers A 60GHz transformer coupled amplifier in 65nm digital CMOS
Son et al. A 109 GHz CMOS power amplifier with 15.2 dBm Psat and 20.3 dB gain in 65-nm CMOS technology
CN104158497A (zh) 低噪声放大器
CN113381713A (zh) 一种基于可重构电感的双频段低噪声放大器
US9438170B2 (en) Power amplifier
KR101590605B1 (ko) 무선 송수신기용 선형 전력증폭기
CN106301255B (zh) 宽带功率放大器及其有源匹配电路
WO2022073509A1 (en) Wideband low power active isolator
WO2013053661A1 (en) A low-noise amplifier circuit
Wang et al. Ka-band self-biased monolithic gaas pHEMT low noise amplifier
Liu et al. Bandwidth enhancement of cascode distributed amplifiers using inductive peaking technique and modified m-derived network
US9641156B1 (en) Active circulator with cascode transistor
Wang et al. A low-power CMOS power amplifier for implanted biomedical ultra wideband (UWB) applications
Zhang et al. 1–20 GHz distributed power amplifier based on shared artificial transmission lines
US20150054581A1 (en) Combination nmos/pmos power amplifier
Djugova et al. Inverter-based low-noise amplifier topologies for ultra-wideband applications
Ren et al. A 0.2–2.5 GHz CMOS power amplifier using transformer-based broadband matching network
Lee et al. 2-6 GHz GaN HEMT Power Amplifier MMIC with Bridged-T All-Pass Filters and Output-Reactance-Compensation Shorted Stubs
Nazari et al. Design of a wideband low noise amplifier using modified cascode structure for 45GHz band applications
CN110798152B (zh) 一种低噪声放大器
Abbas et al. On the design of GaN low noise amplifier for 5G applications
Kargaran et al. Gain increasing techniques for CMOS folded cascode LNAs at low voltage and low power operations
Zhang et al. A CMOS reconfigurable distributed amplifier employing large‐signal MGTR technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination