CN102442634A - 通过形成牺牲结构而提供半导体结构的方法 - Google Patents

Abstract

本发明公开了通过形成牺牲结构而提供半导体结构的方法。一种用于提供半导体结构的方法包括通过从衬底的第一主表面蚀刻多个沟而形成牺牲结构。所述方法还包括利用覆盖材料覆盖在所述第一主表面的所述多个沟以限定所述衬底内的腔；从与所述第一主表面相对的第二主表面去除所述衬底的一部分达到所述多个沟存在的深度；以及从所述衬底的所述第二主表面蚀刻掉所述牺牲结构。

Description

通过形成牺牲结构而提供半导体结构的方法

技术领域

本发明涉及半导体技术，特别涉及半导体制造技术。

背景技术

微电子学领域中的许多应用需要将半导体衬底向下结构化到衬底的深部区域。这些应用的例子可以在功率电子器件（高电压部件）的领域、传感器装置的领域、微机电系统（MEMS）等等中找到。半导体衬底的深结构化有时被称为“3D集成”。在半导体衬底中产生腔和/或槽（recess）典型地需要，从衬底的主表面中的一个蚀刻衬底，或者在半导体衬底的主表面上淀积新物质并且同时掩蔽未来的腔或槽的部位或位置。特别是当借助于蚀刻工艺获得腔时，腔的尺寸受到蚀刻工艺所施加的约束。例如，所谓的“深沟”蚀刻工艺服从在待蚀刻的沟的宽度和该沟的深度之间的相对固定的关系。在将在衬底内获得闭合腔或部分闭合腔的情况下，由于无法以满意的方式利用常规的半导体制造技术进行闭合的大尺寸的腔，产生用于闭合腔的覆盖层典型地需要粗放式制造方法。

压力传感器的制造将以代表性的方式说明需要半导体衬底的类似3D结构化的所有类型的应用所遇到的问题。压力传感器典型性地被用来测量液体或气体（例如空气）的压力。压力传感器典型地提供基于压力传感器所感测到的压力而变化的输出信号。一种类型的压力传感器包括耦合到或结合到诸如专用集成电路（ASIC）之类的传感器表面的独立压力传感器。该类型的压力传感器是制造昂贵的。将该类型的压力传感器连接到传感器电路也是昂贵的。另一种类型的压力传感器是在生产线后段（BEOL）工艺期间与诸如ASIC之类的传感器电路集成的压力膜盒（capsule）（例如多晶硅板）。该类型的压力传感器也是生产昂贵的，因为制造该压力传感器需要几个附加的掩模层次。

通过3D集成来制造的半导体结构常常需要半导体结构的不同部分之间的电绝缘。这需要产生或提供半导体衬底内的可能为深的绝缘区域，从而使得诸如掺杂之类的常规表面定向方法不适合。

发明内容

本发明的一个实施例提出一种用于提供半导体结构的方法，所述方法包括通过从衬底的第一主表面蚀刻多个沟而形成牺牲结构。所述方法还包括：利用覆盖材料覆盖在所述第一主表面的所述多个沟以限定所述衬底内的腔；从与所述第一主表面相对的第二主表面去除所述衬底的一部分达到所述多个沟存在的深度；以及从所述衬底的所述第二主表面蚀刻掉所述牺牲结构。

附图说明

附图被包括以提供对实施例的进一步理解，以及附图被结合在本说明书中并且构成本说明书的一部分。附图示出实施例，并且与描述一起用来解释实施例的原理。其他实施例以及实施例的许多预期优点将容易被认识到，因为通过参考以下详细描述，它们将变得更好理解。附图的元素不一定相对于彼此按比例。相似的附图标记表示对应的类似部分。

图1A至1D示出半导体结构的制造工艺的一个实施例的各种阶段。

图2A至2F示出半导体结构的制造工艺的另一个实施例的各种阶段。

图3A示出在多个沟已在第一主表面被蚀刻的制造工艺的阶段期间半导体结构的部分透视顶视图。

图3B示出在牺牲结构已被去除的制造工艺的阶段期间半导体结构的部分透视底视图。

图4A和4B示出通过腔的横截面和腔内的内部结构的两个变型。

图5示出内部结构的变型的透视图。

图6A至6D示出淀积工艺的各种阶段和随后的半导体衬底的蚀刻。

图7A至7F示出用于电绝缘当前由发明人的雇主使用的压力敏感结构的工序。

图8示出使用半导体结构实施的传感器结构。

图9显示通过具有带锥形横截面的腔的衬底的横截面。

图10显示通过具有腔和腔之间的锥形薄片（lamellae）的半导体结构的横截面。

图11显示通过半导体衬底的横截面以示出第一腔和第二腔的尺寸的关系。

图12示出带有埋入腔和相邻开口腔的半导体衬底的顶视图。

图13示出包括至腔内的内部结构的电连接的半导体结构的透视横截面。

图14显示在用于获得单一半导体结构的分割（singulation）工艺之前包括几个半导体结构的半导体晶片的一部分。

具体实施方式

在以下详细描述中，参考形成其一部分的附图，并且其中通过说明显示了可以实践本发明的具体实施例。在这方面，诸如“顶部”和“底部”、“前”和“后”、“前导”和“拖尾”等等之类的方向术语参考正被描述的（一个或多个）图的取向而使用。由于实施例的部件可以以许多不同的取向被定位，因此方向术语被用于说明的目的而决不是限制性的。应当理解，可以利用其他实施例并且可以进行结构或逻辑变化而不脱离本发明的范围。所以，以下详细描述不应当被视为限制意义，并且本发明的范围由所附权利要求来限定。

应当理解，本文中所述的各种示例性实施例的特征可以彼此组合，除非另有专门说明。

图1A至1D在四个子图中示出用于提供半导体结构100的方法的各种阶段。图1A显示在半导体衬底102的第一主表面103上执行的蚀刻工艺的结果。蚀刻工艺产生从第一主表面103延伸到衬底102内的深度d的多个沟112。沟112的蚀刻可以由深沟（DT）工艺执行。深沟蚀刻工艺导致多个沟112的相对较陡的壁。多个沟112的深度d可以通过选择多个沟112的每一个的宽度w进行控制。因此，如果期望多个沟的基本一致的深度d，则多个沟112将具有近似相同的宽度w。

多个沟112上的蚀刻导致形成牺牲结构110。牺牲结构110包括在多个沟112中的两个之间的多个沟112的蚀刻发生之后留下的衬底材料。典型地，多个沟112的间隔相对较窄，使得牺牲结构110包括沟之间的一个或多个薄壁。图1A示出作为硅薄片的区域的牺牲结构110。注意，为了说明起见，图1A至1D在最右侧沟被断裂。多个沟112和牺牲结构110可以在图1A至1D中向衬底102的右侧进一步延伸。多个沟112的横向延伸（即在图1A至1D的左右方向上）可以是1μm、10μm、100μm或1000μm，并且采用在上述值之间或者甚至在1μm至1000μm的所述范围以外的值。在垂直于图面的方向上的沟112的长度典型地基本不受约束限制

多个沟112的蚀刻可以被用来以牺牲（子）结构的布置来结构化衬底102。牺牲（子）结构的布置的形状和尺寸可以在平行于衬底102的管芯（die）上的第一主表面的两个横向方向上，以及甚至在某种程度上在第三方向上，例如在多个沟112的深度d 的方向上，相对精确地被控制。牺牲结构110和/或牺牲（子）结构的布置可以被视为用于最终获得半导体衬底102中的较大结构（例如腔或槽）的辅助或中间手段。

图1B显示提供半导体结构的该方法的另一个阶段。多个沟112已在第一主表面103利用覆盖材料115覆盖以限定衬底102内的腔。多个沟112的覆盖可以例如通过外延工艺或Venetia工艺实现。覆盖材料115可以与衬底102的材料相同，例如硅或另一种半导体材料。可替换地，覆盖材料115可以不同于衬底材料，例如氧化硅、金属、金属的氧化物、或甚至聚合物。作为牺牲结构110的一部分的壁或薄片支撑覆盖材料115，使得覆盖材料115基本保持在衬底102的第一主表面103，而不是塌陷到多个沟112的底部。用于覆盖多个沟112的几个选项中的一个是使用H-bake工艺。

H-bake工艺使得有可能利用覆盖材料115覆盖相对更大的沟，使得多个沟112在其用来通向第一主表面103的末端完全闭合。

图1C显示用于提供半导体结构的该方法的又一个阶段的结果。从第二主表面104（图1B）开始，通过去除衬底的一部分从而薄化衬底来加工衬底102。用于薄化衬底102的工艺典型地包括机械地磨削衬底102或化学-机械抛光（CMP）工艺。衬底102的薄化因此导致新的第二主表面105（图1C）的产生。衬底102的部分的去除典型地影响衬底102的层，所述层具有足以使多个沟112在完成去除之后出现的厚度。换句话说，衬底材料的去除至少从以前的第二主表面104延伸到多个沟存在的深度d。多个沟112具有通向新的第二主表面105的末端。

注意，典型地有置于图1B和1C所示的阶段之间的标准半导体装置制造工艺。标准半导体制造工艺例如包括结构化衬底102的第一主表面103以限定不同掺杂区域和/或层。例如，第一主表面103可以经受CMOS工艺。

图1D以示意性方式显示在提供半导体结构100的该方法完成之后的半导体结构100。牺牲结构110已通过蚀刻掉壁或薄片被去除。该蚀刻从新的第二主表面105的侧借助于例如湿蚀刻工艺被执行。因此获得大的开口或槽120。腔120的形状和尺寸可以借助于牺牲结构110的形状和尺寸而相对精确地被控制。腔120的侧壁可以被形成为是基本陡的或正交于新的第二主表面105，这可能是难以利用其他腔形成方法完成的任务。由于牺牲结构通常包括薄壁或薄片，从而为蚀刻剂提供大表面，因此蚀刻掉牺牲结构110的工艺几乎不影响腔120的侧壁和/或底部。无论如何，由蚀刻掉牺牲结构110导致的对腔120的侧壁和底部的影响能够以相对准确的方式进行预测，使得当选择腔120和/或多个沟120的尺寸时可以考虑到该影响。

图1A至1D中所示和所述的方法提供良好集成能力和腔120的几何尺寸的可扩缩性。作为例子，腔120可以被用作用于压力传感器的压力通道。提供从气体或液体至实际压力感测元件的足够大的压力通道减小了压力通道例如由可能存在于气体或液体中的小微粒堵塞的风险。因此，传感器装置在压力测量方面是可靠的，甚至在受污染的环境中。

如图1A至1D中所示的提供半导体结构100的方法不需要从第二主表面104的光刻步骤或其他合适的方法以用于随后执行局部湿或干化学蚀刻工艺。蚀刻掉牺牲结构110的步骤典型地是从新的第二主表面105的KOH（氢氧化钾）蚀刻工艺。所提出的方法在图1A中所描绘的阶段之前利用从第一主表面103（前面）的DT蚀刻。

所提出的方法使用从前面的DT蚀刻工艺，其同时产生用于压力测量的腔和与其匹配的牺牲结构。（一个或多个）牺牲结构包括在晶片的薄化之后通过湿化学蚀刻步骤溶解的硅薄片的区域。用于压力室的薄片被不太深地蚀刻，用于牺牲结构的薄片被“尽可能深地”蚀刻，这可以经由沟开口的不同宽度被控制。被蚀刻的沟的不同宽度允许（一个或多个）压力室的选择性闭合而不闭合牺牲结构的薄片。

从背面的光技术可以被免除。因此，对于压力传感器，从背面进行体积接近（access）的好处被使用而不必转向更复杂和更昂贵的工艺。用于体积接近的腔及其尺寸可以很自由地被成形和选择。

跳过背面光刻步骤的可能性使得所述方法在生产成本和复杂性方面具有竞争力。该方法提供与现有解决方案相比复杂性低的集成方案。当腔120暴露于某些液体或气体时可以实现良好的试剂相容性，因为腔120的侧壁和底部典型地是单一材料。这也便于利用保护涂层密封腔120的侧壁和底部。此外，当结构被埋入或通向新的第二主表面120时，半导体结构需要在衬底102的第一主表面103的很少空间。如果由覆盖材料115形成的层足够厚，则该层可以被用作诸如CMOS电路之类的微电子电路的衬底。以这种方式，腔120的提供仅仅需要半导体结构的很少附加表面积，如果有的话。最后，仅仅近似两个附加的掩模层必须用于执行所提出的方法，如果它被嵌入较大半导体装置制造工艺中并且与其同时被执行的话。

总之，图1A至1D中所示的方法借助于DT蚀刻来结构化硅薄片的区域，以合适的方式闭合该区域，并且在稍后的阶段，特别是在将在其上形成半导体结构的硅晶片的薄化之后，去除硅薄片的该区域。硅薄片的区域的去除导致宽沟的打开。沟的尺寸可以借助于DT蚀刻被自由地配置。

根据本文中公开的教导的一些方面，提出将压力传感器元件（或其他MEMS部件）作为埋入结构集成在ASCI芯片上。在压力传感器的情况下，压力信息从背面（或“第二主表面”）被提供。在完成ASIC工艺之后，晶片的背面被磨削，直到至压力室的通道打开。

除了已经提到的集成适合性以外，本文中公开的教导提供压力通道的几何尺寸的良好可扩缩性，同时保持压力室的垂直集成的好处。因此该构思适合于由于外部流体引起的窄压力通道的堵塞将损害压力测量的可靠性的应用领域。

图2A和2B显示用于提供半导体结构200的方法的实施例的六个阶段。图2A显示在从衬底202的第一主表面203开始已蚀刻多个沟212之后的半导体衬底202。多个沟212包括不同沟宽度的沟。沟212的最外侧沟相对较窄，而第二沟和倒数第二沟（当从左向右数时）在宽度上中等大。在中间的多个沟212中的六个沟在宽度上相对较大。不同沟宽度对各种沟212的单独的深度具有影响。最外侧沟不如第二沟和倒数第二沟进入衬底202中那么远。六个中心沟具有最大的深度。牺牲结构210包括当蚀刻多个沟212时形成的多数壁或薄片，最外侧壁或薄片211除外。如在图2A和2B的所有子图中由波浪线所示，衬底202和多个沟212可以被延伸成使得牺牲结构210可以从左向右跨越较大的距离。

图2B示出在用于提供半导体结构的该方法的中间阶段的衬底202。衬底202的选择性部分和可能的侧薄片211已被掺杂以便获得衬底202内的不同掺杂半导体区域的布置。例如，pn结可以被形成于侧薄片211中，以便使侧薄片211的一部分与衬底202的剩余部分电绝缘。亚硝酸盐内衬216已被施加于多个沟212的侧壁。此外，闭合材料217被淀积在沟212的开口处。由于多个沟212的不同宽度，第一沟、第二沟、最右侧倒数第二沟和最右侧沟比六个中间沟更早地由闭合材料217闭合。因此，通过将闭合材料217的淀积工艺定时到四个外沟完全闭合、但是六个中心沟仍然开口的时刻，可以实现具有比多个沟的其他沟更小的尺寸的至少一个沟的选择性闭合。

图2C显示在内衬216和闭合材料217已从开口沟（即具有较大宽度的六个中心沟）被去除之后的方法的阶段。正如在图2C中可以看到的那样，闭合材料217的一部分已从更窄的沟被去除；然而，窄沟仍然闭合。闭合材料217的去除被配置和控制成使得更窄的沟保持闭合。由于用于该目的的试剂不能穿透窄沟，这导致窄沟中的内衬材料216不受内衬材料的去除的影响。

在图2D中，在覆盖材料215已被施加于主表面203的一部分以覆盖多个沟202的较大沟之后示出衬底202。H-bake工艺可以用于该目的。

多个沟212现在完全闭合，并且因此形成衬底202内的多个腔。

在2D和2E之间，提供半导体结构的该方法可以执行典型地用于生产半导体装置的许多方法步骤。典型地，在第一主表面203之上产生多个层230。在示例性方式中，已产生三个层，即绝缘体层、金属层和例如半导体层。绝缘体层可以由例如氧化硅形成，而附加层230可以形成例如CMOS电路。

发生在图2D和2E中所描绘的阶段之间的另一个动作是生产线后段（BEOL）工艺和从第二主表面204（图2D）薄化半导体衬底202以获得新的第二主表面205（图2E）。薄化去除衬底材料达到多个沟的一部分存在的衬底内的深度。因此这些沟212作为薄化工艺的结果而打开。最左侧沟和最右侧沟具有比其他沟更小的深度，并且因此在薄化工艺期间不打开。最左侧沟和最右侧沟作为闭合腔或“埋入”腔而保留。注意，最左侧腔和最右侧腔二者不必都存在。在最左侧腔和最右侧腔中的仅仅一个腔由该方法提供的情况下，本文中公开的教导也有效。

在图2F中，显示了所得到的半导体结构200。牺牲结构210以及存在于薄化工艺期间通向新的第二主表面205的那些沟中的任何内衬材料已被去除。牺牲结构210的去除导致腔或槽220的形成。该腔或槽220可以被用于许多目的。例子是上述压力传感器中的压力通道、例如用于测量机械力的小杆的插孔、功率电子器件或高电压部件中所需的腔、等等。

最左侧和最右侧沟仍然以借助于侧壁或薄片211与大的腔或槽220分离的腔的形式存在。在作为压力传感器的半导体结构的示例性配置中，由最左侧和最右侧沟形成的腔提供压力室。当主腔220中的压力变化时，侧壁211因此被偏转。这导致最左侧和最右侧沟的宽度的变化。侧壁212的偏转或沟宽度的变化可以借助于例如提供在附加层230内的合适的换能元件被测量。

内衬材料216用作去除牺牲结构210所借助的蚀刻工艺的屏障。因此，存在于第二沟和倒数第二沟中的内衬材料相对于从第二主表面执行的蚀刻工艺充当侧壁211的保护。因此，在图2A之前在从第一主表面203执行的DT蚀刻期间获得的侧壁的形状可以基本被保留。因此可以以相对较高的精度产生侧壁211。

正如在图2F中可以看到的那样，腔220的底部主要由覆盖材料215组成。在腔的转角中仍然存在用于选择性地闭合以前的第二沟和以前的倒数第二沟的闭合材料217和内衬材料216的残余物。这例如可以被用作靠着衬底202的其他部分的腔220的底部的覆盖材料215的电气装置。

根据图2A至2F的工艺解决了在图2E和2F之间蚀刻硅也将蚀刻掉在大腔220的边界处的薄片的问题，如果该薄片直接暴露于蚀刻剂的话。为此提供附加的牺牲薄片，该牺牲薄片保护将用作压力敏感膜的薄片不受蚀刻剂影响。在理想的情况下，该工艺仅仅需要用于成形压力传感器元件的一个掩模层。它因此关于它的尺寸以它不能容易地被微粒或液体堵塞的方式提供用于设计背面体积接近的廉价选项。

图3A显示半导体衬底202和它的第一主表面203的透视图。图3A大体上对应于图2A，区别在于为了清楚和说明的目的，在图3A中仅仅示出七个沟，而不是十个沟。注意，图3A仅仅是示意表示，并且未按比例绘制。

图3B显示对应于图2F的半导体衬底的透视图。该透视图显示新的第二主表面205和腔200。在大腔220的左侧和右侧的闭合腔被绘制成虚线。如上所解释的那样，闭合腔借助于侧壁211与大腔220分离。在大腔220的底部，可以观察到包括闭合材料217和内衬材料216的条。

如图1中所示和所解释的用于提供半导体结构的方法以及半导体结构100、200自身可以由在图2A和2B的描述的上下文中解释的方面中的一些并且也由以下方面中的一些来增强。

多个沟112、212可以包括具有比多个沟的其他沟更小的尺寸的至少一个沟。

该方法还可以包括在形成牺牲结构110、210之后选择性地闭合在第一主表面103、203的具有更小尺寸的至少一个沟。

选择性闭合可以在覆盖多个沟112、212的步骤之前，并且该方法还可以包括：在选择性地闭合具有更小尺寸的至少一个沟之前将内衬材料216淀积在多个沟112、212内；执行具有更小尺寸的至少一个沟的选择性闭合；以及从其他沟去除内衬材料216。在从第二主表面104的蚀刻期间，邻近其中内衬材料216已被去除的沟的牺牲结构110、210可以被蚀刻掉，并且由其中内衬材料被保留的沟界定的结构可以被保留。

该方法还可以包括：与多个沟112、212的蚀刻同时地蚀刻邻近牺牲结构110、210的区域的另一个沟。在蚀刻掉牺牲结构110、210之后，所述另一个沟和至少一个腔120、220可以形成在它们之间的壁211。

参考图14，该方法还可以包括：将芯片分割沟1420蚀刻到衬底102、202中以限定在芯片分割沟1420和通过从第二主表面104、204蚀刻掉牺牲结构110、210形成的腔120、220、1400之间的薄片211；以及在芯片分割沟1420分割半导体结构。

还参考图4A和4B，通过从第二主表面104、204蚀刻掉牺牲结构形成的腔120、220、412、442、1112、1400可以具有锥形横截面。

该方法还可以包括：形成围绕邻近多个沟112、212的区域的内部结构413、443的周围沟413、443；以及利用覆盖材料覆盖周围沟。

在形成牺牲结构之前，该方法还可以包括：在衬底的第一主表面上产生电绝缘层；以及将衬底材料的外层淀积在电绝缘层上。蚀刻多个沟可以从外层的表面进行并且至少可以延伸到电绝缘层。

当聚焦于传感器结构时，一种提供用于将机械量转换为电量的传感器结构的方法可以包括：

·通过从传感器结构的第一主表面102、202蚀刻多个沟112、212来形成牺牲结构110、210；

·利用覆盖材料115、215覆盖在第一主表面102、202的多个沟以限定传感器结构内的腔；

·从与第一主表面102、202相对的第二主表面104、204去除传感器结构的一部分达到多个沟112、212（中的至少一些）存在的深度；

·从传感器结构的第二主表面104、204蚀刻掉牺牲结构110、210；以及

·在通过蚀刻掉牺牲结构110、210形成的腔120、220、1400的壁211提供用于将机械量转换为电量的换能元件。

典型地，传感器结构是或包括某种半导体衬底。在腔的壁提供换能元件意味着，换能元件被布置成检测并且可能量化由机械量导致的对壁的影响。因而，表述“在腔的壁”主要涉及换能元件和壁之间的功能关系，不必是空间关系。

多个沟112、212的蚀刻可以包括以牺牲结构110、210的布置结构化传感器结构，所述布置限定腔120、220、1400的尺寸。

·多个沟112、212的覆盖可以包括外延工艺和Venetia工艺中的至少一种。

·该方法还可以包括在覆盖多个沟112、212之后在第一主表面上产生半导体结构。

·多个沟可以包括具有比多个沟112、212的其他沟更小的尺寸的至少一个沟，并且该方法还可以包括：在形成牺牲结构110、210之后选择性地闭合在第一主表面的具有更小尺寸的至少一个沟。

·选择性闭合可以在覆盖多个沟112、212的步骤之前，在覆盖之前该方法还可以包括：在选择性地闭合具有更小尺寸的至少一个沟之前将内衬材料216淀积在多个沟112、212内；从其他沟去除内衬材料216；其中，在从第二主表面的蚀刻期间，邻近其中内衬材料216已被去除的沟的牺牲结构110、210可以被蚀刻掉，并且由其中内衬材料216被保留的沟界定的结构可以被保留（即未被蚀刻掉）。

·该方法还可以包括：蚀刻邻近牺牲结构的区域的另一个沟；其中在牺牲结构的蚀刻之后可以在另一个沟和至少一个腔之间形成包括换能元件的壁211。

可以通过根据本文中公开的教导的一个或多个方面的方法获得微机电传感器结构。所述微机电传感器结构可以适合于将机械量转换为电量并且包括：

·具有主表面103、203的衬底102、202；

·形成于衬底102、202中的第一腔120、220、1400；以及

·接近第一腔形成于衬底中并且通过薄片211、1311、1411与第一腔分离的第二腔。

·第一腔可以具有第一腔尺寸并且第二腔可以具有第二腔尺寸。第一腔尺寸和第二腔尺寸可以在平行于主表面的方向上延伸，并且第一腔尺寸和第二腔尺寸之间的比率可以等于或大于十。

·为了给出对尺寸的数量级的示例性理解，第一腔可以具有1μm至1mm之间的宽度，并且第二腔可以具有10nm至800nm之间的宽度。

·第一腔可以是压力入口，并且第二腔可以是闭合压力参考体积。

·第一腔可以通向衬底的主表面并且可以具有包括在从60度至110度的范围内的开度角（例如70度、80度、85度、90度、95度、100度、以及这些选定值之间的值）。

·第二腔可以用内衬材料216作衬里。

对于半导体结构，它可以包括半导体衬底和由底部和侧壁界定的半导体衬底内的腔。底部可以包括邻近底部和侧壁之间的过渡的部分。该部分可以包括不同于半导体衬底的衬底材料的膜材料。

对于将存在的膜材料和衬底材料之间的差异，后者与底部的剩余部分可区分可能就够了，即使相同的材料在化学意义上是类似的。例如，该部分可以具有不同于腔的底部的晶体结构或晶体取向。底部和侧壁之间的过渡可以是转角。具有不同材料的该部分典型地是可以用来实现成品半导体结构中的一些功能的多个沟312或212中的一个的残余物，例如电气装置。

本文献也教导一种用于制造半导体结构的方法，所述方法包括：在半导体衬底的第一主表面产生电绝缘层；在电绝缘层上提供半导体材料；将第一开口蚀刻到所提供的半导体材料和半导体衬底中；以及将第二开口蚀刻到所提供的半导体材料和半导体衬底中以限定第一开口和第二开口之间的薄片。所述方法还可以包括：制造用于感测薄片上的偏转的感测元件。两个蚀刻动作可以在工艺的单个步骤期间被执行。半导体衬底可以以第一掺杂类型进行掺杂。电绝缘层的产生然后可以包括以第二掺杂类型掺杂半导体衬底的第一主表面。另一个选项是在半导体衬底的第一主表面注射例如氧原子并且执行退火步骤以在半导体衬底的第一主表面产生氧化物层。补充半导体材料的提供可以通过外延工艺或Venezia工艺实现。该方法的技术特征可以与在本文献中公开的其他方法中的一个或多个相组合。

对应的半导体结构包括：包括基本衬底、淀积或补充（顶部）层、以及在基本衬底和淀积（或补充）层之间的电绝缘层的半导体衬底；淀积（或补充）层、电绝缘层和基本衬底内的第一腔；以及淀积（或补充）层内的第二腔，第二腔通向大气并且限定第一腔和第二腔之间的第一薄片，第一薄片与电绝缘层交叉。该半导体也可以包括被配置成用于感测第一薄片上的偏转的感测元件。基本衬底和淀积（或补充）层可以是第一掺杂类型并且电绝缘层可以是第二掺杂类型，第二掺杂类型在极性上与第一掺杂类型相反。正如在该方法的上下文中那样，电绝缘层可以已经借助于退火工艺获得。刚刚描述的半导体结构的技术特征可以与本文中公开的半导体结构的其他实施例的特征相组合。

图4A和4B示出通过腔的横截面，其中该截面基本平行于衬底102、202的主表面103、104、203、204。参考图4A，衬底202包括三个类似的腔或沟412。腔412呈围绕内部结构413的周围腔的形式。内部结构413可以在图面之上和/或之下的地方被连接到衬底202。在图4A和4B中借助于它们的横截面表示的内部结构413的侧壁典型地不与腔412的侧壁接触，这可以在图4A和4B中看到。所以，内部结构413可以被视为在腔412内基本独立。为了本公开的目的，表述“独立”可以包括内部结构413在它的两个末端（典型地是顶端和底端）被连接到衬底202。表述“独立”也包括内部结构413在单个末端被连接到衬底202，而与（顶部、底部或侧的）内部结构413和衬底202之间的连接的空间关系无关。

图4B类似于图4A，但是腔442更大。内部结构434也更大并且具有不同的配置。

在图4A和4B二者中，内部结构413、443被配置成管，所述管具有增强部件以改进内部结构413、443的稳定性。尤其当内部结构413、443在它的末端中的单个末端被连接到衬底202时，需要内部结构413、443的足够稳定性。作为具有增强部件或增强壁的管的配置能够提供所需的稳定性水平。

内部结构413、443可以被用作例如电容器的电极中的一个。参考图4A，三个所示腔的下腔412可以邻近侧壁或薄片411。薄片411可以根据腔412和薄片411的另一侧上的体积之间的压力差而偏转。因此，薄片411和内部结构413之间的间隙改变它的宽度，从而导致由薄片411和内部结构413形成的电容器的电容的变化。当内部结构413相对较稳定和/或刚性时，压力差和薄片411的偏转都不导致内部结构413以显著的方式移动。当内部结构413、443被用作电容器的电极或类似物时，典型地需要提供内部结构413、443和某种评价电路之间的电连接装置460（示意性地表示为电连接所处的位置）。薄片411、441典型地接近大腔220，或甚至半导体芯片的边缘。衬底202在大腔或芯片边缘的附近相对较脆弱；即，衬底可能在该区域中具有减小的刚性。所以，可能有利的是将电连接装置460定位在离薄片411、441一定距离处。尤其对于图4B中所示的内部结构434，电连接装置460可以充分远离薄片441被提供，因为内部结构443相对较大。例如，电连接装置可以被提供在由图4B中的圆指示的位置。

图5显示类似于图4B中所示的内部结构443的内部结构543的实施例的透视图。作为对上述用作相对刚性结构的替代，图5中所示的内部结构543也可以被配置成在内部结构543的侧壁提供（一个或多个）偏转部分。为了说明这一点，图5显示在1巴的压力（或压力差）作用下内部结构的各种部分偏转的程度。图5显示有限元模型（FEM）仿真的结果。由FEM仿真计算的最小偏转是0.1nm（由图中的宽阴影线指示），最大偏转是4.6nm（由交叉阴影线指示）。偏转的中间水平通常以交替方式由无阴影区域或不同的窄阴影区域指示。在这些区域中取决于它们到（一个或多个）最小偏转区域和（一个或多个）最大偏转区域的距离而可以观察到偏转值。图4A、4B和5中所示的内部结构被配置成使得它们经由足够的刚性提供足够的加工能力。在稍后时间的操作期间足够大的偏转发生在薄片的长部分处，这可以在以交叉阴影线示出的部分处看到，其中4.6nm的偏转已被FEM仿真预测。足够大的偏转保证期望的敏感度水平。注意，内部结构543不必在它的上端开口，如它在图5中所示。同样可能的是，内部结构543在它的上端闭合，使得形成四个闭合腔（或任何其他数量的闭合腔）。闭合腔然后可以承担压力参考体积的作用，同时待测量的压力从围绕内部结构543的周围沟被施加。也有可能的是，周围沟表示参考体积并且因此由覆盖材料闭合。待测量的压力被施加于充当压力通道的四个或更多腔。

图6A至6D显示电绝缘层可以被提供在半导体衬底602中所借助的工艺的四个阶段。衬底602典型地是具有第一极性（例如n或p）的基本掺杂的半导体材料。在第一步骤中，衬底602在表面以相反的极性被掺杂以产生相反掺杂层632。随后，外延被执行以在相反掺杂层632之上建立层634。图6D显示多个沟612怎样被蚀刻到层634、相反掺杂层632和（初始）衬底602中。在相反掺杂层632将形成两个pn结，当电压例如施加于衬底602的上和下主表面之间时其中的一个典型地处于反向模式下。由于两个pn结中的一个正处于反向模式下，因此相反掺杂层632充当绝缘体。另一方面，衬底602在一个实施例中包括均质材料。相反掺杂层632可以与衬底602的剩余部分相比具有不同的电性质，但是它的化学性质基本相同。所以，多个沟612可以以基本相同的方式例如借助于DT蚀刻工艺被蚀刻通过所有三个层634、632和602。

图6A至6D中所示的工艺可以在图1、2A和2B中所示的方法之前被执行。图6A至6D中所示的工艺也可以与图4A、4B和5中所示的周围腔和内部结构的布置相组合。参考图6D，可以看到薄壁包括借助于相反掺杂层632与衬底602的下部分电绝缘的部分。尤其当沟被形成为周围沟时，如图4A中所示，内部结构专门地通过相反掺杂层632与衬底602的下部分完全电绝缘。因此，不需要采取附加的措施以便实现内部结构413的电绝缘（图4A）。

具有形成于半导体衬底中的垂直配置的压力传感器（如图8中所描绘并且如下所解释）已由发明人在过去开发。对于这些压力传感器中的一些，其对在具有极限纵横比的沟中施加掺杂提出挑战，该掺杂提供压力敏感薄片的电绝缘。此外，相反极性的横向掺杂需要被提供在沟的端部。如果可能的话，用于该目的的工序应当是无掩模的和鲁棒的。

直到现在，在雇佣发明人的公司内已提出借助于砷玻璃涂层实现薄片掺杂，并且随后借助于两个成角度的硼注入（implantation）在底部和侧面提供薄片的电绝缘。用于电绝缘压力敏感结构的当前使用的工序在图7A至7F中被示出并且包括以下步骤：

·淀积用于沟蚀刻的硬掩模堆（图7A）

·沟蚀刻和硬掩模堆去除（氮化物层保留在表面并且在受影响的位置阻挡未来的砷玻璃涂层和硼注入）（图7B）

·砷玻璃涂层和砷的驱入（图7C）

·硼注入和硼的活化（图7D）

·淀积氮氧化物（底部薄垫氧化物），氮氧化物的槽（同时去除表面氮化物）（图7E）

·金属化（图7F）。

在图7D中相对于图面成45度角的硼注入和旋转180度的第二硼注入被射出，以便同时保证用于底部（在由“p+”指示的高度的层）和在沟端部的相反极性的掺杂。注入设备内的典型调节精度是大约1度。取决于沟的纵横比，需要更高的精度，使得例如执行几次注入以便获得成功。这可以导致注入剂量的相对较大的变化。即使执行多次注入，实现相反极性的足够高的掺杂以便隔离薄片也有挑战性。

根据本文中公开的教导，结构修改和集成方案的修改或用于电绝缘结构的新掺杂顺序的组合被提出。首先，压力敏感结构以在薄片端部的绝缘可以被省略的方式被适配，其结果可以例如在图4A、4B和5中看到。不再需要用于掺杂薄片端部的成角度注入。在沟的底部掺杂（一个或多个）内部结构以用于将压力薄片完全与衬底绝缘就够了。这引入新的集成选项。简单变型是以即使在沟的蚀刻之前也可以制造晶片上的相反极性的掺杂的方式进行衬底的外延。在图6A至6D中草绘了该序列。

注入剂量可以相对精确地被控制，并且可以利用几次注入或者甚至单次注入实现足够高的掺杂。

本文中公开的技术可以与绝缘体上硅（SOI）技术组合或由其实现。该技术是指在半导体制造（尤其是微电子）中使用层状硅-绝缘体-硅衬底代替常规的硅衬底以减小寄生装置电容并且由此改进性能。绝缘体典型地是二氧化硅或有时是蓝宝石。代替例如在图6B之前执行的掺杂，SOI结构的绝缘体层可以由在SOI技术的领域中已知的工艺施加或产生。

到沟的底部中的非成角度注入也是可想到的。这典型地导致与成角度注入相比更简单的工艺。取决于结构的深度，具有高温退火步骤的超高能量注入也是可能的，所述退火步骤充分地分散掺杂元素并且活化它们（例如3MeV磷光体并且在120摄氏度下240分钟）。后一种组合将比如上面提出的具有外延步骤的序列略微廉价。

图8示出通过用作压力传感器的半导体结构的横截面。腔706是压力通道，并且腔707是用作压力测量的参考的压力室。薄片711被提供在压力通道706和压力室707之间。封闭压力室707的两个薄片711能够在压力通道706和压力室707之间的压力差的影响下偏转。左薄片形成电容器的第一电极，右薄片711形成电容器的第二电极，并且压力室707形成电容器的间隙。为了使得导电，充当电容器电极的两个薄片711的每一个至少在薄片的表面是n⁺掺杂的。这两个电极被电连接到提供在一个或多个层730中的评价电路。图8中所示的结构也具有压力通道706所通向的第二主表面704。在图8中电容器的间隙的宽度由字母s指示，而薄片711的宽度由字母w指示。为了在它们的下端相对于彼此电绝缘薄片711，提供p⁺掺杂部分，该部分以类似于关于图6A至6D所述的方式充当绝缘层。

压力传感器的构造（独立的或集成到ASIC中）在当前可用的型号当中典型地很类似：腔由薄片单侧或多侧限制。薄片暴露于外部介质，使得它在外部压力变化下偏转。该机械信息然后借助于压阻电容器或其他合适的方法和另外的过程被转换为电信号。

在电容信息换能的情况下，薄片形成电容器，其中腔的侧壁与薄片相对。为了实现该布置的高敏感度，薄片需要被薄化并且腔需要为窄的。以这种方式，实现相对于初始距离的电极距离的大变化。同时，该布置的测量范围由此被限制，因为一旦两个电极彼此相接触，压力的进一步增加就不再导致电容信号的变化。

该问题可以被提供一系列不同尺寸（相对于薄片厚度和/或腔宽度）的基于电容的压力传感器的制造商避开。用户于是可以为预期应用选择合适的传感器。有可能在很大范围上的压力的变化需要通过使用每个针对子范围进行优化的几个传感器进行检测。可替换地，单个传感器可以覆盖整个范围，但是由于更厚薄片和/或更宽腔的使用而以更小的敏感度为代价。

可以通过相对于相对腔侧壁成锥形关系而不是以平行关系布置薄片来解决有限测量范围的问题。可替换地，薄片可以自身以锥形的形式被成形。作为另一个替代，可以使用这些变型的组合。锥形腔、薄片、或二者的提供导致这样一种布置，其中可以在第一子范围中观察到压力信号的高敏感换能，而在其他子范围中仍然有薄片和相对壁之间的足够距离，以便能够检测显著更大的压力值。换句话说，锥形腔、间隙、和/或薄片可以赋予传感器渐进敏感度（测得值小→敏感度高，并且反之亦然）。

使用深沟蚀刻工艺，腔（或蚀刻沟）和薄片（硅台面）的尺寸和形状可以借助于光刻和工艺参数被限定。例如，用于具有楔形侧向横截面的薄片的蚀刻沟可以借助于光刻获得。通过控制蚀刻工艺，可以产生在垂直方向上的楔形横截面。此外，蚀刻深度随着沟开口的宽度和工艺参数而变化。改变蚀刻期间的工艺参数允许或多或少的显著影响，使得在成形腔和/或薄片中的另一自由度可用。

根据本文中公开的教导，压力传感器的腔和/或薄片被布置成使得限定电容器的板的表面彼此不平行，而是显示出锥形或楔形几何形状。表述“锥形”是指腔或薄片具有变化的厚度或宽度。厚度或宽度的变化不限于线性变化，而是也可以呈现其他形式的变化，例如曲线形或阶梯形。

图9显示第一变型，其中光刻掩模限定腔的梯形横截面。图9是近似在图8中由VIII-VIII指示的位置的通过衬底的横截面。

图10显示另一个变型，其中光刻掩模限定用于薄片的梯形横截面。图9和10中的箭头指示腔中的哪些通向第二主表面704的背面（参考图8）。

许多另外的实施是可能的。例如未在图中描绘在腔上变化的蚀刻深度，这可以通过组合来自图9的光刻和受到沟宽度强烈影响的蚀刻工艺而获得（浅区域用于窄沟宽度，深蚀刻用于更大的沟宽度）。此外，不必线性地增加宽度。

图11示出通过具有第一腔和第二腔的衬底的示意性横截面。第一腔具有宽度S₁并且第二腔具有宽度S₂。正如在图11中可以看到的那样，第一腔的宽度S₁大于第二腔的宽度S₂的10倍。然而，使第一腔与第二腔分离的薄片1011相对较薄并且精确地被确定尺寸，这对于传感器结构是重要的，以便获得期望的测量范围和敏感度。

图12和13分别示出半导体结构的示意性顶视图和相同结构的横截面的示意性透视图。除了其他以外，图13示出当内部结构与周围衬底电隔离时如何可以提供至内部结构的电连接。大腔220邻近具有锥形横截面的另一腔442。大腔220例如已由在图2A和2B的上下文中示出和解释的方法获得。正如在图13中可以看到的那样，在图的右部中所示的五个沟被用来获得大腔220并且然后利用闭合材料217进行闭合。图12和13显示以前的这五个沟中的闭合残余。多个沟中的第一和第三沟（当从左数时）被用来限定另一腔442。除了腔442具有锥形横截面这一事实以外，它类似于图4A和4B中的腔442。薄片411使大腔220与腔442分离。例如由于结合图9和10所解释的原因，薄片411也具有锥形横截面。

在图12和13所示的实施例中，腔442是周围沟。当如图12中的顶视图从上面观察时内部结构443基本具有平管配置（注意内部结构443的前部未在图12中被显示）。内部结构443和衬底之间的直接连接仅仅设在内部结构443的下端。在上端，内部结构443与闭合材料217接触，仅仅被提供在内部结构443的顶端的电连接126（未在图12中显示的电连接）除外。闭合材料217的作用就像内部结构443和衬底之间的电绝缘体一样。为了使在它的下端的内部结构443与衬底完全电绝缘，绝缘层632可以接近内部结构443和衬底之间的过渡而被提供在内部结构443的下端。对于关于绝缘层632和它的产生的细节，参考图6A至7F和对应的描述。

图14示出半导体结构1400如何可以被布置在晶片1401上。在示意性方式中，半导体结构1400包括可以是闭合腔或开口腔的腔1412。腔1412接近芯片分割沟1420定位，使得仅仅薄片1411使腔1412与芯片分割沟1420分离。临近制造工艺的结束，半导体结构1400将在芯片分割沟1420被分割，如虚线矩形所示。结果，腔1412将接近半导体结构1400的边缘，例如接近芯片边缘。因此，围绕半导体结构1400的空间起到例如压力通道的作用。在压力传感器的情况下不需要起到压力通道的作用的额外腔。半导体结构1400可以被安装成使得接近腔1412的芯片边缘暴露于将测量其压力的介质。腔1412用作参考体积。腔1412可以通向半导体结构1400的另一侧或表面，使得可以测量差压。

实施例提供低成本并且与逻辑装置一起集成在单个芯片上的传感器。使用CMOS制造工艺整合传感器的实施例。传感器腔和感测元件可以被限定用于期望的敏感度和工作范围。

尽管已在本文中示出和描述了具体实施例，但是本领域普通技术人员将会认识到，可以用各种各样的替代和/或等效实施来代替所示和所述的具体实施例而不脱离本发明的范围。本申请意图涵盖本文中所讨论的那些具体实施例的任何适配或变化。

Claims (20)

1. 一种提供半导体结构的方法，包括：

通过从衬底的第一主表面蚀刻多个沟而形成牺牲结构；

利用覆盖材料覆盖在所述第一主表面的所述多个沟以限定所述衬底内的腔；

从与所述第一主表面相对的第二主表面去除所述衬底的一部分达到所述多个沟存在的深度；以及

从所述衬底的所述第二主表面蚀刻掉所述牺牲结构。

2. 根据权利要求1所述的方法，其中，蚀刻所述多个沟包括以牺牲结构的布置来结构化所述衬底，所述布置限定通过从所述第二主表面蚀刻掉所述牺牲结构而形成的腔的尺寸。

3. 根据权利要求1所述的方法，其中，覆盖所述多个沟包括使用外延工艺和Venetia工艺中的至少一种在与所述多个沟相关联的所述第一主表面的至少一部分上形成层。

4. 根据权利要求1所述的方法，还包括：

在覆盖所述多个沟之后在所述第一主表面上产生半导体结构。

5. 根据权利要求1所述的方法，其中，所述多个沟包括具有比所述多个沟中的其他沟更小的尺寸的至少一个沟，所述方法还包括：

在形成所述牺牲结构之后选择性地闭合在所述第一主表面的具有更小的尺寸的所述至少一个沟。

6. 根据权利要求5所述的方法，其中，所述选择性闭合在覆盖所述多个沟之前，所述方法还包括：

在选择性地闭合具有更小的尺寸的所述至少一个沟之前，在所述多个沟内淀积内衬材料；

执行具有更小的尺寸的所述至少一个沟的选择性闭合；

从不具有更小的尺寸的所述其他沟去除所述内衬材料；

其中，在从所述第二主表面蚀刻期间，邻近其中所述内衬材料已被去除的沟的牺牲结构被蚀刻掉，并且由其中所述内衬材料被保留的沟界定的结构未被蚀刻掉。

7. 根据权利要求1所述的方法，其中，通过从所述第二主表面蚀刻掉所述牺牲结构而形成的腔具有锥形横截面。

8. 根据权利要求1所述的方法，还包括：

形成围绕邻近所述多个沟的区域的内部结构的周围沟；以及

覆盖所述周围沟。

9. 根据权利要求1所述的方法，还包括在形成所述牺牲结构之前：

在所述衬底的主表面上产生电绝缘层；以及

在所述电绝缘层上淀积衬底材料的外层，结果所述外层的暴露表面是所述第一主表面；

其中，所述多个沟的蚀刻从所述外层的所述暴露表面进行，并且至少延伸到所述电绝缘层。

10. 根据权利要求1所述的方法，其中，所述方法提供用于将机械量转换为电量的传感器结构，所述方法还包括：

在通过蚀刻掉所述牺牲结构而形成的腔的壁，提供用于将所述机械量转换为所述电量的换能元件。

11. 根据权利要求1所述的方法，还包括：

蚀刻邻近所述牺牲结构的另一个沟；

其中，在所述另一个沟和通过蚀刻所述牺牲结构而限定的至少一个腔之间形成壁。

12. 一种用于将机械量转换为电量的微机电传感器结构，包括：

具有主表面的衬底；

形成于所述衬底中的第一腔；以及

接近所述第一腔形成于所述衬底中并且通过薄片与所述第一腔分离的第二腔；

其中，所述第一腔具有第一腔尺寸并且所述第二腔具有第二腔尺寸，所述第一腔尺寸和所述第二腔尺寸在平行于所述主表面的方向上延伸，其中，所述第一腔尺寸和所述第二腔尺寸之间的比率等于或大于5。

13. 根据权利要求12所述的微机电传感器结构，其中，所述第一腔尺寸和所述第二腔尺寸之间的所述比率等于或大于10。

14. 根据权利要求12所述的微机电传感器结构，其中，所述第一腔具有1μm至1mm之间的宽度并且所述第二腔具有10nm至800nm之间的宽度。

15. 根据权利要求12所述的微机电传感器结构，其中，所述第一腔是压力入口并且所述第二腔是闭合压力参考体积。

16. 根据权利要求12所述的微机电传感器结构，其中，所述第一腔通向所述衬底的所述主表面并且具有包括在从40度至140度的范围内的开度角。

17. 根据权利要求12所述的微机电传感器结构，其中，所述第二腔用内衬材料作衬里。

18. 一种半导体结构，包括：

半导体衬底；以及

在所述半导体衬底内并且由底部和侧壁界定的腔，其中，所述底部包括邻近所述底部和所述侧壁之间的过渡的部分，所述部分包括不同于所述半导体衬底的衬底材料的填充材料。

19. 根据权利要求18所述的半导体结构，其中，所述填充材料是绝缘体材料、内衬材料、氧化硅和氮化硅中的至少一种。

20. 根据权利要求18所述的半导体结构，其中，所述部分包括内衬材料的层和主填充材料的层，这些层在基本垂直于所述腔的所述底部的方向上延伸。

Images