CN102437038A

CN102437038A - 一种在半导体表面制作欧姆接触的方法

Info

Publication number: CN102437038A
Application number: CN2011103705941A
Authority: CN
Inventors: 邱明波; 宋佳杰; 刘志东; 沈理达; 田宗军
Original assignee: Nanjing University of Aeronautics and Astronautics
Current assignee: Nanjing University of Aeronautics and Astronautics
Priority date: 2011-11-21
Filing date: 2011-11-21
Publication date: 2012-05-02

Abstract

一种在半导体表面制作欧姆接触的方法，适用于电火花加工，可以大大改善半导体的电火花加工性能，提高进电端的导电性，减小放电电压，并且使放电过程更加稳定。该方法简单快捷，成本低廉，效果显著。包括表面平整加工、脱脂除油、电镀导电薄膜和薄膜表面放电等步骤，可以在导电膜与半导体之间形成欧姆接触。

Description

一种在半导体表面制作欧姆接触的方法

技术领域

本发明涉及一种在高阻半导体基体上制作欧姆接触的方法，属于半导体加工行业。

背景技术

随着现代信息社会的飞速发展，半导体材料因其具有对光、热、电、磁等外界因素变化十分敏感而独特的电学性质，已成为尖端科学技术中应用最为活跃的先进材料，特别是在通讯、家电、工业制造、国防工业、航空、航天等领域中具有十分重要的作用。

目前，半导体材料的加工仍存在不小的困难。对于传统的加工方法来说，半导体材料的硬脆性导致它们的加工性能很差，而这一缺点在电火花加工中却不甚明显，因而电火花加工很适合加工半导体材料。然而，在半导体的电火花加工中也有一些缺点，如放电电压高，切割效率低等，主要原因是它的半导体特性：导电性差，电阻率高。

为此，可以在半导体的进电端涂抹碳浆或者接触导电金属，以此来改善半导体的导电性以及可加工性。但是，这种方法也会带来缺点。首先，在半导体的接触面上会形成接触势垒以及各种复杂的表面态，这将消耗一部分压降，导致放电电压仍然偏高；此外，在进电端会形成氧化膜，影响进电的效果。因此，有待寻找一种更加优越的进电方式。如果将半导体与金属之间的接触势垒消除，形成欧姆接触，则放电情况会得到显著改善。

目前，制作欧姆接触的最普通的方法是使金属层与非常高掺杂的区域接触，其目的是为了达到场发射占优势的导电方式，使得势垒对载流子流显得几乎是透明的。高掺杂的表面层可用下述的方法获得：合金再生长，在接触材料中包含掺杂剂的内扩散，外延生长(双重外延)，浅扩散或离子注入。这些方法可形成质量比较高的欧姆接触，但是工艺复杂，成本也高，常用于微小的半导体电子器件。

发明内容

本发明的目的是针对传统的电火花加工半导体时出现的进电端接触势垒的问题，提出一种新型的制作欧姆接触的方法。该方法大大改善了半导体的加工性能，提高了进电端的导电性，减小了放电电压，并且使放电过程更加稳定。同时，该方法过程简单，成本低廉。

一种在高阻半导体基体上制作欧姆接触的方法，其特征是先在半导体表面制备一层导电薄膜；用电极与导电薄膜上表面放电，放电通道附近的瞬时高温使薄膜底层的部分材料在半导体表面熔融并扩散形成重掺杂层，从而在进电时形成欧姆接触，减小或消除进电端的肖特基势垒。

高阻半导体的电阻率在100Ω·cm以内。

半导体材料包括硅(Si)、锗(Ge)、砷化镓(GaAs)等。

所形成的导电薄膜厚度不大于0.1mm，导电材料可以是金属、合金或者石墨。

制备导电薄膜可以使用电镀的方法，也可以使用涂覆浆料的方法，或者粉末压制成型。

导电薄膜是电极之一，放电过程发生在导电薄膜上表面。

放电时进电端和放电端可以处于同一块导电薄膜上，也可以处于同一块半导体上的两块不同的导电薄膜上，通过半导体形成放电回路。

表面放电可以使用线切割扫面的方法，也可以使用柱状电极薄膜表面铣削的方法，也可以使用柔性电极刷在薄膜表面旋转放电。

附图说明

图1为本发明的工艺流程图；

图2为电镀完成后的硅片示意图；

图3为电极丝对铜膜的表面放电示意图；其中，1是铜膜，2是电极丝；

图4为放电原理图；其中，1是放电通道，2是被蚀除材料，3是电极，4是重掺杂层，5是硅片，6是熔融状态的铜，7是固态铜膜；

图5为测得的伏安特性曲线示意图；其中x轴代表电压(单位：伏)，y轴代表电流(单位：毫安)；

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。以下实例仅用于说明本发明，并不限制本发明的保护范围。

附图1为本发明的工艺流程图。以下为本实例实施步骤。

第一步，取一片硅片，尺寸30mm*40mm，电阻率在10～17Ω·cm，该硅片已经过表面研磨抛光。用丙酮对其进行脱脂除油后，清洗干净。

第二步，采用部分电镀的涂层技术。首先将不需要电镀的部分覆盖住，只留下需要电镀的区域。

第三步，用配好的酸性硫酸铜溶液做电解液，其成分组成为Cu₂SO₄·5H₂O(250g/L)、H₂SO₄(50g/L)，温度为室温。金属铜作为阳极，硅片作为阴极。电流密度取5A/dm²，电源工作方式为稳流输出，电镀时间约60分钟。电镀结束后，在硅片表面能得到一层完好的铜膜。

第四步，将镀好铜膜的硅片取出，用同样的方法在硅片的另一个面也镀上一层铜膜(如附图2)。双面都镀上铜膜有助于伏安特性的测量。此时，铜膜和硅表面之间有接触势垒，其伏安特性曲线如附图5。

第五步，将硅片置于电火花线切割机床上，让电极丝对铜膜的表面放电(如附图3)，只需局部区域放电即可。放电通道附近的瞬时高温使薄膜底层的部分材料在半导体表面熔融并扩散形成重掺杂层，从而在进电时形成欧姆接触，减小或消除进电端的肖特基势垒，原理如附图4。

将这一硅片接入电路中测量伏安特性曲线，测得的曲线如附图5。可以发现，曲线呈现出良好的线性，并且电流较大，可以看出铜膜和硅片之间已形成欧姆接触。如果效果不理想可以继续重复第五步，增加放电区域使铜离子扩散浓度增大。

此时该硅片可以在180V的脉冲电压下顺利完成放电加工，在未使用该方法时，用铜片接触进电，则几乎不能加工，看不到火花。

Claims

1.一种在高阻半导体基体上制作欧姆接触的方法，其特征是先在半导体表面制备一层导电薄膜，并利用表面放电所形成的局部瞬时高温使薄膜底层的部分材料在半导体表面融化扩散形成重掺杂层，从而在进电时形成欧姆接触，消除进电端的肖特基势垒。

2.根据权利要求1所述的一种在半导体基体上制作欧姆接触的方法，其特征在于：高阻半导体的电阻率在100Ω·cm以内。

3.根据权利要求1所述的一种在半导体基体上制作欧姆接触的方法，其特征在于：半导体材料包括硅(Si)、锗(Ge)、砷化镓(GaAs)等。

4.根据权利要求1所述的一种在半导体基体上制作欧姆接触的方法，其特征在于：所形成的导电薄膜厚度不大于0.1mm，导电材料可以是金属、合金或者石墨。

5.根据权利要求1所述的一种在半导体基体上制作欧姆接触的方法，其特征在于：制备导电薄膜可以使用电镀的方法，也可以使用涂覆浆料的方法，或者粉末压制成型。

6.根据权利要求1所述的表面放电的方法，其特征在于：导电薄膜是电极之一，放电过程发生在导电薄膜上表面。

7.根据权利要求1所述的表面放电的方法，其特征在于：放电时进电端和放电端可以处于同一块导电薄膜上，也可以处于同一块半导体上的两块不同的导电薄膜上，通过半导体形成放电回路。

8.根据权利要求1所述的表面放电的方法，其特征在于：可以使用线切割扫面的方法，也可以使用柱状电极薄膜表面铣削的方法，也可以使用柔性电极刷在薄膜表面旋转放电。