CN102436432A - 一种嵌入式微处理器的读写方法及系统 - Google Patents
一种嵌入式微处理器的读写方法及系统 Download PDFInfo
- Publication number
- CN102436432A CN102436432A CN2011102737860A CN201110273786A CN102436432A CN 102436432 A CN102436432 A CN 102436432A CN 2011102737860 A CN2011102737860 A CN 2011102737860A CN 201110273786 A CN201110273786 A CN 201110273786A CN 102436432 A CN102436432 A CN 102436432A
- Authority
- CN
- China
- Prior art keywords
- epld
- interface
- group
- embedded microprocessor
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
本发明提供了一种嵌入式微处理器的读写方法及系统，该嵌入式微处理器的读写系统中嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接，嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。由于在本发明中将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过EPLD扩展GPIO，方便嵌入式微处理器的使用。
Description
技术领域
本发明涉及数据通信技术领域，尤其涉及一种嵌入式微处理器(MicroProcessor Unit，MPU)的读写方法及系统。
背景技术
随着通信技术的不断发展，通信产品也被越来越广泛的使用，嵌入式MPU就是一个典型的例子。嵌入式MPU是嵌入式系统的核心，是对系统进行控制、辅助系统运行的硬件单元。嵌入式MPU是由通用计算机中的中央处理器(Central Processing Unit，CPU)演变而来的，其具有较高的性能。但是，嵌入式MPU是应用在嵌入式环境中的，因此在嵌入式MPU中只保留有与嵌入式应用紧密相关的功能硬件，其他冗余功能部分都被去除了，从而可以实现以最低的功耗和资源实现嵌入式应用的特殊要求。
随着产品性能的不断提升，对嵌入式MPU的性能也提出了越来越高的要求，然而，出于成本和可应用性等方面的考虑，现有的嵌入式MPU上一般不具有本地总线(Local Bus)，其上只有少量的通用收发接口(General PurposeInput/Output Interface，GPIO)，当单板上存在大量的功能器件需要与嵌入式MPU进行读写操作时，将会因为收发接口太少而带来使用上的不便。
发明内容
本发明提供一种嵌入式微处理器的读写方法及系统，用以解决现有技术中由于嵌入式MPU中的GPIO数量较少，带来的使用不便的问题。
本发明提供一种嵌入式微处理器的读写系统，所述系统包括：
嵌入式微处理器，可擦除可编程逻辑器件EPLD和与嵌入式微处理器进行读写操作的其他器件；
其中，所述嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接；
所述嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。
本发明提供一种嵌入式微处理器的读方法，所述读方法包括：
嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD发送读操作命令；并
通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件；
嵌入式微处理器通过第三组通用收发接口中的接口，接收EPLD从该地址对应的器件接收到的数据。
本发明提供一种嵌入式微处理器的写方法，所述写方法包括：
嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD发送写操作命令；并
通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件；
嵌入式微处理器通过第三组通用收发接口中的接口，向EPLD发送数据，指示EPLD将该数据发送到该地址对应的器件。
本发明提供一种嵌入式微处理器的读写方法及系统，该嵌入式微处理器的读写系统中嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接，嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。由于在本发明中将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过EPLD扩展GPIO，方便嵌入式微处理器的使用。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明提供的该嵌入式微处理器的读写系统结构示意图；
图2为本发明提供的基于上述嵌入式MPU的读写系统进行读操作的过程示意图；
图3为该嵌入式MPU扩展GPIO后的效果示意图；
图4为本发明提供的基于上述嵌入式MPU的读写系统进行写操作的过程示意图。
具体实施方式
本发明中为了扩展没有Local Bus的嵌入式微处理器中的GPIO，方便嵌入式微处理器的使用，提供了一种嵌入式微处理器的读写方法及系统。
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1为本发明提供的该嵌入式微处理器的读写系统结构示意图，该系统包括：嵌入式微处理器11，可擦除可编程逻辑器件(Erasable Programmable LogicDevice，EPLD)12和与嵌入式微处理器11进行读写操作的其他器件13。
在该系统中，嵌入式微处理器11的通用收发接口的全部或部分，与所述EPLD12的输入/输出管脚连接，所述与嵌入式微处理器11进行读写操作的其他器件13的输入/输出管脚与EPLD12的输入/输出管脚连接。
当存在上述系统中的连接关系时，为了实现嵌入式微处理器11与其他器件13之间的读写操作，在嵌入式微处理器11与EPLD12连接的GPIO中，确定第一通用收发接口，第二组通用收发接口和第三组通用收发接口。
其中，第一通用收发接口为嵌入式微处理器发送读操作命令及写操作命令的发送接口。第二组通用收发接口中的接口为地址接口，用于输出地址信号。第三组通用收发接口中的接口为数据接口，用于发送或接收数据。
由于EPLD大多由宏单元、可编程I/O单元和可编程内部连线构成，通过硬件描述语言，可以使EPLD实现特定的功能，通过编程器下载可以形成固定的电路，并且可以进行多次修改和调试，因此在本发明中采用EPLD对嵌入式微处理器的GPIO进行扩展。另外复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)和现场可编程门阵列(Field-Programmable Gate Array，FPGA)也可以代替EPLD对嵌入式微处理器的GPIO进行扩展。
在本发明中当单板上的嵌入式MPU中没有集成local bus接口，但具有一定数量的GPIO，同时该单板上的其他器件，需要和嵌入式MPU通过I/O接口进行通信时，可以通过EPLD强大逻辑和硬件编程功能，对原有的嵌入式MPU的GPIO接口进行扩展。通过在EPLD内部进行地址编码，替代local bus与单板上的其他器件对接。
由于在本发明中充分利用了EPLD的可编程特性，将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过EPLD扩展GPIO，方便嵌入式微处理器的使用，克服了嵌入式MPU在设计上的瓶颈。
图2为本发明提供的基于上述嵌入式MPU的读写系统进行读操作的过程示意图，该过程包括以下步骤：
S201：嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD发送读操作命令。
S202：通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件。
具体的当EPLD接收到嵌入式MPU发送的地址信号后，进行地址编码，映射到该地址对应的器件。
S203：嵌入式微处理器通过第三组通用收发接口中的接口，接收EPLD从该地址对应的器件接收到的数据。
下面结合一个具体的实施例，对本发明中的嵌入式MPU的读过程进行详细说明。图3为该嵌入式MPU扩展GPIO后的效果示意图，在本实施例中嵌入式MPU与EPLD连接的GPIO的数量为m+n+1，其中第一GPIO为direction，指示通信中的读、写方向，该第一GPIO可以在与EPLD连接的m+n+1个GPIO中任意选择，例如当该m+n+1个GPIO分别为GPIO[0]、GPIO[1]、……、GPIO[m+n]时，可以将GPIO[0]确定为第一GPIO。
第二组GPIO中GPIO的数量为n，该第二组GPIO中的接口为地址接口，编码使用。第三组GPIO中的GPIO的数量为m，该第三组GPIO中的接口为数据接口。当确定了第一GPIO、第二组GPIO以及第三组GPIO后，可以确定出EPLD扩展出的可用的I/O接口的数量为m·2n个，其中n为第二组通用收发接口中的接口数量，m为第三组通用收发接口中的接口数量，从而实现了I/O接口的成倍扩展，在嵌入式MPU中起到了local bus寻址一样的庞大的地址空间。
其进行读操作的具体过程包括：
嵌入式MPU通过控制第一GPIO为输出模式，发送读操作命令为EPLD，即控制GPIO[0]为输出模式。EPLD的direction识别，识别到第一GPIO上的命令为读操作命令。
嵌入式MPU控制第二组GPIO中的GPIO为输出模式，输出特定组合的地址信号，例如控制第二组GPIO中的第一个GPIO，即GPIO[n:1]。EPLD的address识别嵌入式MPU发送的特定组合的地址信号，对应内部的地址编码，映射到相应的其他器件。
嵌入式MPU控制第三组GPIO中的GPIO为输入模式，等待输入数据，例如控制第三组GPIO中的第一个GPIO，即GPIO[m:1]为输入模式。EPLD的data为输入模式，读入该地址对应的其他器件输入的数据，并将该数据发送到嵌入式MPU的第三组GPIO为输入模式的GPIO中，嵌入式MPU通过该第三组GPIO为输入模式的GPIO读入相应的数据。
图4为本发明提供的基于上述嵌入式MPU的读写系统进行写操作的过程示意图，该过程包括以下步骤：
S401：嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD发送写操作命令。
S402：通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件。
所述EPLD映射到该地址对应的器件包括：
EPLD进行地址编码，根据接收到的所述地址信号，映射到该地址对应的器件。
S403：嵌入式微处理器通过第三组通用收发接口中的接口，向EPLD发送数据，指示EPLD将该数据发送到该地址对应的器件。
下面结合上述图3对该嵌入式MPU扩展GPIO后的效果示意图，对本发明中的嵌入式MPU的写过程进行详细说明。该过程具体包括：
嵌入式MPU通过控制第一GPIO为输出模式，发送写操作命令为EPLD，即控制GPIO[0]为输出模式。EPLD的direction识别，识别到第一GPIO上的命令为写操作命令。
嵌入式MPU控制第二组GPIO中的GPIO为输出模式，输出特定组合的地址信号，例如控制第二组GPIO中的第一个GPIO，即GPIO[n:1]。EPLD的address识别嵌入式MPU发送的特定组合的地址信号，对应内部的地址编码，映射到相应的其他器件。
嵌入式MPU控制第三组GPIO中的GPIO为输出模式，等待发送数据，例如控制第三组GPIO中的第一个GPIO，即GPIO[m:1]为输出模式。EPLD的data为输出模式，第三组GPIO为输入模式的GPIO写入数据到与EPLD，通过EPLD将该数据写到该地址对应其他器件中。
本发明提供一种嵌入式微处理器的读写方法及系统，该嵌入式微处理器的读写系统中嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接，嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。由于在本发明中将EPLD跨接在嵌入式微处理器及进行读写操作的其他器件之间，通过EPLD扩展GPIO，方便嵌入式微处理器的使用。
上述说明示出并描述了本发明的一个优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种嵌入式微处理器的读写系统，其特征在于，所述系统包括：
嵌入式微处理器，可擦除可编程逻辑器件EPLD和与嵌入式微处理器进行读写操作的其他器件；
其中，所述嵌入式微处理器通用收发接口的全部或部分，与所述EPLD的输入/输出管脚连接，所述与嵌入式微处理器进行读写操作的其他器件的输入/输出管脚与EPLD的输入/输出管脚连接；
所述嵌入式微处理器与所述EPLD连接的通用收发接口中，第一通用收发接口为读、写操作命令的发送接口，第二组通用收发接口为地址接口，第三组通用收发接口为数据接口。
2.如权利要求1所述的系统，其特征在于，所述系统中，
所述嵌入式微处理器，用于通过所述第一通用收发接口向所述EPLD发送读操作命令，通过所述第二组通用收发中的接口向所述EPLD发送地址信号，并通过第三组通用收发接口中的接口从EPLD接收数据；
所述EPLD，用于在接收到所述嵌入式微处理器发送的读操作命令时，根据接收的地址信号，映射到相应的其他器件，并将接收到的该地址的其他器件的数据发送到嵌入式微处理器。
3.如权利要求1所述的系统，其特征在于，所述系统中，
所述嵌入式微处理器，用于通过所述第一通过收发接口向所述EPLD发送写操作命令，通过所述第二组通用收发中的接口向所述EPLD发送地址信号，并通过第三组通用收发接口中的接口向EPLD发送数据；
所述EPLD，用于在接收到所述嵌入式微处理器发送的写操作命令时，根据接收的地址信号，映射到相应的其他器件，并将接收到的数据发送给该地址对应的其他器件。
4.如权利要求1所述的系统，其特征在于，所述系统中EPLD扩展出的输入/输出接口为m·2n个，其中n为第二组通用收发接口中的接口数量，m为第三组通用收发接口中的接口数量。
5.一种嵌入式微处理器的读方法，其特征在于，所述读方法包括：
嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD发送读操作命令；并
通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件；
嵌入式微处理器通过第三组通用收发接口中的接口，接收EPLD从该地址对应的器件接收到的数据。
6.如权利要求5所述的方法，其特征在于，所述EPLD映射到该地址对应的器件包括：
EPLD进行地址编码，根据接收到的所述地址信号，映射到该地址对应的器件。
7.如权利要求5所述的方法，其特征在于，EPLD扩展出的输入/输出接口为m·2n个，其中n为第二组通用收发接口中的接口数量，m为第三组通用收发接口中的接口数量。
8.一种嵌入式微处理器的写方法，其特征在于，所述写方法包括：
嵌入式微处理器通过选定的第一通用收发接口，向可擦除可编程逻辑器件EPLD发送写操作命令；并
通过第二组通用收发接口中的接口输出地址信号，指示EPLD映射到该地址对应的器件；
嵌入式微处理器通过第三组通用收发接口中的接口，向EPLD发送数据，指示EPLD将该数据发送到该地址对应的器件。
9.如权利要求8所述的方法，其特征在于，所述EPLD映射到该地址对应的器件包括：
EPLD进行地址编码，根据接收到的所述地址信号，映射到该地址对应的器件。
10.如权利要求8所述的方法，其特征在于，EPLD扩展出的输入/输出接口为m·2n个，其中n为第二组通用收发接口中的接口数量，m为第三组通用收发接口中的接口数量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102737860A CN102436432A (zh) | 2011-09-15 | 2011-09-15 | 一种嵌入式微处理器的读写方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102737860A CN102436432A (zh) | 2011-09-15 | 2011-09-15 | 一种嵌入式微处理器的读写方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102436432A true CN102436432A (zh) | 2012-05-02 |
Family
ID=45984501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102737860A Pending CN102436432A (zh) | 2011-09-15 | 2011-09-15 | 一种嵌入式微处理器的读写方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102436432A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216191B1 (en) * | 1997-10-15 | 2001-04-10 | Lucent Technologies Inc. | Field programmable gate array having a dedicated processor interface |
| CN1459734A (zh) * | 2002-05-21 | 2003-12-03 | 联想(北京)有限公司 | 采用cpld实现扩充中断的装置 |
| CN101149859A (zh) * | 2007-11-05 | 2008-03-26 | 浪潮齐鲁软件产业有限公司 | 税控收款机串口时分复用扩展方法 |
| CN101169765A (zh) * | 2007-11-28 | 2008-04-30 | 中兴通讯股份有限公司 | 一种处理器访问慢速存储器的控制方法 |
| CN101303680A (zh) * | 2008-06-17 | 2008-11-12 | 深圳市宏电技术股份有限公司 | 一种终端扩展多串口的方法和装置 |
| CN102012877A (zh) * | 2010-11-26 | 2011-04-13 | 成都智科通信技术有限公司 | 一种利用cpld来扩展嵌入式处理器gpio的方法 |
-
2011
- 2011-09-15 CN CN2011102737860A patent/CN102436432A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216191B1 (en) * | 1997-10-15 | 2001-04-10 | Lucent Technologies Inc. | Field programmable gate array having a dedicated processor interface |
| CN1459734A (zh) * | 2002-05-21 | 2003-12-03 | 联想(北京)有限公司 | 采用cpld实现扩充中断的装置 |
| CN101149859A (zh) * | 2007-11-05 | 2008-03-26 | 浪潮齐鲁软件产业有限公司 | 税控收款机串口时分复用扩展方法 |
| CN101169765A (zh) * | 2007-11-28 | 2008-04-30 | 中兴通讯股份有限公司 | 一种处理器访问慢速存储器的控制方法 |
| CN101303680A (zh) * | 2008-06-17 | 2008-11-12 | 深圳市宏电技术股份有限公司 | 一种终端扩展多串口的方法和装置 |
| CN102012877A (zh) * | 2010-11-26 | 2011-04-13 | 成都智科通信技术有限公司 | 一种利用cpld来扩展嵌入式处理器gpio的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103282887A (zh) | 用于进行后台操作的控制器和方法 | |
| CN102360302A (zh) | 一种fpga配置文件在线升级方法及装置 | |
| CN104570846A (zh) | Fpga重配置控制器及其控制方法 | |
| CN101819543A (zh) | 快照数据处理方法和系统以及存储设备 | |
| CN110908682B (zh) | 一种车辆控制器的固件升级方法、系统、车辆和存储介质 | |
| US11113222B2 (en) | NAND switch | |
| CN105159731A (zh) | 一种fpga配置文件远程升级的装置 | |
| CN103345407A (zh) | 控制电路、连通控制器、连通控制方法及主板 | |
| CN103605542A (zh) | Fpga配置文件的在线升级装置 | |
| CN104021101A (zh) | 基于lpc1768平台的usb接口系统及实现方法 | |
| CN104239097A (zh) | 一种通过移动终端升级配件的方法、系统及移动终端 | |
| CN104219003A (zh) | 通信装置、测试系统及其测试方法 | |
| CN104063284A (zh) | 运行应用程序的方法和装置 | |
| CN101667133B (zh) | 固件更新方法和使用该方法更新固件的芯片 | |
| CN103412838B (zh) | 一种扩展系统、通信方法、地址配置方法、设备及装置 | |
| CN204440378U (zh) | 通讯传输切换装置及电子系统 | |
| CN102393838A (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
| CN104077080A (zh) | 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器 | |
| CN103677868A (zh) | 一种通过芯片内部的mcu配置芯片内置fpga的方法 | |
| CN102436432A (zh) | 一种嵌入式微处理器的读写方法及系统 | |
| CN204965422U (zh) | 一种多协议密码算法处理器及片上系统 | |
| CN110109849B (zh) | 一种基于pci总线的can设备驱动装置及方法 | |
| CN102265256A (zh) | 通信设备升级控制方法、芯片及通信设备 | |
| CN102541577A (zh) | 基于fpga的嵌入式系统及其配置方法 | |
| CN105718395A (zh) | 一种基于fpga的多路串口通信系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120502 |