CN102435989B - 基于fpga的通用波束形成装置 - Google Patents

Abstract

本发明涉及阵列信号处理技术。本发明针对现有技术波束形成装置只能进行单一形状的波束形成，通用性不强的缺点，公开了一种基于FPGA的通用波束形成装置。本发明的基于FPGA的通用波束形成装置，包括数据预处理单元1、加权求和单元2、权系数向量生成单元3、数据结果处理单元4、控制单元5及多路选择器10。本发明通过多路选择器控制缓存器、运算器和反运算器是否接入，从而控制输出的波束形成数据，能够实现窄带波束、宽带波束和多波束输出。本发明利用一个通用结构产生各种波束形成数据，控制灵活，提高了系统的信号处理能力，有利于系统的功能扩展和升级。同时，使用通用波束形成结构可以缩短开发周期，节约成本。

Description

基于FPGA的通用波束形成装置

技术领域

本发明涉及阵列信号处理技术，特别涉及多种波束形成技术在FPGA中高效实现的一种通用结构。

背景技术

波束形成作为阵列信号处理领域的一个重要分支，它的应用涉及雷达、声纳、通信、地震勘探、射电天文以及医学诊断等多种国民经济和军事应用领域。波束形成的含义是指在特定的方向上形成主波束用来产生有用的期望信号，它是一个空域滤波的处理系统。系统接收到的空域信号通常会受到噪声或干扰源的污染，如果干扰信号和期望信号处在相同的频带，仅用时域滤波器是无法将信号和干扰区分开的，不过，期望信号和干扰信号通常是来自不同方位的波束，所以可以用空域滤波器进行区分。早期的波束形成主要是相对于窄带信号而言的，但随着阵列信号处理应用的范围越来越广，遇到了许多宽带信号处理问题，如通信信号、地震信号、语音信号以及声纳信号等，另外，雷达为了获得距离分辨力和激励出目标的其他的特征也要求发射宽带信号。同时，多波束形成在实际应用中也具有重要价值，通过多波束形成可以形成多个主瓣方向，接收不同方向的信号，也可以检测出较大能量信号的入射方向。

波束形成装置通常使用通用处理器或数字信号处理器(DSP)来实现。自从DSP芯片问世以来，因为其高性能低价格的优势，所以在信号处理领域中的应用非常广泛。DSP适于实现算法中结构复杂的部分，如求逆矩阵。DSP芯片运算速度较快、寻址方式灵活、通信机制强。但是，在宽带情况下，对速度要求极高，DSP无法满足如此高速的信号处理要求。用FPGA(现场可编程门阵列)来实现高速数字信号处理也是近年来的一个趋势。首先，FPGA的内部结构使其能进行并行操作和流水线处理，尤其在进行多相滤波、FFT(快速傅立叶变换)等乘、加重复性运算时，该特点使“高速”成为可能，相比DSP，FPGA更适用于实现算法中计算量大、实时性要求高的部分，最新推出的FPGA中还集成了大量面向计算密集应用的DSP、块状RAM(随机存储器)硬核以及用于高速串行通信的RocketIO GTP收发器单元。

目前在FPGA中实现波束形成算法这个领域还处于起步阶段。有一些成果是对波束形成算法在FPGA中实现的探索性研究，但是都是单独对应窄带波束形成、宽带波束形成、多波束形成中的一种。现有技术的波束形成器基本结构，一般包括数据预处理单元、权系数向量生成单元、加权求和单元、数据结果处理单元以及控制单元等部分。控制单元根据特定的波束形成模式生成输入数据向量与权系数向量，经过加权求和单元进行加权求和后通过数据结果处理单元输出波束形成数据，用于产生特定波束形状。这种只能产生某种特定波束形成数据的+波束形成装置，不能适应需要多种波束形成数据的应用场合。如何构造一个通用结构，在最小资源和功耗的条件下，使之能够同时满足窄带波束形成、宽带波束形成、多波束形成的要求，且能被灵活配置和控制，还没有一个实际的解决方案。

发明内容

本发明所要解决的技术问题，就是针对现有技术波束形成装置只能进行单一形状的波束形成，通用性不强的缺点，提供一种基于FPGA的通用波束形成装置。

本发明解决所述技术问题，采用的技术方案是，基于FPGA的通用波束形成装置，包括数据预处理单元、权系数向量生成单元、加权求和单元、数据结果处理单元和控制单元；

所述数据预处理单元，用于对M路输入数据向量进行预处理，其输出数据连接到加权求和单元；

所述权系数向量生成单元，用于存储波束形成的权系数向量，在一个时钟周期内，输出M个权系数，构成一组系数向量，并依次输出到加权求和单元；

所述加权求和单元，包括乘法器、加法器；用于完成M路输入数据向量与M个权系数的加权运算，若M路输入数据向量为x₁，x₂，...，x_M，M个权系数向量为w₁，w₂，...，w_M，输出为y，则其输出数据连接数据结果处理单元；

所述数据结果处理单元，用于对加权求和单元输出的数据进行处理，输出波束形成数据；

所述控制单元，用于完成输入数据向量与权系数向量的同步生成、其它单元的控制、波束形成模式的参数设置；

其特征在于：

所述数据预处理单元包括由缓存器和运算器串联构成的M路数据处理通道，所述缓存器和运算器是否接入通道由控制单元根据设置的波束形成模式的参数进行控制；

所述数据结果处理单元包括由缓存器和反运算器构成的数据处理通道，所述缓存器和反运算器是否接入通道由控制单元根据设置的波束形成模式的参数进行控制；

所述控制单元通过多路选择器控制缓存器、运算器和反运算器是否接入；

M为阵列中阵元数量。

所述缓存器缓存深度可以根据不同波束形成模式动态设置。

所述权系数向量生成单元分组存储波束形成的权系数向量，其存储深度可以根据不同波束形成模式动态设置。

所述缓存器为FIFO缓存器。

运算器为DFT运算器，所述反运算器为IDFT运算器。

本发明的有益效果是，利用一个通用结构产生各种波束形成数据，控制灵活，提高了系统的信号处理能力，有利于系统的功能扩展和升级。同时，使用通用波束形成结构可以缩短开发周期，节约成本。

附图说明

图1为本发明结构框图；

图2为数据预处理单元和数据结果处理单元内部结构示意图；

图3为实施例1窄带模式下的波束形成器原理图；

图4为实施例2宽带模式下的波束形成器原理图；

图5为实施例3多波束模式下的波束形成器原理图。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

本发明的基于FPGA的通用波束形成装置结构如图1所示，包括数据预处理单元1、加权求和单元2、权系数向量生成单元3、数据结果处理单元4、控制单元5及多路选择器10。图2示出了数据预处理单元和数据结构处理单元的结构示意图，图中缓存器11采用FIFO缓存器，也称为先进先出缓存器，简记为FIFO；运算器12采用FFT运算器，即快速傅立叶变换运算器，可以进行离散傅立叶变换(DFT)，简记为DFT；反运算器42采用相应的反离散傅立叶变换运算器，进行反离散傅立叶变换，简记为IDFT。

图2中各功能单元功能描述如下：

数据预处理单元1包括FIFO缓存器11、DFT运算器12、多路选择器10，通过对多路选择器10的控制，可以根据需要将输入数据缓存、分块，或作DFT处理，输出数据供下级加权求和单元使用。

权系数向量生成单元3，用于存储波束形成的权系数向量，在一个时钟周期内，输出适应某种主波束指向的M个特定权系数，构成一组权系数向量，分组存储并依次输出到加权求和单元。M为阵列中阵元数量，下同。

加权求和单元2包括乘法器、加法器，该单元完成各输入数据向量与各支路权系数向量的加权运算。若输入数据向量为x₁，x₂，...，x_M，输入系数向量为w₁，w₂，...，w_M，输出为y，则计算公式为 $y=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{x}_i\·w_i.$

数据结果处理单元4包括FIFO缓存器11、IDFT反运算器42、多路选择器10，通过对多路选择器10的控制，可以根据需要将输入数据缓存、分块，或作IDFT处理。

控制模块5(图2中未示出)，完成数据向量与权系数向量的同步生成、多路选择器10的控制、各种波束形成模式的参数设置。

实施例1

本例用基于FPGA的通用波束形成装置构成窄带波束形成器。窄带波束形成的基本原理是：M个阵元接收的信号作为M阶空域滤波器的输入，滤波器权向量可表示为w＝[w₁ w₂ L w_M]^T，角度为q的平面波s(n)入射到阵列上，不考虑接收机噪声的影响，此时阵列接收信号为x(n)＝a(q)s(n)，其中a(q)为任意阵列流型。则滤波器的输出为y(n)＝w^Hx(n)＝w^Ha(q)s(n)，通过改变滤波器的权向量w，可改变输出信号的幅度或使某些方向的信号通过，而抑制其它方向的信号。

在窄带工作模式下，波束形成器如图3所示。

其中各功能单元功能描述如下：

数据预处理单元1中，控制单元通过多路选择器10，将FIFO缓存器11、DFT运算器12旁路，信号不经过FIFO缓存和DFT处理，直接输出给加权求和单元2。

权系数向量生成单元3，生成M个特定的权系数，构成一组权系数向量。

加权求和单元2，包括乘法器、加法器，该单元完成支路数据与支路权系数的加权运算。若输入数据向量为x₁，x₂，...，x_M，输入权系数向量为w₁，w₂，...，w_M，输出为y，则计算公式为 $y=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{x}_i\·w_i.$

数据结果处理单元4中，控制单元通过多路选择器10，将FIFO缓存器11、IDFT反运算器42旁路，信号不经过FIFO缓存和IDFT处理，直接输出。

控制单元中由逻辑单元构成状态机，完成数据向量与权系数向量的同步生成、多路选择器控制、波束形成模式的参数设置。

工作过程如下：

(1)上电或复位，波束形成器处于空闲状态。

(2)控制单元控制系统初始化，选择窄带工作模式，控制数据预处理单元1和数据结果处理单元4中的多路选择器10，使FIFO、DFT、IDFT旁路，控制权系数向量生成单元中存放权系数RAM的深度。

(3)控制单元同时使能各个功能单元，使各个功能单元开始同步工作。

(4)控制单元控制权系数生成单元中RAM的地址生成器，使权系数能与输入数据同步输出。

实施例2

本例用基于FPGA的通用波束形成装置构成宽带波束形成器。宽带波束形成的基本原理：M个阵元在频域上通过离散傅里叶变换分解为若干个子频带，然后在每个子频带内进行波束形成，最后通过反离散傅里叶变换得到输出信号。阵列输出数据向量x(n)经过DFT分解为J个互不重叠的窄带部分。f_j频带上得到的数据向量为X(j)，X(j)与W(j)加权求和可得到每个频带上的波束形成结果，所有子带处理得到的结果经过IDFT即可得到整个频带上的总体结果。

在宽带工作模式下，波束形成器如图4所示。

其中各功能单元功能描述如下：

数据预处理单元1中，控制单元通过多路选择器10，将FIFO缓存器11、DFT运算器12串联，输入信号先经过FIFO数据缓存，再进行DFT变换，FIFO缓存器的深度设为N，DFT的点数也为N。输入数据序列以N为长度分成数据块。

权系数向量生成单元3，共有N组权系数，每组权系数有M个，这N组权系数的输出时间与数据预处理单元的N组数据输出同步，并重复输出。N决定了波束指向的精度。

加权求和单元2包括乘法器、加法器，该单元完成支路数据与支路权系数的加权运算。若输入数据向量为x₁，x₂，...，x_M，输入系数向量为w₁，w₂，...，w_M，输出为y，则计算公式为 $y=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{x}_i\·w_i.$

数据结果处理单元4中，控制单元通过多路选择器10，将FIFO缓存器11、IDFT反运算器42串联，输入信号能先经过FIFO数据缓存，再进行IDFT变换，FIFO缓存器的深度设为N，IDFT的点数也为N。输入信号以N为长度的块形式输入，输出数据也是以N为长度的块数据。

控制单元中由逻辑单元构成状态机，完成数据向量与权系数向量的同步生成、多路选择器控制、波束形成模式的参数设置。

本例工作过程如下：

(1)上电或复位，波束形成器处于空闲状态。

(2)控制单元控制系统初始化，选择宽带工作模式，控制数据预处理单元1和数据结果处理单元4中的多路选择器，使FIFO、FFT、IFFT接入通道，将FIFO的深度设为N，DFT、IDFT的点数设为N，控制权系数向量生成单元中存放权系数RAM的深度，设为N。

(3)控制单元发出使能信号使其它各个单元能同步开始工作。

(4)控制单元发出同步帧信号，控制数据预处理单元1以及数据结果处理单元4中FIFO的读写以及权系数生成单元中RAM的读写和地址生成器，使输入数据的数据块与权系数生成单元输出的权系数组同步运算。

实施例3

本例用基于FPGA的通用波束形成装置构成多波束形成器。多波束形成的基本原理：M个阵元的数据通过处理，会在不同的方向有输出结果，输入数据向量x(n)与N组不同的权向量w加权求和，能得到N组结果，分别为输入信号在N个不同方向空域滤波后的数据。

在多波束工作模式下，波束形成器结构如图5所示。

其中各功能单元功能描述如下：

数据预处理单元1中，控制单元通过多路选择器10，将FIFO缓存器11接入，将DFT运算器12旁路，输入信号能经过FIFO数据缓存，FIFO缓存器的深度设为L。输入数据序列以L为长度分成数据块，每个数据保持N个时钟周期。L的值由具体的波束决定。

权系数向量生成单元3，共有N组权系数，每组权系数有M个，这N组权系数的输出时间与数据预处理单元的数据输出同步，N组权系数依次与数据预处理单元输出的一个数据向量相乘，并重复输出。

加权求和单元2包括乘法器、加法器，该单元完成支路数据与支路权系数的加权运算。若输入数据向量为x₁，x₂，...，x_M，输入系数向量为w₁，w₂，...，w_M，输出为y，则计算公式为 $y=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{x}_i\·w_i.$

数据结果处理单元4中，控制单元通过多路选择器10，将FIFO缓存器11接入，将IDFT反运算器42旁路，输入信号先经过FIFO数据缓存，FIFO缓存器的深度设为N×L。输入信号以L为长度的块形式输入，输出数据也是以N×L为长度的块数据。

控制单元中由逻辑单元构成状态机，完成数据向量与权系数向量的同步生成、多路选择器控制、波束形成模式的参数设置。

本例工作过程如下：

(1)上电或复位，波束形成器处于空闲状态。

(2)控制单元控制系统初始化，选择多波束工作模式，控制数据预处理单元1和数据结果处理单元4的多路选择器10，使FIFO接入系统，将一个FIFO的深度设为L，另一个FIFO的深度设为N*L，控制权系数向量生成单元中存放权系数RAM的深度，设为N。

(3)控制单元发出使能信号使其它各个单元能同步开始工作。

控制单元发出同步帧信号，控制数据预处理单元1以及数据结果处理单元4中FIFO的读写以及权系数生成单元3中RAM的读写和地址生成器，使输入数据的数据块能与权系数生成单元输出的权系数组能同步运算。

Claims (5)

1.基于FPGA的通用波束形成装置，包括数据预处理单元、权系数向量生成单元、加权求和单元、数据结果处理单元和控制单元；

所述数据预处理单元，用于对M路输入数据向量进行预处理，其输出数据连接到加权求和单元；

所述权系数向量生成单元，用于存储波束形成的权系数向量，在一个时钟周期内，输出M个权系数，构成一组系数向量，并依次输出到加权求和单元；

所述加权求和单元，包括乘法器、加法器；用于完成预处理后的M路输入数据向量与M个权系数的加权运算，若M路输入数据向量为x₁,x₂,...,x_M，M个权系数向量为w₁,w₂,...,w_M，输出为y，则

其输出数据连接数据结果处理单元；

所述数据结果处理单元，用于对加权求和单元输出的数据进行处理，输出波束形成数据；

所述控制单元，用于完成输入数据向量与权系数向量的同步生成、其它单元的控制、波束形成模式的参数设置；

其特征在于：

所述数据预处理单元包括由缓存器和运算器串联构成的M路数据处理通道，所述缓存器和运算器是否接入通道由控制单元根据设置的波束形成模式的参数进行控制；

所述数据结果处理单元包括由缓存器和反运算器构成的数据处理通道，所述缓存器和反运算器是否接入通道由控制单元根据设置的波束形成模式的参数进行控制；

所述控制单元通过多路选择器控制缓存器、运算器和反运算器是否接入；

M为阵列中阵元数量。

2.根据权利要求1所述的基于FPGA的通用波束形成装置，其特征在于：所述缓存器缓存深度根据不同波束形成模式动态设置。

3.根据权利要求1所述的基于FPGA的通用波束形成装置，其特征在于：所述权系数向量生成单元分组存储波束形成的权系数向量，其存储深度根据不同波束形成模式动态设置。

4.根据权利要求1所述的基于FPGA的通用波束形成装置，其特征在于：所述缓存器为FIFO缓存器。

5.根据权利要求1所述的基于FPGA的通用波束形成装置，其特征在于：所述运算器为DFT运算器，所述反运算器为IDFT运算器。

Images