CN102411543A - 缓存地址的处理方法和装置 - Google Patents
缓存地址的处理方法和装置 Download PDFInfo
- Publication number
- CN102411543A CN102411543A CN2011103717050A CN201110371705A CN102411543A CN 102411543 A CN102411543 A CN 102411543A CN 2011103717050 A CN2011103717050 A CN 2011103717050A CN 201110371705 A CN201110371705 A CN 201110371705A CN 102411543 A CN102411543 A CN 102411543A
- Authority
- CN
- China
- Prior art keywords
- address
- bitmap
- bitmap table
- buffer
- base address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种缓存地址的处理方法和装置，属于数据处理领域。该方法包括：从第二bitmap表中获得空闲的基地址；根据所述基地址，从第一bitmap表中的所述基地址的范围内选择空闲的缓存地址。该装置包括：第一位图bitmap表管理模块、第二位图bitmap表管理模块和处理模块。本发明通过第一Bitmap对缓存地址进行Bitmap管理，第二Bitmap对第一Bitmap的基地址进行管理，改变了现有技术中一次只分配一个地址的流程，在回收地址时，也将大量地址集中回收，降低了缓存的处理压力，提高了存储的稳定性。
Description
技术领域
本发明涉及数据处理领域，特别涉及一种缓存地址的处理方法和装置。
背景技术
缓存地址管理是外置超大缓存类芯片的核心技术之一，用于完成一块或多块数据/包存储RAM(Random Access Memory，随机存储器)的地址管理。缓存地址管理可通过外置大缓存的芯片系统架构实现，该架构包含一个内置的缓存地址管理模块，如AM(Address Management，地址管理)模块。当报文进入某芯片内部时，PWC(Packets Write Controller，包写控制器)生成一个入队信息用于调度，报文被写入外部大缓存，写缓存的地址从AM模块获取，当报文被成功调度出队，PRC(Packets Read Controller，包读控制器)根据出队信息中的报文缓存地址从外部缓存读出报文数据，一个完整的报文读完后将缓存报文的缓存地址送到AM模块进行地址回收释放。
当有报文要写到外部Memory时，PWC向AM申请空闲地址，AM输出分配的空闲地址给PWC，PWC将报文写到分配的地址对应的存储块，并生成报文入队信息参与调度。当一个报文成功调度出队时，PRC根据出队信息里的报文存储信息，从外部存储读出数据报文，报文成功读出后将报文的缓存地址送到AM模块进行地址回收释放。
在对现有技术进行分析后，发明人发现现有技术至少具有如下缺点：
现有技术中对缓存地址的处理方法是一读一写，当收到分配地址请求时，则分配相应的地址，回收时，由于每次回收时都要写第一Bitmap，导致第一Bitmap写操作频繁，在某些高速场景，由于读写随时可能同时要进行操作，资源和功耗都较大，拖慢了系统的运转速度，处理速度慢，效率低。
发明内容
本发明实施例提供了一种缓存地址的处理方法和装置。所述技术方案如下：
一种缓存地址的处理方法，所述方法包括：
从第二bitmap表中获得空闲的基地址；
根据所述基地址，从第一bitmap表中的所述基地址的范围内选择空闲的缓存地址。
一种缓存地址的处理装置，所述装置包括：
第一位图bitmap表管理模块，用于通过第一位图bitmap表对缓存地址进行bitmap管理，其中，所述第一位图bitmap表包括用于指示各个缓存地址的状态的表项；
第二位图bitmap表管理模块，用于通过第二位图bitmap表对第一位图bitmap表中的基地址进行管理，其中，所述第二位图bitmap表中包括用于指示第一bitmap表中的基地址的状态的表项，其中，所述基地址用于指示所述第一bitmap表中所有低比特为所述基地址的缓存地址；
处理模块，用于从所述第二bitmap表中获得第一bitmap表中的空闲的基地址，然后再从所述第一bitmap表中获得处于所述基地址范围内的空闲的第一地址，根据所述第一地址进行分配。
本发明实施例提供的技术方案的有益效果是：
通过第一Bitmap对缓存地址进行Bitmap管理，第二Bitmap对第一Bitmap的基地址进行管理，在接收到地址分配请求时，根据第二Bitmap中各个比特位的空闲或占用状态获取第一Bitmap中空闲的缓存地址，对该缓存地址进行分配，改变了现有技术中一次只分配一个地址的流程，在回收地址时，也将大量地址集中回收，降低了缓存的处理压力，提高了存储的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种缓存地址的处理方法的流程图；
图2是本发明实施例提供的一种缓存地址的处理方法的流程图；
图3是本发明实施例提供的一种缓存地址的处理装置的结构示意图；
图4是本发明实施例提供的一种缓存地址的处理装置的结构示意图；
图5是本发明实施例提供的一种缓存地址的处理装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种缓存地址的处理方法的流程图。参见图1，该方法包括：
101、从第二bitmap表中获得空闲的基地址；
在本实施例中，所述基地址用于指示所述第一bitmap表中低比特为所述基地址的缓存地址。
在本实施例中，用第一Bitmap表对缓存地址进行Bitmap管理，Bitmap表是一个二维表，第一Bitmap表中的每个比特位的地址对应一个缓存地址。缓存地址与第一Bitmap表的映射关系为：第一Bitmap表中比特位的行地址为缓存地址的高比特，第一Bitmap表的列地址为缓存地址的低比特。第一Bitmap表中每个Bit位的比特值用于表示对应缓存地址的状态，当比特位为0时，表示该比特位的地址所指示的缓存地址被占用，当比特位为1时，表示该比特位的地址所指示的缓存地址空闲。进一步，用第二Bitmap表对第一Bitmap表进行Bitmap管理，第二Bitmap表中的每个比特位的地址对应第一Bitmap表中的一个基地址。基地址与第二Bitmap表的映射关系为：第二Bitmap表中比特位的行地址为基地址的高比特，第二Bitmap表的列地址为基地址的低比特。第二Bitmap表中每个Bit位的比特值用于表示对应基地址的状态，当比特位为0时，表示该比特位的地址所指示的基地址被占用，当比特位为1时，表示该比特位的地址所指示的基地址空闲。优选地，Bitmap表可以使用RAM来实现。本领域技术人员可以获知，该Bitmap表的设置方法为现有技术，在此不再赘述。
需要说明的是，本发明的缓存地址的处理方法是以Bitmap表为基础的，凡是在对缓存进行管理时使用到Bitmap表的，本发明均适用。本发明中的缓存包括共享缓存。
102、根据获得的基地址，从第一bitmap表中的该基地址的范围内选择空闲的缓存地址。
从所述第二Bitmap表中获取1个空闲的比特位，该比特位的行地址为基地址的高比特，第二Bitmap表的列地址为基地址的低比特，得到空闲的基地址，在该获取的所述第一Bitmap表的基地址的范围内，选择空闲的缓存地址。
进一步地，该方法还包括：读取待回收缓存地址，将所述第一Bitmap表中与所述待回收缓存地址对应的比特位置为空闲状态。
通过第一Bitmap对缓存地址进行Bitmap管理，第二Bitmap对第一Bitmap的基地址进行管理，在接收到地址分配请求时，根据第二Bitmap中各个比特位的占用或非占用状态获取第一Bitmap中空闲的缓存地址，对该缓存地址进行分配，改变了现有技术中一次只分配一个地址的流程，在回收地址时，也将大量地址集中回收，降低了缓存的处理压力，提高了存储的稳定性。
图2是本发明实施例提供的一种缓存地址的处理方法的流程图。参见图2，该方法包括：
201、通过第一位图bitmap表对缓存地址进行bitmap管理，其中，所述第一位图bitmap表包括用于指示各个缓存地址的状态的表项；
本实施例中，采用第一Bitmap表来管理缓存地址的分配状态，其具体的划分方式和原理为现有技术，在本实施例中不作赘述。
举例说明，将外置的32Gbits外置DDR3缓存划分成多个区域即Block来管理，每个Block具有一定的容量，如Block容量为4Kbyte，每个Block对应一个地址，则共需要32GBits/(4K×8)＝1M个地址来管理，相应的AM模块需要管理1M个Block地址。将1M个Block地址用1M的Bitmap管理，称为第一Bitmap表，可用1M的RAM实现，该RAM的每一Bit对应一个缓存地址，Bit值为1表示该Bit对应的地址处于空闲状态，可以分配，Bit值为0表示该Bit对应的地址已分配出去，当地址回收时，将相应的Bit位置为1即可，该Bit在1M的RAM的地址用于指示该Block的缓存地址，该Bit在1M的RAM的列地址为Block地址的高比特，行地址即为Block地址的低比特。
202、通过第二位图bitmap表对第一位图bitmap表中的基地址进行管理，其中，所述第二位图bitmap表中包括用于指示第一bitmap表中的基地址的状态的表项，其中，所述基地址用于指示所述第一bitmap表中所有低比特为所述基地址的缓存地址；
其中，基地址是指第一Bitmap表中的列地址，以一个8K×128Bits的1M RAM为例，8K列地址称为基地址，可见，一个基地址对应128个Block地址，如列地址为1K的128Block地址范围为16’h20000～2007f。设列地址用CA来表示，行地址用RA来表示，则每个Bit表示的Block地址为{13’hCA，7’hRA}。
本实施例中，采用第二Bitmap表来管理第一Bitmap表的分配状态，其具体的划分原理为与步骤201相同，在本实施例中不作赘述。
基于步骤201的例子，该步骤202中，8K×128bits的RAM采用Bitmap方式管理，该Bitmap只管理1M的RAM的8K个基地址，只需要一块8K的RAM，如一块128×64Bits的RAM，该RAM的每一bit代表了1M的第一Bitmap RAM的8K基地址中的一个地址。
203、从所述第二Bitmap表中获取至少一个比特位，根据该比特位得到所述第一Bitmap表的基地址，在该获取的基地址的范围内，获取所述第一Bitmap表的第一地址，将所述获取的第一地址作为缓存地址保存在FIFO(First In FirstOut，先入先出队列)中；所述FIFO用于存储缓存地址；
如果直接从第二Bitmap表中搜索空闲的比特位，可能会消耗很多个时钟周期，所以本实施例中，可以结合使用一个指定深度的FIFO来进行缓存地址的分配和回收，如256深度的FIFO。
在系统初始化时，在FIFO队列中预存空闲缓存地址，并设定FIFO的两个水线，第一水线为回收水线，即高阈值，第二水线为搜索空闲比特位的水线，即低阈值。
204、当所述FIFO的深度高于第一水线时，从所述FIFO读取预设数值个缓存地址，将所述第一Bitmap表中与所述预设数值个缓存地址对应的比特位置为空闲状态；
在本实施例中，当FIFO的深度高于第一水线时，从FIFO读出预设数值个缓存地址，将第一Bitmap表中与该预设数值个缓存地址对应的比特位置为空闲状态，也即是将Bitmap表中对应的bit置为1；优选地，该预设数值应为第一Bitmap表和第二Bitmap表的对应关系相关，如第一Bitmap表的容量为2XBits，第二Bitmap表的容量为2YBits，则预设数值为(2X-Y)的整数倍。
需要说明的是，对第一Bitmap表中的每一个Bit来说，只要该Bit对应的多个缓存地址中有一个是空闲状态，则该Bit位也应为空闲状态，直到该Bit对应的全部缓存地址都已经分配出去，则将该Bit置为被占用状态。同理，对第二Bitmap表中的每一个Bit来说，只要该Bit对应的多个第一Bitmap表地址中有一个是空闲状态，则该Bit位也应为空闲状态，直到该Bit对应的全部第一Bitmap表地址都已经是被占用状态，则将该Bit置为被占用状态。
205、当所述FIFO的深度低于第二水线时，从所述第二Bitmap表中取出一个第二地址作为第一Bitmap表的基地址，在该基地址的范围内，获取所述第一Bitmap表的第一地址作为缓存地址，将所述缓存地址保存在所述FIFO中；所述第一水线不等于第二水线。
需要说明的是，该第一水线不等于第二水线。进一步地，第一水线大于第二水线，具体地，第一和第二水线之间相差多个周期，若第一水线设为224，第二水线设为32，则相差至少192个周期，这样使用能有效避免读写同时操作的情况，1M的第一Bitmap可以采用单端口的存储器件实现，大大节省存储器面积资源。
206、当接收到地址分配请求时，从该FIFO中获取缓存地址进行分配；
在本实施例中，FIFO中预存了多个缓存地址，则当接收到地址分配请求时，直接从FIFO分配，延时很小，速度快，可以支持背靠背应用。
如上文的例子，FIFO存储的是20Bit的Block地址，当有地址分配请求时，从FIFO取出一个Block地址直接分配出去。
207、当接收到地址回收请求时，将待回收的缓存地址保存在该FIFO中。
在本实施例中，当地址回收时，首先将待回收缓存地址回收到FIFO，当FIFO达到第二水线，从FIFO读出预设数值个Block地址，并将第一Bitmap表中该预设数值个Block地址对应的比特位置为空闲状态。
需要说明的是，系统在运行前需要初始化，初始化将FIFO都充满缓存地址。
通过第一Bitmap表对缓存地址进行Bitmap管理，第二Bitmap表对第一Bitmap表的基地址进行管理，并在第二Bitmap表上设置一FIFO队列，利用该FIFO队列对缓存地址的分配和回收进行缓冲，进一步改变了现有技术中一次只分配一个地址的流程，在回收地址时，也将大量地址集中回收，降低了缓存的处理压力，提高了存储的稳定性。进一步地，利用双水线的FIFO来吸收地址回收和地址分配，分配地址直接从FIFO分配，回收地址先回收到FIFO，使地址回收到第一Bitmap表和从第一Bitmap表分配操作的隔离，使第一Bitmap表用单口RAM即可实现，达到优化第一Bitmap表面积的目的。
图3是本发明实施例提供的一种缓存地址的处理装置的结构示意图图。参见图3，该装置包括：
第一位图bitmap表管理模块301，用于通过第一位图bitmap表对缓存地址进行bitmap管理，其中，所述第一位图bitmap表包括用于指示各个缓存地址的状态的表项；
第二位图bitmap表管理模块302，用于通过第二位图bitmap表对第一位图bitmap表中的基地址进行管理，其中，所述第二位图bitmap表中包括用于指示第一bitmap表中的基地址的状态的表项，其中，所述基地址用于指示所述第一bitmap表中所有低比特为所述基地址的缓存地址；
处理模块303，用于从所述第二bitmap表中获得第一bitmap表中的空闲的基地址，然后再从所述第一bitmap表中获得处于所述基地址范围内的空闲的第一地址，根据所述第一地址进行分配。
图4是本发明实施例提供的一种缓存地址的处理装置的结构示意图。参见图4，该装置包括：第一位图bitmap表管理模块301、第二位图bitmap表管理模块302和处理模块303，其中，所述处理模块303包括：
处理单元303a，用于从所述第二bitmap表中获得第一bitmap表中的空闲的基地址，然后再从所述第一bitmap表中获得处于所述基地址范围内的空闲的第一地址；
第一存储单元303b，用于将所述处理单元303a获取的第一地址作为缓存地址，并保存所述缓存地址；
所述处理单元303a，还用于从所述第一存储单元303b中获取所述缓存地址进行分配；并将待回收缓存地址保存在所述第一存储单元中。
所述处理单元303a，还用于当所述第一存储单元303b的深度高于第一水线时，从所述第一存储模块读取预设数值个缓存地址，将所述第一Bitmap表中与所述预设数值个缓存地址对应的比特位置为空闲状态；
所述处理单元303a，还用于当所述第一存储单元303b的深度低于第二水线时，从所述第二Bitmap表中取出一个第二地址作为所述第一Bitmap表的基地址，在所述第一Bitmap表的基地址的范围内，获取所述第一Bitmap表的第一地址，将所述第一地址保存在所述第一存储单元中；所述第一水线不等于第二水线。
该第一存储单元303b可以为FIFO。当FIFO深度低于第二水线时，也即是需要向FIFO补充缓存地址，每次从该第一Bitmap表缓存将Bitmap映射成Block地址后补充到FIFO，在第二Bitmap表与FIFO间插入第一Bitmap表缓存，能够进一步提升地址分配性能，使地址分配在有空闲地址分配的情况下都能达到线速。当第一Bitmap表缓存中的缓存地址少于预设水线，则从第二Bitmap表中取出一个为1的Bit位换算成基地址，表示该区域有空闲地址可分配，获取到基地址后，用基地址从第一Bitmap读出一个区域，该区域必然包含多个空闲的Block地址，将该区域放到第一Bitmap表缓存里。
图5是本发明实施例提供的一种缓存地址的处理装置的结构示意图。参见图5，该装置包括：第一位图bitmap表管理模块301、第二位图bitmap表管理模块302和处理模块，其中，所述处理模块303包括：处理单元303a和第一存储单元303b，
所述处理模块303还包括：
第二存储单元303c，用于从所述第二Bitmap表中获取至少一个第二地址，将所述获取的第二地址作为所述第一Bitmap表的基地址，在所述第一Bitmap表的基地址的范围内，获取所述第一Bitmap表的第一地址，保存所述获取的第一地址；
所述处理单元303a，还用于当所述第一存储单元303b的深度低于第二水线时，从所述第二存储单元303c中获取预设数值个缓存地址，并将所述缓存地址保存在所述第一存储单元303b中。
最坏情况下，只要第二存储单元达到一定的深度，能够缓存获取的、但未分配出去的缓存地址，使得地址分配侧就可以达到线速，通常该第二存储单元深度大于4即可满足要求，在正常情况下，往往一个区域不止一个空闲状态地址，采用第二存储单元后，还能减小在地址补充时对第一Bitmap表的读操作，降低了功耗。在回收侧，由于将待回收地址回收到第一Bitmap时必然不会有读第一Bitmap表的操作，使地址补充和回写分离，第一Bitmap采用单端口RAM即可，大大节省面积资源，且回收也可以达到线速。因此，采用该方案的缓存地址管理结构在节省面积资源和能耗的同时，提供地址线速分配和回收的能力。
在本实施例中，在上一实施例的基础上在第二Bitmap表与FIFO间插入第二存储单元，采用缓存方式缓存基地址和第一Bitmap表读出的多个区域的缓存地址，能够快速搜索到空闲地址所在的区域，达到线速补充FIFO地址的能力，也使得分配地址达到线速；同时还能减少读Block地址Bitmap操作的目的，当出现大量地址分配请求时，进一步降低了系统的压力，提高了处理的速度，特别适用于超高带宽处理类芯片。
需要说明的是，系统在运行前需要初始化，初始化将第一存储单元和第二存储单元都充满缓存地址。
本实施例提供的装置，具体可以RAM，与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
本实施例提供的装置，第一Bitmap对缓存地址进行Bitmap管理，第二Bitmap对第一Bitmap的基地址进行管理，在接收到地址分配请求时，根据第二Bitmap中各个比特位的空闲或占用状态获取第一Bitmap中空闲的缓存地址，对该缓存地址进行分配，改变了现有技术中一次只分配一个地址的流程，在回收地址时，也将大量地址集中回收，降低了缓存的处理压力，提高了存储的稳定性。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种缓存地址的处理方法，其特征在于，所述方法包括：
从第二bitmap表中获得空闲的基地址；
根据所述基地址，从第一bitmap表中的所述基地址的范围内选择空闲的缓存地址。
2.根据权利要求1所述的方法，其特征在于，所述基地址用于指示所述第一bitmap表中低比特为所述基地址的缓存地址。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
读取待回收缓存地址，将所述第一Bitmap表中与所述待回收缓存地址对应的比特位置为空闲状态。
4.一种缓存地址的处理装置，其特征在于，所述装置包括：
第一位图bitmap表管理模块，用于通过第一位图bitmap表对缓存地址进行bitmap管理，其中，所述第一位图bitmap表包括用于指示各个缓存地址的状态的表项；
第二位图bitmap表管理模块，用于通过第二位图bitmap表对第一位图bitmap表中的基地址进行管理，其中，所述第二位图bitmap表中包括用于指示第一bitmap表中的基地址的状态的表项，其中，所述基地址用于指示所述第一bitmap表中所有低比特为所述基地址的缓存地址；
处理模块，用于从所述第二bitmap表中获得第一bitmap表中的空闲的基地址，然后再从所述第一bitmap表中获得处于所述基地址范围内的空闲的第一地址，根据所述第一地址进行分配。
5.根据权利要求4所述的处理装置，其特征在于，所述处理模块包括：
处理单元，用于从所述第二bitmap表中获得第一bitmap表中的空闲的基地址，然后再从所述第一bitmap表中获得处于所述基地址范围内的空闲的第一地址；
第一存储单元，用于将所述所述处理模块获取的第一地址作为缓存地址，并保存所述缓存地址；
所述处理单元，还用于从所述第一存储单元中获取所述缓存地址进行分配；并将待回收缓存地址保存在所述第一存储单元中。
6.根据权利要求5所述的处理装置，其特征在于，
所述处理单元，还用于当所述第一存储单元的深度高于第一水线时，从所述第一存储模块读取预设数值个缓存地址，将所述第一Bitmap表中与所述预设数值个缓存地址对应的比特位置为空闲状态；
所述处理单元，还用于当所述第一存储单元的深度低于第二水线时，从所述第二Bitmap表中取出一个第二地址作为所述第一Bitmap表的基地址，在所述第一Bitmap表的基地址的范围内，获取所述第一Bitmap表的第一地址，将所述第一地址保存在所述第一存储单元中；所述第一水线不等于第二水线。
7.根据权利要求4-6任一项所述的处理装置，其特征在于，所述处理模块还包括：
第二存储单元，用于从所述第二Bitmap表中获取至少一个第二地址，将所述获取的第二地址作为所述第一Bitmap表的基地址，在所述第一Bitmap表的基地址的范围内，获取所述第一Bitmap表的第一地址，保存所述获取的第一地址；
所述处理单元，还用于当所述第一存储单元的深度低于第二水线时，从所述第二存储单元中获取预设数值个缓存地址，并将所述缓存地址保存在所述第一存储单元中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110371705.0A CN102411543B (zh) | 2011-11-21 | 2011-11-21 | 缓存地址的处理方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110371705.0A CN102411543B (zh) | 2011-11-21 | 2011-11-21 | 缓存地址的处理方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102411543A true CN102411543A (zh) | 2012-04-11 |
| CN102411543B CN102411543B (zh) | 2014-12-03 |
Family
ID=45913625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110371705.0A Expired - Fee Related CN102411543B (zh) | 2011-11-21 | 2011-11-21 | 缓存地址的处理方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102411543B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605478A (zh) * | 2013-05-17 | 2014-02-26 | 华为技术有限公司 | 存储地址标示、配置方法和数据存取方法及系统 |
| CN103902471A (zh) * | 2012-12-28 | 2014-07-02 | 华为技术有限公司 | 数据缓存处理方法和装置 |
| CN104461387A (zh) * | 2014-12-02 | 2015-03-25 | 记忆科技(深圳)有限公司 | 一种提高固态硬盘对未映射区域的读性能的方法 |
| CN107526691A (zh) * | 2016-06-21 | 2017-12-29 | 深圳市中兴微电子技术有限公司 | 一种缓存管理方法及装置 |
| CN114489502A (zh) * | 2021-03-26 | 2022-05-13 | 井芯微电子技术(天津)有限公司 | 一种基于并行ram的数据阵列管理方法、装置和存储设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6640290B1 (en) * | 1998-02-09 | 2003-10-28 | Microsoft Corporation | Easily coalesced, sub-allocating, hierarchical, multi-bit bitmap-based memory manager |
| CN1819544A (zh) * | 2005-01-05 | 2006-08-16 | 华为技术有限公司 | 一种基于bitmap表的缓存管理方法 |
| CN101488919A (zh) * | 2009-02-13 | 2009-07-22 | 华为技术有限公司 | 存储地址分配方法和装置 |
-
2011
- 2011-11-21 CN CN201110371705.0A patent/CN102411543B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6640290B1 (en) * | 1998-02-09 | 2003-10-28 | Microsoft Corporation | Easily coalesced, sub-allocating, hierarchical, multi-bit bitmap-based memory manager |
| CN1819544A (zh) * | 2005-01-05 | 2006-08-16 | 华为技术有限公司 | 一种基于bitmap表的缓存管理方法 |
| CN101488919A (zh) * | 2009-02-13 | 2009-07-22 | 华为技术有限公司 | 存储地址分配方法和装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103902471A (zh) * | 2012-12-28 | 2014-07-02 | 华为技术有限公司 | 数据缓存处理方法和装置 |
| CN103605478A (zh) * | 2013-05-17 | 2014-02-26 | 华为技术有限公司 | 存储地址标示、配置方法和数据存取方法及系统 |
| CN103605478B (zh) * | 2013-05-17 | 2016-12-28 | 华为技术有限公司 | 存储地址标示、配置方法和数据存取方法及系统 |
| CN104461387A (zh) * | 2014-12-02 | 2015-03-25 | 记忆科技(深圳)有限公司 | 一种提高固态硬盘对未映射区域的读性能的方法 |
| CN104461387B (zh) * | 2014-12-02 | 2018-04-27 | 记忆科技(深圳)有限公司 | 一种提高固态硬盘对未映射区域的读性能的方法 |
| CN107526691A (zh) * | 2016-06-21 | 2017-12-29 | 深圳市中兴微电子技术有限公司 | 一种缓存管理方法及装置 |
| CN107526691B (zh) * | 2016-06-21 | 2020-06-02 | 深圳市中兴微电子技术有限公司 | 一种缓存管理方法及装置 |
| CN114489502A (zh) * | 2021-03-26 | 2022-05-13 | 井芯微电子技术(天津)有限公司 | 一种基于并行ram的数据阵列管理方法、装置和存储设备 |
| CN114489502B (zh) * | 2021-03-26 | 2024-04-12 | 井芯微电子技术(天津)有限公司 | 一种基于并行ram的数据阵列管理方法、装置和存储设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102411543B (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106257400B (zh) | 处理设备、计算系统及处理设备访问主存储器的方法 | |
| CN104090847B (zh) | 一种固态存储设备的地址分配方法 | |
| CN103608782B (zh) | Lsb页面和msb页面中的选择性数据存储 | |
| US9471131B2 (en) | Apparatus and machine for reducing power consumption of memory including a plurality of segment areas, method therefore and non-transitory computer readable medium | |
| CN100449504C (zh) | 一种基于bitmap表的缓存管理方法 | |
| CN103246613B (zh) | 缓存装置及用于缓存装置的缓存数据获取方法 | |
| CN101620572B (zh) | 非易失性内存及控制方法 | |
| US20120054419A1 (en) | Memory device and operating method thereof | |
| CN102893266A (zh) | 存储器控制器飞速映射 | |
| CN102411543B (zh) | 缓存地址的处理方法和装置 | |
| CN102495806B (zh) | 相变内存周期性磨损均衡方法及其内存管理方法 | |
| CN100426793C (zh) | 一种存储器的控制器及控制方法 | |
| CN105843748B (zh) | 一种对内存中内存页的处理方法及装置 | |
| CN103345368B (zh) | 一种在缓冲存储器中缓存数据的方法 | |
| CN103019955B (zh) | 基于pcram主存应用的内存管理方法 | |
| CN102262512A (zh) | 一种实现磁盘阵列缓存分区管理的系统、装置及方法 | |
| CN101446924A (zh) | 一种数据存储及获取方法、系统 | |
| CN104866428A (zh) | 数据存取方法和数据存取装置 | |
| CN102063406A (zh) | 用于多核处理器的网络共享Cache及其目录控制方法 | |
| CN1855880A (zh) | 一种数据读写装置及其读写方法 | |
| CN102999441B (zh) | 一种细粒度内存访问的方法 | |
| CN101373445A (zh) | 一种内存调度方法及装置 | |
| CN100377118C (zh) | 基于sram的嵌入式文件系统的实现方法 | |
| US10509742B2 (en) | Logical memory buffers for a media controller | |
| CN101295240A (zh) | 嵌入式系统中基于spm的指令缓冲的实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141203 Termination date: 20181121 |