CN102405467B - 存储系统中数据处理方法及设备 - Google Patents

存储系统中数据处理方法及设备 Download PDF

Info

Publication number
CN102405467B
CN102405467B CN2011800003080A CN201180000308A CN102405467B CN 102405467 B CN102405467 B CN 102405467B CN 2011800003080 A CN2011800003080 A CN 2011800003080A CN 201180000308 A CN201180000308 A CN 201180000308A CN 102405467 B CN102405467 B CN 102405467B
Authority
CN
China
Prior art keywords
address
write
edram
writes
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011800003080A
Other languages
English (en)
Other versions
CN102405467A (zh
Inventor
徐良燕
史洪波
包雅林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN102405467A publication Critical patent/CN102405467A/zh
Application granted granted Critical
Publication of CN102405467B publication Critical patent/CN102405467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

本发明实施例提供一种存储系统中数据处理方法及设备，方法包括：接收写请求；从预先获取的第一写入地址和第二写入地址中，选择第一写入地址；根据第一写入地址，指示第一控制器分配地址；获取第一控制器分配的第三写入地址；将第二写入地址和第三写入地址封装到数据块中；将封装了第二写入地址和第三写入地址的数据块写入第一写入地址对应的第一EDRAM的缓存区，并存储第一写入地址与第一EDRAM的标识信息的对应关系。

Description

存储系统中数据处理方法及设备
技术领域
本发明实施例涉及数据处理技术，尤其涉及一种存储系统中数据处理方法及设备。
背景技术
包缓存是现代通信设备中必不可少的关键技术之一，其主要作用是为数据块提供缓存。在链表式队列管理机制中，作为缓存数据包的嵌入式动态随机存取存储器(Embedded Random Access Memory，简称EDRAM)，其内部可以分成多个缓存区(Bank)，用来存储数据块和下一个数据块对应的写入地址。对于TrcFast EDRAM，一个时钟周期只允许执行一个1个写操作或读操作。
上述现有技术中，当同时接收到读请求和写请求之后，只能先执行一个请求，再执行另一个请求，无法同时执行上述读请求和写请求，从而降低了EDRAM的效率。
发明内容
本发明实施例提供一种存储系统中数据处理方法及设备，用以避免现有技术中无法同时执行读请求和写请求的问题。
本发明实施例提供了一种存储系统中数据处理方法，所述存储系统包括第一EDRAM、所述第一EDRAM的第一控制器、第二EDRAM和所述第二EDRAM的第二控制器，其中，所述第一控制器预先分配第一写入地址，所述第二控制器预先分配第二写入地址，所述方法包括：
接收写请求，所述写请求中包含需要写入所述存储系统的数据块；
从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址；
根据所述第一写入地址，指示所述第一控制器分配地址；
获取所述第一控制器分配的第三写入地址；
将所述第二写入地址和所述第三写入地址封装到所述数据块中；
将封装了所述第二写入地址和所述第三写入地址的数据块写入所述第一写入地址对应的所述第一EDRAM的缓存区，并存储所述第一写入地址与所述第一EDRAM的标识信息的对应关系。
本发明实施例还提供了一种存储系统中数据处理设备，所述存储系统包括第一EDRAM、所述第一EDRAM的第一控制器、第二EDRAM和所述第二EDRAM的第二控制器，其中，所述第一控制器预先分配第一写入地址，所述第二控制器预先分配第二写入地址，所述设备包括：
接收模块，用于接收写请求，所述写请求中包含需要写入所述存储系统的数据块；
选择模块，用于从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址；
指示模块，用于根据所述第一写入地址，指示所述第一控制器分配地址；
第一获取模块，用于获取所述第一控制器分配的第三写入地址；
封装模块，用于将所述第二写入地址和所述第三写入地址封装到所述数据块中；
写入模块，用于将封装了所述第二写入地址和所述第三写入地址的数据块写入所述第一写入地址对应的所述第一EDRAM的缓存区，并存储所述第一写入地址与所述第一EDRAM的标识信息的对应关系。
由上述技术方案可知，本发明实施例通过第一控制器预先分配第一写入地址，以及第二控制器预先分配第二写入地址，从而使得接收包含需要写入上述存储系统的数据块的写请求之后，能够从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址，进而将封装了第二写入地址和第一控制器新分配的第三写入地址的数据块写入选择的第一写入地址对应的第一EDRAM的缓存区，由于两个控制器都预先分配了写入地址，使得可以选择其中的一个写入地址对应的EDRAM执行写请求，另一个写入地址对应的EDRAM则可以同时执行读请求，从而提高了EDRAM的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的存储系统中数据处理方法的流程示意图；
图2为本发明实施例二提供的存储系统中数据处理设备的一结构示意图；
图3为本发明实施例二提供的存储系统中数据处理设备的另一结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的存储系统中数据处理方法的流程示意图，存储系统可以包括第一EDRAM、该第一EDRAM的第一控制器、第二EDRAM和该第二EDRAM的第二控制器，其中，第一控制器预先分配第一写入地址，第二控制器预先分配第二写入地址。如图1所示，本实施例的存储系统中数据处理方法可以包括以下步骤：
步骤101、接收写请求，上述写请求中包含需要写入上述存储系统的数据块；
步骤102、从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址；
步骤103、根据上述第一写入地址，指示上述第一控制器分配地址；
步骤104、获取上述第一控制器分配的第三写入地址；
步骤105、将上述第二写入地址和上述第三写入地址封装到上述数据块中；
步骤106、将封装了上述第二写入地址和上述第三写入地址的数据块写入上述第一写入地址对应的上述第一EDRAM的缓存区，并存储上述第一写入地址与上述第一EDRAM的标识信息的对应关系。
本实施例中，当接收到数据块之前，一个控制器需要从一个EDRAM对应的地址池中预先分配一个空闲的地址即第一写入地址，以及另一个控制器也需要从另一个EDRAM对应的地址池中预先分配另一个空闲的地址即第二写入地址。这样，当接收到数据块时，可以选择一个写入地址，例如：选择第一写入地址，进而可以指示分配该第一写入地址的控制器再分配另一个写入地址即第三写入地址。然后，将第二写入地址和第三写入地址封装到上述数据块中，将封装了第二写入地址和第三写入地址的数据块写入所选择的第一写入地址对应的第一EDRAM的缓存区。并且，还存储一个标识(Flag)，该标识与数据块是一一对应的，用于表示第一写入地址与第一EDRAM的标识信息的对应关系，以供读取该报文时使用。当从任一EDRAM的缓存区中读取出第一个数据块之后，该数据块携带了两个写入地址，哪个写入地址才是下一个数据块的写入地址呢？具体可以通过获取下一个数据块对应的标识，获知写一个数据块写入的是哪一个写入地址。
进一步地，本实施例的存储系统中数据处理方法中执行步骤101的同时还可以同时执行以下步骤：接收读请求，上述读请求用于读取第四写入地址对应的缓存区；根据写入地址与EDRAM的标识信息的对应关系，获取与上述第四写入地址对应的第二EDRAM的标识信息；读取上述第四写入地址对应的第二EDRAM的缓存区。相应地，本实施例中的步骤102具体可以根据上述第二EDRAM的标识信息，从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址，这样，当同时接收到读请求和写请求时，在一个EDRAM执行读请求时，可以同时选择另一个EDRAM执行写请求，从而避免了现有技术中无法同时执行读请求和写请求的问题。
本实施例中，通过第一控制器预先分配第一写入地址，以及第二控制器预先分配第二写入地址，从而使得接收包含需要写入上述存储系统的数据块的写请求之后，能够从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址，进而将封装了第二写入地址和第一控制器新分配的第三写入地址的数据块写入选择的第一写入地址对应的第一EDRAM的缓存区，由于两个控制器都预先分配了写入地址，使得可以选择其中的一个写入地址对应的EDRAM执行写请求，另一个写入地址对应的EDRAM则可以同时执行读请求，能够避免现有技术中无法同时执行读请求和写请求的问题，从而提高了EDRAM的效率。
需要说明的是：对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
图2为本发明实施例二提供的存储系统中数据处理设备的一结构示意图，存储系统可以包括第一EDRAM、该第一EDRAM的第一控制器、第二EDRAM和该第二EDRAM的第二控制器，其中，第一控制器预先分配第一写入地址，第二控制器预先分配第二写入地址。如图2所示，本实施例的存储系统中数据处理设备可以包括接收模块21、选择模块22、指示模块23、第一获取模块24、封装模块25和写入模块26。其中，接收模块21用于接收写请求，上述写请求中包含需要写入上述存储系统的数据块；选择模块22用于从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址；指示模块23用于根据选择模块22选择的上述第一写入地址，指示上述第一控制器分配地址；第一获取模块24用于获取上述第一控制器分配的第三写入地址；封装模块25用于将上述第二写入地址和上述第三写入地址封装到上述数据块中；写入模块26用于将封装了上述第二写入地址和上述第三写入地址的数据块写入上述第一写入地址对应的上述第一EDRAM的缓存区，并存储上述第一写入地址与上述第一EDRAM的标识信息的对应关系。
本实施例中，通过第一控制器预先分配第一写入地址，以及第二控制器预先分配第二写入地址，从而使得接收模块接收包含需要写入上述存储系统的数据块的写请求之后，选择模块能够从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址，进而由写入模块将由封装模块封装了第二写入地址和第一控制器新分配的第三写入地址的数据块写入选择模块所选择的第一写入地址对应的第一EDRAM的缓存区，由于两个控制器都预先分配了写入地址，使得选择模块可以选择其中的一个写入地址对应的EDRAM执行写请求，另一个写入地址对应的EDRAM则可以同时执行读请求，能够避免现有技术中无法同时执行读请求和写请求的问题，从而提高了EDRAM的效率。
进一步地，本实施例中的接收模块21还可以进一步用于在接收上述写请求的同时，接收读请求，上述读请求用于读取第四写入地址对应的缓存区；相应地，如图3所示，本实施例的存储系统中数据处理设备还可以进一步包括第二获取模块31和读取模块32。其中，第二获取模块31用于根据写入地址与EDRAM的标识信息的对应关系，获取与上述第四写入地址对应的第二EDRAM的标识信息；读取模块32用于读取上述第四写入地址对应的第二EDRAM的缓存区。具体地，选择模块22具体可以用于根据第二获取模块31获取的上述第二EDRAM的标识信息，从预先获取的上述第一写入地址和上述第二写入地址中，选择上述第一写入地址。
这样，当接收模块同时接收到读请求和写请求时，在一个EDRAM执行读请求时，可以同时选择另一个EDRAM执行写请求，从而避免了现有技术中无法同时执行读请求和写请求的问题。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种存储系统中数据处理方法，所述存储系统包括第一EDRAM、所述第一EDRAM的第一控制器、第二EDRAM和所述第二EDRAM的第二控制器，其特征在于，所述第一控制器预先分配第一写入地址，所述第二控制器预先分配第二写入地址，所述方法包括：
接收写请求，所述写请求中包含需要写入所述存储系统的数据块；
从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址；
根据所述第一写入地址，指示所述第一控制器分配地址；
获取所述第一控制器分配的第三写入地址；
将所述第二写入地址和所述第三写入地址封装到所述数据块中；
将封装了所述第二写入地址和所述第三写入地址的数据块写入所述第一写入地址对应的所述第一EDRAM的缓存区，并存储所述第一写入地址与所述第一EDRAM的标识信息的对应关系。
2.根据权利要求1所述的方法，其特征在于，所述接收写请求，同时还包括：
接收读请求，所述读请求用于读取第四写入地址对应的缓存区；
根据写入地址与EDRAM的标识信息的对应关系，获取与所述第四写入地址对应的第二EDRAM的标识信息；
读取所述第四写入地址对应的第二EDRAM的缓存区。
3.根据权利要求2所述的方法，其特征在于，所述从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址，包括：
根据所述第二EDRAM的标识信息，从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址。
4.一种存储系统中数据处理设备，所述存储系统包括第一EDRAM、所述第一EDRAM的第一控制器、第二EDRAM和所述第二EDRAM的第二控制器，其特征在于，所述第一控制器预先分配第一写入地址，所述第二控制器预先分配第二写入地址，所述设备包括：
接收模块，用于接收写请求，所述写请求中包含需要写入所述存储系统的数据块；
选择模块，用于从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址；
指示模块，用于根据所述第一写入地址，指示所述第一控制器分配地址；
第一获取模块，用于获取所述第一控制器分配的第三写入地址；
封装模块，用于将所述第二写入地址和所述第三写入地址封装到所述数据块中；
写入模块，用于将封装了所述第二写入地址和所述第三写入地址的数据块写入所述第一写入地址对应的所述第一EDRAM的缓存区，并存储所述第一写入地址与所述第一EDRAM的标识信息的对应关系。
5.根据权利要求4所述的设备，其特征在于，所述接收模块还用于在接收所述写请求的同时，接收读请求，所述读请求用于读取第四写入地址对应的缓存区；所述设备还包括：
第二获取模块，用于根据写入地址与EDRAM的标识信息的对应关系，获取与所述第四写入地址对应的第二EDRAM的标识信息；
读取模块，用于读取所述第四写入地址对应的第二EDRAM的缓存区。
6.根据权利要求5所述的设备，其特征在于，所述选择模块具体用于
根据所述第二获取模块获取的所述第二EDRAM的标识信息，从预先获取的所述第一写入地址和所述第二写入地址中，选择所述第一写入地址。
CN2011800003080A 2011-04-25 2011-04-25 存储系统中数据处理方法及设备 Active CN102405467B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/073269 WO2011110133A2 (zh) 2011-04-25 2011-04-25 存储系统中数据处理方法及设备

Publications (2)

Publication Number Publication Date
CN102405467A CN102405467A (zh) 2012-04-04
CN102405467B true CN102405467B (zh) 2013-08-28

Family

ID=44563911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800003080A Active CN102405467B (zh) 2011-04-25 2011-04-25 存储系统中数据处理方法及设备

Country Status (2)

Country Link
CN (1) CN102405467B (zh)
WO (1) WO2011110133A2 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101387987A (zh) * 2007-09-12 2009-03-18 索尼株式会社 存储器装置、存储器控制方法和程序
CN101539874A (zh) * 2009-05-04 2009-09-23 成都市华为赛门铁克科技有限公司 一种实现数据镜像的系统、方法及网络装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090144507A1 (en) * 2007-12-04 2009-06-04 International Business Machines Corporation APPARATUS AND METHOD FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS
JP4691122B2 (ja) * 2008-03-01 2011-06-01 株式会社東芝 メモリシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101387987A (zh) * 2007-09-12 2009-03-18 索尼株式会社 存储器装置、存储器控制方法和程序
CN101539874A (zh) * 2009-05-04 2009-09-23 成都市华为赛门铁克科技有限公司 一种实现数据镜像的系统、方法及网络装置

Also Published As

Publication number Publication date
CN102405467A (zh) 2012-04-04
WO2011110133A2 (zh) 2011-09-15
WO2011110133A3 (zh) 2012-01-26

Similar Documents

Publication Publication Date Title
CN108231109B (zh) 动态随机存取存储器dram的刷新方法、设备以及系统
CN101859279B (zh) 一种内存分配、释放方法及装置
CN109783007A (zh) 数据储存装置与存储器装置的数据处理方法
CN101162441B (zh) 数据的存取装置和方法
CN103064795B (zh) 一种存储设备的控制方法及相关装置
CN106383666B (zh) 一种数据存储方法及装置
CN103942159A (zh) 一种基于混合存储设备的数据读写方法与装置
CN101799788B (zh) 一种分级管理存储资源的方法及系统
CN105528299B (zh) 读取命令排程方法以及使用该方法的装置
CN103631624A (zh) 读写请求的处理方法和装置
US20110225369A1 (en) Multiport data cache apparatus and method of controlling the same
CN102609305A (zh) 一种服务器集群中内存共享方法
CN106055274A (zh) 一种数据存储方法、数据读取方法及电子设备
CN107430885A (zh) 用于刷新储存元件的系统和方法
CN102096562A (zh) 数据写入方法及装置
CN102567225A (zh) 一种管理系统内存的方法及装置
CN104252422A (zh) 内存访问方法和内存控制器
CN102999441A (zh) 一种细粒度内存访问的方法
CN101706788A (zh) 一种嵌入式文件系统的跨区访问方法
CN114385089A (zh) 一种基于交叉编址的动态bank存储方法、装置及电子设备
CN112596949B (zh) 一种高效率的ssd删除数据恢复方法及系统
CN109213745A (zh) 一种分布式文件存储方法、装置、处理器及存储介质
CN102103545B (zh) 一种数据缓存的方法、装置及系统
CN102567243B (zh) 存储设备的刷新处理方法和存储设备
CN102405467B (zh) 存储系统中数据处理方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant