CN102394933A - 并口数据截取与gprs无线转发系统 - Google Patents

Abstract

本发明涉及用于道路、桥梁施工等建筑领域中的原料加工控制的并口数据截取与GPRS无线转发系统。本系统包括并口数据截取模块和GPRS无线数据发送模块，并口数据截取模块通过RS232串口与GPRS无线数据发送模块连接，并口数据截取模块包括数据处理MCU电路、数据锁存电路、电源电路、高速光耦电路、电平驱动电路、并口接口电路、RS232电平转换电路及复位与看门狗电路，本系统可以在完全不影响目标系统正常工作的情况下截取目标系统工作的实时数据，并可以通过GPRS无线转发给管理者的计算机，使之能够按要求的格式对所需数据进行存储、统计与分析。从而实现目标系统工作状态的监控，达到远程实时统计设备运行数据的目的，方便了管理工作，提高了生产效率。

Description

并口数据截取与GPRS无线转发系统

技术领域

    本发明涉及应用于道路、桥梁施工等建筑领域中的原料加工控制设备，特别涉及一种并口数据截取与GPRS无线转发系统。

背景技术

现有的道桥、桥梁、公路的进口原料加工设备的计算机控制系统并不是采用常用的WINDOWS操作系统，而且相互之间不兼容。生产过程中的实时数据只能打印出来，却无法用常用的文件格式保存到WINDOWS操作系统的管理电脑系统中。这些操作系统难以并且不允许进行二次开发。这些施工场所又经常处在偏远地区，这样对于远程管理这些设备的生产情况就造成了非常大的不便，严重影响了管理效率。

发明内容

    鉴于现有技术存在的问题，本发明研发一种并口数据截取与GPRS无线转发系统。本系统可以获取这些设备的实时打印数据，并通过GPRS无线转发给管理计算机进行存储、统计与分析。对于方便管理部门工作，提高生产效率和提高项目管理的质量起到重要的作用。

 本发明采取的技术方案是：一种并口数据截取与GPRS无线转发系统，其特征在于：包括并口数据截取模块和GPRS无线数据发送模块，并口数据截取模块通过RS232串口与GPRS无线数据发送模块连接，所述并口数据截取模块包括数据处理MCU电路、数据锁存电路、电源电路、高速光耦电路、电平驱动电路、并口接口电路、RS232电平转换电路及复位与看门狗电路，其中，电源电路输出两路互相隔离的电源，一路电源VCC分别与复位与看门狗电路、数据处理MCU电路、RS232电平转换电路、数据锁存电路及高速光耦电路连接，另一路电源VO分别与高速光耦电路、电平驱动电路及并口接口电路连接。

 本发明所产生的有益效果是：本系统可以在完全不影响目标系统正常工作的情况下截取目标系统工作的实时数据，并可以通过GPRS无线转发给管理者的计算机，使之能够按要求的格式对所需数据进行存储、统计与分析。从而实现目标系统工作状态的监控，达到远程实时统计设备运行数据的目的，方便了管理工作，提高了生产效率。

附图说明

图1为并口数据截取与GPRS无线转发系统应用框图；

图2为并口数据截取模块连接原理框图；

图3为数据处理MCU电路原理图；

图4为高速光耦电路和数据锁存电路原理图；

图5为电源电路和复位与看门狗电路原理图；

图6为电平驱动电路和RS232电平转换电路原理图；

图7为并口接口电路原理图。

具体实施方式

    以下结合附图对本发明作进一步说明：参照图1和图2 ，并口数据截取与GPRS无线转发系统包括并口数据截取模块和GPRS无线数据发送模块（型号为宏电H7710），并口数据截取模块通过RS232串口与GPRS无线数据发送模块连接，并口数据截取模块包括数据处理MCU电路、数据锁存电路、电源电路、高速光耦电路、电平驱动电路、并口接口电路、RS232电平转换电路及复位与看门狗电路，其中，电源电路输出两路互相隔离的电源，一路电源VCC分别与复位与看门狗电路、数据处理MCU电路、RS232电平转换电路、数据锁存电路及高速光耦电路连接，另一路电源VO分别与高速光耦电路、电平驱动电路及并口接口电路连接。

参照图2、图3、图4、图5、图6和图7，数据处理MCU电路包括核心处理器U201（型号为51）、锁存器U202（型号为74HC573）和存储器U203（型号为6246）；数据锁存电路采用锁存芯片U314（型号为74HC573）；并口接口电路采用两个接口器件，分别为接口器件J2（型号为DConnector25）和接口器件J3（型号为DConnector25）；电平转换电路采用RS232电平转换芯片U204（型号为MAX232CPE）；电平驱动电路采用两个驱动芯片（型号为74HC245）,分别为驱动芯片U401和驱动芯片U402；高速光耦电路包括十三个光耦芯片（型号为6N317），分别为光耦芯片U301、光耦芯片U302、光耦芯片U303、光耦芯片U304、光耦芯片U305、光耦芯片U306、光耦芯片U307、光耦芯片U308、光耦芯片U309、光耦芯片U310、光耦芯片U311、光耦芯片U312和光耦芯片U313；复位与看门狗电路采用复位与看门狗芯片U101（型号为MAX813）。

参照图3，数据处理MCU电路核心处理器U201的19脚与晶振Y201的一端连接后接电容C206的一端，晶振Y201的另一端与电容C20的一端连接后接核心处理器U201的18脚，电容C20的另一端与电容C206的另一端连接后接地，核心处理器U201的14脚接接插件 P201的1脚，接插件P201的2脚接发光二极管DS201的负极，发光二极管DS201的正极通过电阻R202接电源VCC端，核心处理器U201的13脚、31脚和29脚分别接接插件P202的1脚、2脚和3脚，核心处理器U201的20脚接地，核心处理器U201的40脚接电源VCC端，核心处理器U201的39脚、38脚、37脚、36脚、35脚、34脚、33脚和32脚分别接锁存器U202的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚及存储器U203的11脚、12脚、13脚、14脚、15脚、16脚、17脚、18脚和19脚；锁存器U202的19脚、18脚、17脚、16脚、15脚、14脚、13脚及12脚分别接存储器U203的10脚、9脚、8脚、7脚、6脚、5脚、4脚及3脚，锁存器U202的1脚和10脚分别接地；存储器U203的20脚接核心处理器U201的28脚, 存储器U203的26脚通过电阻R201与锁存器U202的20脚连接后接电源VCC端，存储器U203的27脚接核心处理器U201的16脚，存储器U203的22脚接核心处理器U201的17脚，存储器U203的25脚、24脚、21脚、23脚和2脚分别接核心处理器U201的21脚、22脚、23脚、24脚和25脚，存储器U203的28脚接电源VCC端，存储器U203的14脚接地，电解电容C211的正极与电容C201的一端、电容C202的一端、电容C203的一端及电容C204的一端连接后接电源VCC端，电解电容C211的正极与电容C201的另一端、电容C202的另一端、电容C203的另一端及电容C204的另一端连接后接地。

参照图4，光耦芯片U301的2脚接电源VO端，光耦芯片U301的3脚通过电阻R301接驱动芯片U401的18脚，光耦芯片U301的8脚与电阻R314的一端连接后接电源VCC端，光耦芯片U301的6脚与电阻R314的另一端连接后接锁存芯片U314的2脚，光耦芯片U301的5脚接地；光耦芯片U302的2脚接电源VO端，光耦芯片U302的3脚通过电阻R302接驱动芯片U401的17脚，光耦芯片U302的8脚与电阻R315的一端连接后接电源VCC端，光耦芯片U302的6脚与电阻R315的另一端连接后接锁存芯片U314的3脚，光耦芯片U302的5脚接地；光耦芯片U303的2脚接电源VO端，光耦芯片U303的3脚通过电阻R303接驱动芯片U401的16脚，光耦芯片U303的8脚与电阻R316的一端连接后接电源VCC端，光耦芯片U303的6脚与电阻R316的另一端连接后接锁存芯片U314的4脚，光耦芯片U303的5脚接地；光耦芯片U304的2脚接电源VO端，光耦芯片U304的3脚通过电阻R304接驱动芯片U401的15脚，光耦芯片U304的8脚与电阻R317的一端连接后接电源VCC端，光耦芯片U304的6脚与电阻R317的另一端连接后接锁存芯片U314的5脚，光耦芯片U304的5脚接地；光耦芯片U305的2脚接电源VO端，光耦芯片U305的3脚通过电阻R305接驱动芯片U401的14脚，光耦芯片U305的8脚与电阻R318的一端连接后接电源VCC端，光耦芯片U305的6脚与电阻R318的另一端连接后接锁存芯片U314的6脚，光耦芯片U305的5脚接地；光耦芯片U306的2脚接电源VO端，光耦芯片U306的3脚通过电阻R306接驱动芯片U401的13脚，光耦芯片U306的8脚与电阻R319的一端连接后接电源VCC端，光耦芯片U306的6脚与电阻R319的另一端连接后接锁存芯片U314的7脚，光耦芯片U306的5脚接地；光耦芯片U307的2脚接电源VO端，光耦芯片U307的3脚通过电阻R307接驱动芯片U401的12脚，光耦芯片U307的8脚与电阻R320的一端连接后接电源VCC端，光耦芯片U307的6脚与电阻R320的另一端连接后接锁存芯片U314的8脚，光耦芯片U307的5脚接地；光耦芯片U308的2脚接电源VO端，光耦芯片U308的3脚通过电阻R308接驱动芯片U401的11脚，光耦芯片U308的8脚与电阻R321的一端连接后接电源VCC端，光耦芯片U308的6脚与电阻R321的另一端连接后接锁存芯片U314的9脚，光耦芯片U308的5脚接地；光耦芯片U309的2脚接电源VO端，光耦芯片U309的3脚通过电阻R309接驱动芯片U402的18脚，光耦芯片U309的8脚与电阻R322的一端连接后接电源VCC端，光耦芯片U309的6脚与电阻R322的另一端连接后接核心处理器U201的12脚，光耦芯片U309的5脚接地；光耦芯片U310的2脚接电源VO端，光耦芯片U310的3脚通过电阻R310接驱动芯片U402的17脚，光耦芯片U310的8脚与电阻R323的一端连接后接电源VCC端，光耦芯片U310的6脚与电阻R323的另一端连接后接接插件P301的1脚，光耦芯片U310的5脚接地；光耦芯片U311的2脚接电源VO端，光耦芯片U311的3脚通过电阻R311接驱动芯片U402的16脚，光耦芯片U311的8脚与电阻R324的一端连接后接电源VCC端，光耦芯片U311的6脚与电阻R324的另一端连接后接接插件P301的2脚，光耦芯片U311的5脚接地；光耦芯片U312的2脚接电源VO端，光耦芯片U312的3脚通过电阻R312接驱动芯片U402的15脚，光耦芯片U312的8脚与电阻R325的一端连接后接电源VCC端，光耦芯片U312的6脚与电阻R325的另一端连接后接接插件P301的3脚，光耦芯片U312的5脚接地；光耦芯片U313的2脚接电源VO端，光耦芯片U313的3脚通过电阻R313接驱动芯片U402的14脚，光耦芯片U313的8脚与电阻R326的一端连接后接电源VCC端，光耦芯片U313的6脚与电阻R326的另一端连接后接接插件P301的4脚，光耦芯片U313的5脚接地；十三个光耦芯片U301至U313及锁存芯片U314分别通过电容C301、电容 C302、 电容C303、电容 C304、电容 C305、电容 C306、电容C307、电容 C308、 电容C309、电容 C310、电容311、电容 C312、电容 C313及电容 C314的一端连接后接电源VCC端，其另一端连接后接地。

锁存芯片U314的1脚和10脚接地，锁存芯片U314的20脚接电源VCC端, 锁存芯片U314的11脚接核心处理器U201的12脚，锁存芯片U314的9脚、10脚、11脚和12脚分别与核心处理器U201的1脚、2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚相连。

参照图5，电源电路二极管D1的负极和二极管D2的正极连接接口器件J1的4脚，二极管D2的负极与二极管D4的负极连接后接电解电容C1的正极、电容C2的一端及三端稳压器U1的1脚，三端稳压器U1的2脚与电解电容C3的正极连接后接电容C4的一端及电阻R1的一端，连接后接电源VCC端，电阻R1的另一端连接发光二极管DS1的正极，接口器件J1的3脚连接二极管D3的负极及二极管D4的正极，二极管D1的正极、二极管D3的正极、电解电容C1的负极、电容C2的另一端、三端稳压器U1的3脚、电解电容C3的负极、电容C4的另一端及发光二极管DS1的负极连接后接地；接口器件J1的2脚连接二极管D5的负极及二极管D6的正极，二极管D6的负极与二极管D8的负极连接后接电解电容C5的正极、电容C6的一端及三端稳压器U2的1脚，三端稳压器U2的2脚与电解电容C7的正极连接后接电容C8的一端及电阻R2的一端，连接后接电源VO端，电阻R2的另一端连接发光二极管DS2的正极，接口器件J1的1脚连接二极管D7的负极及二极管D8的正极，二极管D5的正极、二极管D6的正极、电解电容C5的负极、电容C6的另一端、三端稳压器U2的3脚、电解电容C7的负极、电容C8的另一端及发光二极管DS2的负极连接后接地。

复位与看门狗芯片U101的1脚和8脚连接；2脚接电源VCC端；3脚和4脚连接后接地；7脚和6脚分别接核心处理器U201的9脚和15脚，电容C101的一端接电源VCC端，电容C101的另一端接地。

参照图6，驱动芯片U401的19脚接GNDO端，驱动芯片U401的1脚通过电阻R401接电源VO端，驱动芯片U401的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚通过排阻PR401与并口接口电路接口器件J2的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚相连，驱动芯片U401的20脚接电源VO端；驱动芯片U402的19脚接GNDO端，驱动芯片U402的1脚通过电阻R402接电源VO端，驱动芯片U402的2脚、3脚、4脚、5脚和6脚通过排阻PR402与并口接口电路接口器件J2的1脚、14脚、10脚、17脚和16脚相连，驱动芯片U402的7脚、8脚、9脚和10脚连接后接GNDO端，驱动芯片U402的20脚接电源VO端。

RS232电平转换芯片U204的1脚和3脚通过电容C208连接，RS232电平转换芯片U204的4脚和5脚通过电容C209连接，RS232电平转换芯片U204的2脚与电容C207的一端连接，电容C207的另一端与RS232电平转换芯片U204的16脚连接后接电源VCC端，RS232电平转换芯片U204的6脚通过电容C210接地，RS232电平转换芯片U204的7脚和8脚分别接接口器件J3的3脚和2脚，RS232电平转换芯片U204的9脚和10脚分别接核心处理器U201的10脚和11脚。

参照图7, 并口接口电路采用两个接口器件，分别为接口器件J2和接口器件J3。

并口数据截取模块原理说明：220V市电经一个两组8.5V输出变压器后接入接口器件J1，通过二极管D1—D8组成的两组整流桥以及电容C1、C2、C5、C6组成的滤波电容后采用U1和U2这两个三端稳压器产生两路相互隔离的5V电源VCC与电源VO给整个并口数据截取模块供电。

U101为复位与看门狗芯片。它为并口数据截取模块的MCU提供上电复位信号与看门狗功能。看门狗功能可以防止系统进入意外的锁死状态。

U201为并口数据截取模块的核心处理器U201，它与锁存器U202、8KByte存储器U203组成了并口数据截取模块的数据处理MCU部分。它负责截取数据并且将数据缓冲在存储器U203内；然后通过RS232接口J4发送给GPRS无线数据发送模块进行无线转发。

U204为RS232电平转换芯片，它与周围的电容C207、C208、C209、C210组成电平转换电路,将核心处理器U201输出的通讯数据转换为RS232电平与GPRS无线数据发送模块通讯。接口器件J4为并口数据截取模块的RS232通讯接口。

两个接口器件J2和J3为并口数据截取模块的并口输入与输出接口，通过这两个接口可以将并口数据截取模块接入目标计算机的打印系统，从而可以在完全不影响目标系统工作的前提下截取目标系统与打印机通讯的传输数据。两个驱动芯片U401和U402及其周围电路为电平驱动电路，它们将截取到的信号驱动为TTL输出电平，以驱动后级的高速光耦电路。

光耦芯片U301—U313与电阻R301—R326组成的高速光耦电路用于隔离目标系统与并口数据截取模块的数据处理器，从而在很大程度上避免了外部对本设备的干扰，同时也避免了本设备对外部设备的影响。

锁存芯片U314为锁存电路，它将在传输有效数据指示信号STROBE有效的时间内，将截取的数据锁存，从而给数据处理器充分的时间来读取截取到的数据。

并口数据截取模块可以在不影响目标系统工作的情况下实时截取目标系统发往打印机的数据，并缓冲在自身的8K存储器中，然后通过RS232串口发送出去，从而实现了截取目标系统的工作信息的功能。

参照图1，并口数据截取模块截取目标系统与打印机的通讯数据；缓冲在自身的存储器中，然后通过RS232串口发送给GPRS无线数据发送模块；无线数据发送模块将数据发送给主控计算机进行设备运行时数据的存储与分析。并口数据截取模块与GPRS无线数据发送模块组成了并口数据截取与GPRS无线转发系统。

    按照应用框图连接本系统，在远程的数据分析存储系统中即可实时接收到目标系统的运行信息。

主要技术指标：

1．电源：交流220V。

2．功耗：16W。

3．数据存储深度为8K字节。

Claims (9)

1.一种并口数据截取与GPRS无线转发系统，其特征在于：包括并口数据截取模块和GPRS无线数据发送模块，并口数据截取模块通过RS232串口与GPRS无线数据发送模块连接，所述并口数据截取模块包括数据处理MCU电路、数据锁存电路、电源电路、高速光耦电路、电平驱动电路、并口接口电路、RS232电平转换电路及复位与看门狗电路，其中，电源电路输出两路互相隔离的电源，一路电源VCC分别与复位与看门狗电路、数据处理MCU电路、RS232电平转换电路、数据锁存电路及高速光耦电路连接，另一路电源VO分别与高速光耦电路、电平驱动电路及并口接口电路连接。

2.如权利要求1所述的并口数据截取与GPRS无线转发系统，其特征在于：所述数据处理MCU电路包括核心处理器U201、锁存器U202和存储器U203；数据锁存电路采用锁存芯片U314；并口接口电路采用两个接口器件，分别为接口器件J2和接口器件J3；电平转换电路采用RS232电平转换芯片U204；电平驱动电路采用两个驱动芯片,分别为驱动芯片U401和驱动芯片U402；高速光耦电路包括十三个光耦芯片，分别为光耦芯片U301、光耦芯片U302、光耦芯片U303、光耦芯片U304、光耦芯片U305、光耦芯片U306、光耦芯片U307、光耦芯片U308、光耦芯片U309、光耦芯片U310、光耦芯片U311和光耦芯片U313；复位与看门狗电路采用复位与看门狗芯片U101。

3.如权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述核心处理器U201的19脚与晶振Y201的一端连接后接电容C206的一端，晶振Y201的另一端与电容C20的一端连接后接核心处理器U201的18脚，电容C20的另一端与电容C206的另一端连接后接地，核心处理器U201的14脚接接插件P201的1脚，接插件P201的2脚接发光二极管DS201的负极，发光二极管DS201的正极通过电阻R202接电源VCC端，核心处理器U201的13脚、31脚和29脚分别接接插件P202的1脚、2脚和3脚，核心处理器U201的20脚接地，核心处理器U201的40脚接电源VCC端，核心处理器U201的39脚、38脚、37脚、36脚、35脚、34脚、33脚和32脚分别接锁存器U202的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚及存储器U203的11脚、12脚、13脚、14脚、15脚、16脚、17脚、18脚和19脚；锁存器U202的19脚、18脚、17脚、16脚、15脚、14脚、13脚及12脚分别接存储器U203的10脚、9脚、8脚、7脚、6脚、5脚、4脚及3脚，锁存器U202的1脚和10脚分别接地；存储器U203的20脚接核心处理器U201的28脚, 存储器U203的26脚通过电阻R201与锁存器U202的20脚连接后接电源VCC端，存储器U203的27脚接核心处理器U201的16脚，存储器U203的22脚接核心处理器U201的17脚，存储器U203的25脚、24脚、21脚、23脚和2脚分别接核心处理器U201的21脚、22脚、23脚、24脚和25脚，存储器U203的28脚接电源VCC端，存储器U203的14脚接地，电解电容C211的正极与电容C201的一端、电容C202的一端、电容C203的一端及电容C204的一端连接后接电源VCC端，电解电容C211的正极与电容C201的另一端、电容C202的另一端、电容C203的另一端及电容C204的另一端连接后接地。

4.如权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述光耦芯片U301的2脚接电源VO端，光耦芯片U301的3脚通过电阻R301接驱动芯片U401的18脚，光耦芯片U301的8脚与电阻R314的一端连接后接电源VCC端，光耦芯片U301的6脚与电阻R314的另一端连接后接锁存芯片U314的2脚，光耦芯片U301的5脚接地；光耦芯片U302的2脚接电源VO端，光耦芯片U302的3脚通过电阻R302接驱动芯片U401的17脚，光耦芯片U302的8脚与电阻R315的一端连接后接电源VCC端，光耦芯片U302的6脚与电阻R315的另一端连接后接锁存芯片U314的3脚，光耦芯片U302的5脚接地；光耦芯片U303的2脚接电源VO端，光耦芯片U303的3脚通过电阻R303接驱动芯片U401的16脚，光耦芯片U303的8脚与电阻R316的一端连接后接电源VCC端，光耦芯片U303的6脚与电阻R316的另一端连接后接锁存芯片U314的4脚，光耦芯片U303的5脚接地；光耦芯片U304的2脚接电源VO端，光耦芯片U304的3脚通过电阻R304接驱动芯片U401的15脚，光耦芯片U304的8脚与电阻R317的一端连接后接电源VCC端，光耦芯片U304的6脚与电阻R317的另一端连接后接锁存芯片U314的5脚，光耦芯片U304的5脚接地；光耦芯片U305的2脚接电源VO端，光耦芯片U305的3脚通过电阻R305接驱动芯片U401的14脚，光耦芯片U305的8脚与电阻R318的一端连接后接电源VCC端，光耦芯片U305的6脚与电阻R318的另一端连接后接锁存芯片U314的6脚，光耦芯片U305的5脚接地；光耦芯片U306的2脚接电源VO端，光耦芯片U306的3脚通过电阻R306接驱动芯片U401的13脚，光耦芯片U306的8脚与电阻R319的一端连接后接电源VCC端，光耦芯片U306的6脚与电阻R319的另一端连接后接锁存芯片U314的7脚，光耦芯片U306的5脚接地；光耦芯片U307的2脚接电源VO端，光耦芯片U307的3脚通过电阻R307接驱动芯片U401的12脚，光耦芯片U307的8脚与电阻R320的一端连接后接电源VCC端，光耦芯片U307的6脚与电阻R320的另一端连接后接锁存芯片U314的8脚，光耦芯片U307的5脚接地；光耦芯片U308的2脚接电源VO端，光耦芯片U308的3脚通过电阻R308接驱动芯片U401的11脚，光耦芯片U308的8脚与电阻R321的一端连接后接电源VCC端，光耦芯片U308的6脚与电阻R321的另一端连接后接锁存芯片U314的9脚，光耦芯片U308的5脚接地；光耦芯片U309的2脚接电源VO端，光耦芯片U309的3脚通过电阻R309接驱动芯片U402的18脚，光耦芯片U309的8脚与电阻R322的一端连接后接电源VCC端，光耦芯片U309的6脚与电阻R322的另一端连接后接核心处理器U201的12脚，光耦芯片U309的5脚接地；光耦芯片U310的2脚接电源VO端，光耦芯片U310的3脚通过电阻R310接驱动芯片U402的17脚，光耦芯片U310的8脚与电阻R323的一端连接后接电源VCC端，光耦芯片U310的6脚与电阻R323的另一端连接后接接插件P301的1脚，光耦芯片U310的5脚接地；光耦芯片U311的2脚接电源VO端，光耦芯片U311的3脚通过电阻R311接驱动芯片U402的16脚，光耦芯片U311的8脚与电阻R324的一端连接后接电源VCC端，光耦芯片U311的6脚与电阻R324的另一端连接后接接插件P301的2脚，光耦芯片U311的5脚接地；光耦芯片U312的2脚接电源VO端，光耦芯片U312的3脚通过电阻R312接驱动芯片U402的15脚，光耦芯片U312的8脚与电阻R325的一端连接后接电源VCC端，光耦芯片U312的6脚与电阻R325的另一端连接后接接插件P301的3脚，光耦芯片U312的5脚接地；光耦芯片U313的2脚接电源VO端，光耦芯片U313的3脚通过电阻R313接驱动芯片U402的14脚，光耦芯片U313的8脚与电阻R326的一端连接后接电源VCC端，光耦芯片U313的6脚与电阻R326的另一端连接后接接插件P301的4脚，光耦芯片U313的5脚接地；十三个光耦芯片U301至U313及锁存芯片U314分别通过电容C301、电容 C302、 电容C303、电容 C304、电容 C305、电容 C306、电容C307、电容 C308、 电容C309、电容 C310、电容311、电容 C312、电容 C313及电容 C314的一端连接后接电源VCC端，其另一端连接后接地。

5.如权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述锁存芯片U314的1脚和10脚接地，锁存芯片U314的20脚接电源VCC端, 锁存芯片U314的11脚接核心处理器U201的12脚，锁存芯片U314的9脚、10脚、11脚和12脚分别与核心处理器U201的1脚、2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚相连。

6.如权利要求1和权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述电源电路二极管D1的负极和二极管D2的正极连接接口器件J1的4脚，二极管D2的负极与二极管D4的负极连接后接电解电容C1的正极、电容C2的一端及三端稳压器U1的1脚，三端稳压器U1的2脚与电解电容C3的正极连接后接电容C4的一端及电阻R1的一端，连接后接电源VCC端，电阻R1的另一端连接发光二极管DS1的正极，接口器件J1的3脚连接二极管D3的负极及二极管D4的正极，二极管D1的正极、二极管D3的正极、电解电容C1的负极、电容C2的另一端、三端稳压器U1的3脚、电解电容C3的负极、电容C4的另一端及发光二极管DS1的负极连接后接地；接口器件J1的2脚连接二极管D5的负极及二极管D6的正极，二极管D6的负极与二极管D8的负极连接后接电解电容C5的正极、电容C6的一端及三端稳压器U2的1脚，三端稳压器U2的2脚与电解电容C7的正极连接后接电容C8的一端及电阻R2的一端，连接后接电源VO端，电阻R2的另一端连接发光二极管DS2的正极，接口器件J1的1脚连接二极管D7的负极及二极管D8的正极，二极管D5的正极、二极管D6的正极、电解电容C5的负极、电容C6的另一端、三端稳压器U2的3脚、电解电容C7的负极、电容C8的另一端及发光二极管DS2的负极连接后接地。

7.如权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述复位与看门狗芯片U101的1脚和8脚连接；2脚接电源VCC端；3脚和4脚连接后接地；7脚和6脚分别接核心处理器U201的9脚和15脚，电容C101的一端接电源VCC端，电容C101的另一端接地。

8.如权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述驱动芯片U401的19脚接GNDO端，驱动芯片U401的1脚通过电阻R401接电源VO端，驱动芯片U401的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚通过排阻PR401与并口接口电路接口器件J2的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚相连，驱动芯片U401的20脚接电源VO端；驱动芯片U402的19脚接GNDO端，驱动芯片U402的1脚通过电阻R402接电源VO端，驱动芯片U402的2脚、3脚、4脚、5脚和6脚通过排阻 PR402与并口接口电路接口器件J2的1脚、14脚、10脚、17脚和16脚相连，驱动芯片U402的7脚、8脚、9脚和10脚连接后接GNDO端，驱动芯片U402的20脚接电源VO端。

9.如权利要求2所述的并口数据截取与GPRS无线转发系统，其特征在于：所述RS232电平转换芯片U204的1脚和3脚通过电容C208连接，RS232电平转换芯片U204的4脚和5脚通过电容C209连接，RS232电平转换芯片U204的2脚与电容C207的一端连接，电容C207的另一端与RS232电平转换芯片U204的16脚连接后接电源VCC端，RS232电平转换芯片U204的6脚通过电容C210接地，RS232电平转换芯片U204的7脚和8脚分别接接口器件J3的3脚和2脚，RS232电平转换芯片U204的9脚和10脚分别接核心处理器U201的10脚和11脚。

Images