CN102378431A - 发光二极管的驱动电路、解码电路与其解码方法 - Google Patents

发光二极管的驱动电路、解码电路与其解码方法 Download PDF

Info

Publication number
CN102378431A
CN102378431A CN201010253384XA CN201010253384A CN102378431A CN 102378431 A CN102378431 A CN 102378431A CN 201010253384X A CN201010253384X A CN 201010253384XA CN 201010253384 A CN201010253384 A CN 201010253384A CN 102378431 A CN102378431 A CN 102378431A
Authority
CN
China
Prior art keywords
data
signal
time slot
clock pulse
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010253384XA
Other languages
English (en)
Other versions
CN102378431B (zh
Inventor
林俊甫
郭俊廷
谢政翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MY-SEMI Inc
MY Semi Inc
Original Assignee
MY-SEMI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MY-SEMI Inc filed Critical MY-SEMI Inc
Priority to CN201010253384.XA priority Critical patent/CN102378431B/zh
Publication of CN102378431A publication Critical patent/CN102378431A/zh
Application granted granted Critical
Publication of CN102378431B publication Critical patent/CN102378431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种发光二极管的驱动电路、解码电路与其解码方法，此解码电路包括一振荡器与一解码器。解码器包括一频率判断单元以及一解码单元。频率判断单元接收一时钟脉冲信号与对应DMX512协议的一数据信号并根据时钟脉冲信号取样数据信号中的一个时槽以产生对应于其时槽周期的取样数，然后根据取样数输出对应于时钟脉冲信号的频率的一参考信号。解码单元根据时钟脉冲信号与参考信号取样数据信号以解码数据信号所附载的数据。本发明的解码电路不需设置外部的频率调整元件来调整振荡器的频率也可以正确取样数据信号。

Description

发光二极管的驱动电路、解码电路与其解码方法
技术领域
本发明涉及一种DMX512的解码电路，且特别涉及一种发光二极管的驱动电路、解码电路与其解码方法。
背景技术
DMX512是一种数字通信接口的标准，主要应用于灯光设备之间的通信协议，其内容包括数据传输的数据格式、设备的电气特性与连接器类型。DMX512协议最先是由美国剧院技术协会(Engineering Commission of UnitedStates Institute for Theatre Technology，USITT)所发展制定。在DMX512协议制订之前就有很多灯光控制协议应用在灯光设备上，但随着系统愈来愈复杂，不同产品之间的互容性需求就愈来愈高，DMX512便是在这种情况下因应而生。
DMX512数据是采用非同步串行数据传输方式(asynchronous serialformat)进行传输，每个数据封包包括一个起始码(START CODE)与最多512个通道数据，其中第1时槽(slot 0)用来传输起始码，其后的第2时槽(slot 1)至第512时槽(slot 512)是用来传送通道数据。
目前国际、国内电脑灯普遍采用DMX512数据格式编写程序文件。DMX512数据流程的速度是250K，即每个位元为标准长度的4微秒(us)，符合协议的位元长度是介于3.92us～4.08us之间。DMX512数据信号是利用精准时间宽度的高低电位组合而成的传输协议，因此需要准确的取样参考频率才能正确解码DMX512数据信号中的8位元数据。但是一般芯片受限于工艺的变异与设计成本并无法直接在芯片中直接设置精准的振荡器以符合DMX512解码器的要求。所以在公知技术中，DMX512解码器通常需要配置外接的元件(如电容)来调整内部时钟脉冲信号的振荡频率或是直接外接准确的振荡器来解决这个问题。但是这样的设计方式不仅设计较为复杂，而且成本也较高。
发明内容
本发明提供一种解码电路与驱动电路，其具有内部检测时钟脉冲信号频率的功能，可自行依照时钟脉冲信号的频率调整取样频率以解码DMX512数据信号。
本发明提供一种解码方法，利用DMX512数据信号来估算芯片内部的时钟脉冲信号的频率，然后再根据正确的取样参考频率来解码DMX512数据信号。
本发明提出一种解码电路，包括一振荡器与一解码器，解码器包括一频率判断单元与一解码单元。振荡器输出一时钟脉冲信号，解码器耦接于振荡器并接收时钟脉冲信号与一数据信号，数据信号包括多个时槽，各所述时槽具有一时槽周期，其中解码器根据时钟脉冲信号取样所述多个时槽之一以产生对应于时槽周期的一取样数并根据取样数计算时钟脉冲信号的频率，然后根据时钟脉冲信号的频率解码数据信号所附载的数据。
其中，频率判断单元耦接于振荡器并接收时钟脉冲信号与数据信号，频率判断单元根据时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的该取样数并根据取样数输出对应于时钟脉冲信号的频率的一参考信号。解码单元耦接于频率判断单元与该振荡器，解码单元根据时钟脉冲信号与参考信号取样数据信号以解码数据信号所附载的数据。
在本发明一实施例中，上述数据信号的格式对应DMX512协议，频率判断单元取样所述多个时槽中的一第一时槽以产生取样数。其中第一时槽具有一起始码(start code)或一预设码。
在本发明一实施例中，上述频率判断单元根据时钟脉冲信号取样所述多个时槽中的一第一时槽中的至少一个位元以产生上述取样数。
本发明另提出一种发光二极管的驱动电路，包括上述解码电路与驱动单元，其中驱动单元耦接于解码电路，根据数据信号所附载的数据输出一发光二极管驱动信号。
本发明又提出一种解码方法适用于解码对应DMX512协议的一数据信号，该解码方法包括下列步骤：首先，接收一时钟脉冲信号与一数据信号，该数据信号包括多个时槽，各所述时槽具有一时槽周期；然后，根据该时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的一取样数；根据该取样数输出对应于该时钟脉冲信号的频率的一参考信号；以及根据该时钟脉冲信号与该参考信号取样该数据信号以解码该数据信号所附载的数据。本解码方法的其余实施细节请参照上述解码电路的说明，在此不加累述。
综合上述，本发明所提出的解码电路、驱动电路与其解码方法具有自行检测内部振荡器的频率的功能，可依照不同的振荡频率自行调整取样率以正确取样DMX512的数据信号。通过本发明的架构，解码电路与驱动电路不需额外设置外接的频率调整元件，解码电路与驱动电路可以使用不同频率的时钟脉冲信号来进行取样，借此可以克服振荡器因工艺或设计不良所造成频率漂移问题。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为根据本发明第一实施例的时钟脉冲信号的频率估算方式示意图。
图2为根据本发明第一实施例的发光二极管的驱动电路图。
图3为根据本发明第二实施例的解码方法流程图。
上述附图中的附图标记说明如下：
119：通道间时间
200：驱动电路
210：转换器
220：解码电路
221：解码器
222：频率判断单元
224：振荡器
226：解码单元
230：驱动单元
B1～B11：第1～11个位元
BREAK：中断
MAB：中断后时间
MBB：中断前时间
DMXIN：数据信号
CLK：时钟脉冲信号
DMXIN：数据信号
RES：参考信号
DD：驱动数据
slot 0：第1时槽
S310～S340：步骤
具体实施方式
(第一实施例)
图1为根据本发明第一实施例的时钟脉冲信号的频率估算方式示意图。DMX512信号的数据格式包括中断“BREAK”、中断后时间“Mark time afterBREAK，MAB”、起始码(start code，位于第1时槽slot 0)、通道数据(位于第2时槽slot 1至第513时槽slot 512中，第2时槽slot 1至第513时槽slot 512位于第1时槽slot 0之后，图1未示出)、通道间时间11(Mark time between slots)与中断前时间“Mark time before BREAK，MBB″。BREAK是DMX512数据封包的开始，是88微秒的低电位输出；MAB位于BREAK之后，是一个8微秒的高电位输出或2个4微秒的脉冲。起始码(start code，简称SC)为数据流程开始的数据，具有与通道数据相同的格式，通常包括11个位元或44微秒。在DMX512的协议中，通道数据的每个位元的标准长度为4微秒，协议要求的标准范围则是3.92微秒至4.08微秒之间。
如同上述，每个时槽(slot 0～slot 512)的时槽周期为44微秒，包括11个位元，其数据格式相同。以第1时槽slot 0为例，其第1个位元B1为起始位元(start bit)，为低电位；第2～9个位元B2～B9为数据位元(data bits)，而第10～11个位元B10、B11则为结束位元(stop bits)，为高电位。第2～513时槽slot 1～slot 512的格式与第1时槽slot 0相同，在此不再累述。时槽与时槽间的间隔为通道间时间119(Mark time between slots)，介于0～1秒；MAB的时间长度则是介于8微秒至1秒之间；MBB的时间长度则是介于0～1秒之间。图1中的其余规格请参照DMX512的协议，在此不加累述。
由上述规格中可知，在DMX512的数据封包中，只有时槽周期是固定的，其余的周期则是变化较大的。因此，时槽周期可以用来反向推论出取样信号(即芯片内振荡器内的时钟脉冲信号)的频率。请参照图1，其中时钟脉冲信号1～时钟脉冲信号3具有不同的取样频率，以时钟脉冲信号1对第1时槽slot 0中的第1～2个位元B1、B2取样时，在两个位元周期(8微秒，即2/11时槽周期)中，其取样数为8，也就是8个脉冲。借此可以估算出时钟脉冲信号1的频率约为500KHz。同样的方式也可以用来估算时钟脉冲信号2、3的频率，以时钟脉冲信号2取样第1～2个位元B1、B2时，所对应到取样数为6，其估算出的频率约为300KHz。以时钟脉冲信号3取样第1～2个位元B1、B2时，所对应到取样数为10，其估算出的频率约为625KHz。
由上述可知，只要利用反向推算的方式就可以利用时槽周期固定的特性估算出目前所使用的时钟脉冲信号的频率，然后利用估算结果对后续的时槽进行取样与解码。值得注意的是，为了让系统可以正确取得第1～2个位元B1、B2的区间，可以将第3个位元B3设定为高电位，这样第1～2个位元B1、B2就会形成连续的低电位输出，让系统可以更容易判断出1～2个位元B1、B2的所在区间。实际应用上，设计人员可以在第1时槽slot 0中设定所需的波形，即设定所需的数据形态或预设码，例如00000000的数据，这样的波形可使用整个时槽的长度作为取样区间以判断时钟脉冲信号1～3的频率。
另外，也可以使用第1时槽slot 0中任一个位元来作为取样标准以推算时钟脉冲信号1～3的频率，或是使用任一时槽slot 1～slot 512来作为取样标准以推算时钟脉冲信号1～3的频率。由于每个位元的周期是固定的，因此只要知道所取样的区间长度，便可以反向推知所采用的时钟脉冲信号的频率。在经由上述实施例的说明后，本技术领域普通技术人员应可推知其他实施方式，在此不加累述。
在取得芯片内部的时钟脉冲信号的频率后，系统可以自行决定所需使用的取样频率为何，如图1中的取样时钟脉冲所示，只要其取样点是位于每个位元的周期中间即可取得正确的数据。上述方式可直接应用在DMX512解码电路与发光二极管的驱动电路上，请参照图2，图2为根据本发明第一实施例的发光二极管的驱动电路图。驱动电路200主要包括解码电路220与驱动单元230，解码电路220包括解码器221与振荡器224。解码器221包括频率判断单元222与解码单元226。解码器221耦接于振荡器224并接收时钟脉冲信号CLK与数据信号DMXIN。解码器221会以时钟脉冲信号CLK去取样数据信号DMXIN中的时槽，并且利用取样数与已知的时槽周期计算时钟脉冲信号CLK的频率。然后再根据时钟脉冲信号CLK的频率信息，以时钟脉冲信号CLK去解码数据信号DMXIN其余时槽中所附载的数据。
解码电路220的电路结构与动作进一步说明如下，频率判断单元222、振荡器224与解码单元226。解码单元226耦接于频率判断单元222与驱动单元230之间，振荡器224耦接于频率判断单元222与解码单元226。转换器210耦接于频率判断单元222，用来接收外部的差动信号，并将其转换为符合DMX512协议的数据信号DMXIN。转换器210例如是RS485转换器。
振荡器224输出时钟脉冲信号CLK至频率判断单元222与解码单元226以作为信号取样之用。频率判断单元222接收数据信号DMXIN，并根据时钟脉冲信号CLK取样数据信号DMXIN中的时槽之一(例如slot 0)以产生对应于时槽周期的一取样数并根据此取样数输出对应于时钟脉冲信号CLK的频率的参考信号RES。频率判断单元222估算时钟脉冲信号CLK的频率的方式如上述图1的说明，在此不加累述。
在估算出时钟脉冲信号CLK的频率后，解码单元226根据时钟脉冲信号CLK与参考信号RES取样数据信号DMXIN以解码数据信号DMXIN所附载的驱动数据DD，然后将驱动数据DD输出至驱动单元230以驱动发光二极管(未示出)。解码单元226会根据时钟脉冲信号CLK的频率决定适当的取样率以取样数据信号DMXIN。通过这样的电路架构，驱动电路200可以依据振荡器224的频率自动作适应性的调整以克服振荡器224因工艺或设计不良所造成频率漂移问题。所以利用驱动电路200的架构的DMX512驱动芯片或解码芯片不需要外加频率调整的离散元件，如电容，来调整内部振荡器224的频率。本实施例的驱动电路200与解码电路220不仅可以简化电路架构并且可以提高系统的稳定度。此外，值得注意的是，上述解码电路220与驱动单元230可整合在相同的芯片中。
另外，在本发明另一实施例中，频率判断单元222可以直接产生如图1所示的取样时钟脉冲给解码单元226，让解码单元226可以直接以取样时钟脉冲来对数据信号DMXIN取样并解码其附载的数据。当然，解码器221也可以直接根据所取得的时钟脉冲信号CLK的频率信息来产生取样时钟脉冲。图2中的电路架构仅为本发明的一实施例，并本发明的电路架构并不受限于此。
此外，值得注意的是，本实施例的驱动电路200可以适用于各种DMX512协议的数据信号，例如标准的DMX512协议以及2倍速的DMX512协议或是4倍速的DMX512协议。所谓2倍速的DMX512协议是指其信号格式的规范时间缩短为标准的DMX512协议的1/2，这样可以在相同的时间内传送2倍的数据量。同理，4倍速的DMX512协议则是将规范时间缩短为标准的DMX512协议的1/4以提高数据传输量。由于各种DMX512协议中的时槽都具有固定的时槽周期，这个时槽周期就可以用来反推时钟脉冲信号CLK的频率。在经由上述实施例的说明后，本技术领域普通技术人员应可推知此解码方法的其余实施细节，在此不加累述。
(第二实施例)
从另一个角度来看，上述图1、图2实施例可以归纳出一种解码方法，请参照图3，图3为根据本发明第二实施例的解码方法流程图。此解码方法适用于解码对应DMX512协议的一数据信号，此解码方法包括下列步骤：首先，接收一时钟脉冲信号与一数据信号，数据信号包括多个时槽，各所述时槽具有一时槽周期，如图1所示(步骤S310)。然后，根据时钟脉冲信号取样所述多个时槽之一以产生对应于时槽周期的一取样数(步骤S320)。接下来，根据取样数输出对应于时钟脉冲信号的频率的一参考信号(步骤S330)。然后，根据时钟脉冲信号与参考信号取样数据信号以解码数据信号所附载的数据(步骤S340)。在经由上述实施例的说明后，本技术领域普通技术人员应可推知此解码方法的其余实施细节，在此不加累述。
综上所述，本发明利用DMX512的信号特性，以其时槽周期来估算内部振荡器的频率以决定适当的取样频率。这样的电路架构与解码方法可以克服振荡器频率漂移的问题，驱动电路的外部不需要设置频率调整元件也可正确取样DMX512的数据信号。本发明具有简化电路架构与提高系统的稳定度的优点。
虽然本发明的较佳实施例已揭示如上，然而本发明并不受限于上述实施例，任何所属技术领域中普通技术人员，在不脱离本发明所揭示的范围内，当可作些许的更动与调整，因此本发明的保护范围应当以所附的权利要求所界定的范围为准。

Claims (18)

1.一种解码电路，其特征在于该解码电路包括：
一振荡器，输出一时钟脉冲信号；以及
一解码器，耦接于该振荡器并接收该时钟脉冲信号与一数据信号，该数据信号包括多个时槽，各所述时槽具有一时槽周期，其中该解码器根据该时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的一取样数并根据该取样数计算该时钟脉冲信号的频率，并根据该时钟脉冲信号的频率解码该数据信号所附载的数据。
2.如权利要求1所述的解码电路，其特征在于该解码器包括：
一频率判断单元，耦接于该振荡器并接收该时钟脉冲信号与该数据信号，该频率判断单元根据该时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的该取样数并根据该取样数输出对应于该时钟脉冲信号的频率的一参考信号；以及
一解码单元，耦接于该频率判断单元与该振荡器，该解码单元根据该时钟脉冲信号与该参考信号取样该数据信号以解码该数据信号所附载的数据。
3.如权利要求1所述的解码电路，其特征在于该数据信号的格式对应DMX512协议，该频率判断单元取样所述多个时槽中的一第一时槽以产生该取样数。
4.如权利要求3所述的解码电路，其特征在于该第一时槽具有一起始码。
5.如权利要求2所述的解码电路，其特征在于该频率判断单元根据该时钟脉冲信号取样所述多个时槽中的一第一时槽中的至少一个位元以产生该取样数。
6.如权利要求5所述的解码电路，其特征在于该第一时槽具有一预设码。
7.如权利要求2所述的解码电路，其特征在于该振荡器、该频率判断单元与该解码单元整合于同一芯片中。
8.一种发光二极管的驱动电路，其特征在于该驱动电路包括：
一解码电路，包括：
一振荡器，输出一时钟脉冲信号；以及
一解码器，耦接于该振荡器并接收该时钟脉冲信号与一数据信号，该数据信号包括多个时槽，各所述时槽具有一时槽周期，其中该解码器根据该时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的一取样数并根据该取样数计算该时钟脉冲信号的频率，并根据该时钟脉冲信号的频率解码该数据信号所附载的数据；以及
一驱动单元，耦接于该解码电路，根据该数据信号所附载的数据输出一发光二极管驱动信号。
9.如权利要求8所述的发光二极管的驱动电路，其特征在于该解码器包括：
一频率判断单元，耦接于该振荡器并接收该时钟脉冲信号与该数据信号，该频率判断单元根据该时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的该取样数并根据该取样数输出对应于该时钟脉冲信号的频率的一参考信号；以及
一解码单元，耦接于该频率判断单元与该振荡器，该解码单元根据该时钟脉冲信号与该参考信号取样该数据信号以解码该数据信号所附载的数据。
10.如权利要求8所述的发光二极管的驱动电路，其特征在于该数据信号的格式对应DMX512协议，该频率判断单元取样所述多个时槽中的一第一时槽以产生该取样数。
11.如权利要求10所述的发光二极管的驱动电路，其特征在于该第一时槽具有一起始码。
12.如权利要求9所述的发光二极管的驱动电路，其特征在于该频率判断单元根据该时钟脉冲信号取样所述多个时槽中的一第一时槽中的至少一个位元以产生该取样数。
13.如权利要求12所述的发光二极管的驱动电路，其特征在于该第一时槽具有一预设码。
14.如权利要求9所述的发光二极管的驱动电路，其特征在于该振荡器、该频率判断单元、该解码单元与该驱动单元整合于同一芯片中。
15.一种解码方法，适用于解码对应DMX512协议的一数据信号，其特征在于该解码方法包括：
接收一时钟脉冲信号与一数据信号，该数据信号包括多个时槽，各所述时槽具有一时槽周期；
根据该时钟脉冲信号取样所述多个时槽之一以产生对应于该时槽周期的一取样数；
根据该取样数输出对应于该时钟脉冲信号的频率的一参考信号；以及
根据该时钟脉冲信号与该参考信号取样该数据信号以解码该数据信号所附载的数据。
16.如权利要求15所述的解码方法，其特征在于该数据信号的格式符合DMX512协议。
17.如权利要求15所述的解码方法，其特征在于在产生对应于该时槽周期的该取样数的步骤中还包括取样所述多个时槽中的一第一时槽以产生该取样数，该第一时槽具有一起始码。
18.如权利要求15所述的解码方法，其特征在于在产生对应于该时槽周期的该取样数的步骤中还包括取样所述多个时槽中的一第一时槽以产生该取样数，该第一时槽具有一预设码。
CN201010253384.XA 2010-08-12 2010-08-12 发光二极管的驱动电路、解码电路与其解码方法 Active CN102378431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010253384.XA CN102378431B (zh) 2010-08-12 2010-08-12 发光二极管的驱动电路、解码电路与其解码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010253384.XA CN102378431B (zh) 2010-08-12 2010-08-12 发光二极管的驱动电路、解码电路与其解码方法

Publications (2)

Publication Number Publication Date
CN102378431A true CN102378431A (zh) 2012-03-14
CN102378431B CN102378431B (zh) 2014-04-09

Family

ID=45796143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010253384.XA Active CN102378431B (zh) 2010-08-12 2010-08-12 发光二极管的驱动电路、解码电路与其解码方法

Country Status (1)

Country Link
CN (1) CN102378431B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019952A1 (en) * 2000-08-09 2002-02-14 Fujitsu Limited Method of determining data transfer speed in data transfer apparatus
US20020047628A1 (en) * 1997-08-26 2002-04-25 Frederick Morgan Methods and apparatus for controlling devices in a networked lighting system
US7598684B2 (en) * 2001-05-30 2009-10-06 Philips Solid-State Lighting Solutions, Inc. Methods and apparatus for controlling devices in a networked lighting system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047628A1 (en) * 1997-08-26 2002-04-25 Frederick Morgan Methods and apparatus for controlling devices in a networked lighting system
US20020019952A1 (en) * 2000-08-09 2002-02-14 Fujitsu Limited Method of determining data transfer speed in data transfer apparatus
US7598684B2 (en) * 2001-05-30 2009-10-06 Philips Solid-State Lighting Solutions, Inc. Methods and apparatus for controlling devices in a networked lighting system

Also Published As

Publication number Publication date
CN102378431B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI470942B (zh) 發光二極體的驅動電路、解碼電路與其解碼方法
JP4327764B2 (ja) データ受信装置および同期信号検出方法ならびにプログラム
US20170024354A1 (en) Single-wire interface bus transciver system based on i2c-bus, and associated method for communication of single-wire interface bus
WO2011040006A1 (ja) 送信装置、受信装置、送受信システム、及び送受信方法
JP2010534014A (ja) リモートコントロール赤外線信号発生器
KR20160057483A (ko) N 계승 듀얼 데이터 레이트 클록 및 데이터 복구
CN101729237B (zh) 串行信号接收装置、串行发送系统、和串行发送方法
WO2015155242A1 (en) 2-wire differential-end bus transceiver system based on 12c-bus, and associated method for communication of 2-wire differential-end bus
CN105187070A (zh) 一种曼彻斯特编码信号解码方法和装置
US20110019762A1 (en) Information transmission system, information transmission device, information transmission method, and computer readable medium storing a program for information transmission
CN107592250B (zh) 基于航空fc总线多速率自适应测试设备
CN104077257A (zh) 基于fpga的多路数据传输同步时延的测量方法及系统
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
JP2009303178A (ja) データ受信装置、データ受信方法及びデータ受信プログラム
JP2018506915A (ja) データリンク電力低減およびスループット向上のためのマルチ変調
CN107819562B (zh) 数据收发装置及数据收发方法
CN102378431B (zh) 发光二极管的驱动电路、解码电路与其解码方法
US9094911B2 (en) Data communication system, method of optimizing preamble length, and communication apparatus
TWI639313B (zh) 解碼裝置及其用於解碼序列傳輸信號的方法
TW202215749A (zh) 用於感應式電源供應器之解碼方法及其供電模組
KR101497805B1 (ko) 수중 초음파 모뎀을 위한 동기화 장치 및 동기화 방법
US9100168B2 (en) Serial communication circuit, semiconductor device, and serial communication controlling method
JP2021535669A (ja) 相関によるクロックおよびデータ回復を有する信頼性のある非同期ベースバンドプロトコル
CN112019318B (zh) 提高设备通信可靠性的方法
CN110489373B (zh) 一种串行隔离通信方法、装置及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant