CN102377678B - 一种数据传输处理方法及装置 - Google Patents

Abstract

本发明公开了一种数据传输处理方法及装置，用以PWE3设备消除大量丢包补偿所引起的数据突发，平滑外部存储器SDRAM的读写带宽利用率，从而提高芯片的整体处理性能。本发明提供的一种数据传输处理方法包括：当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；当SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理。

Description

一种数据传输处理方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种数据传输处理方法及装置。

背景技术

互联网工程任务组(IETF)下属的端到端的伪线仿真(Pseudo WireEmulation Edge to Edge，PWE3)工作组专门致力于在分组交换网络上仿真一层和二层业务的研究。PWE3机制为在分组网络中传送时分复用(TDM)业务提供了可能。

在IP网上传输TDM(Time Division Multiplexing over Packet，TDMoP)是PWE3机制下的一种具体实现技术，该技术实现了在分组交换网络上传输TDM业务的电路仿真功能，可以在以太网、多协议标签交换(MPLS)分组网、城域以太网(MEF)等网络上进行准同步/同步数字体系(PDH/SDH)等TDM业务的传输。

PWE3网络参考模型如图1所示，PWE3设备完成电路仿真功能。它将接入的TDM业务分配到不同的束(bundle)中，在分组网上进行传输。每个bundle可以独立的配置时分复用业务在IP网上传输(Time Division Multiplexing overIP，TDMoIP)、有结构的时分复用业务在分组交换网上传输(Structure-AwareTime Division Multiplexed Circuit Emulation Service over Packet SwitchedNetwork，CESoPSN)和无结构的时分复用业务在报文中传输(Structure-Agnostic Time Division Multiplexing over Packet，SAToP)中的任一种协议标准以及该协议支持的各种业务，PWE3设备可以提供多个bundle，每个bundle有一个源地址和目的地址。

该设备支持无结构和有结构的两种类型的欧洲的30路脉码调制PCM(E1)接入业务。对于无结构的E1，一个bundle通道承载一个整个的E1链路数据。对于有结构的E1业务，一个bundle通道承载一个E1中的任意个数时隙。

图2所示是一条E1数据链路，有32个时隙，其中时隙2/3/4/5组成bundle0，时隙28/29/30组成bundlel。

该设备支持收发双向功能，完成的业务处理过程简单描述如下：

TDM业务进入PWE3设备发送侧；

PWE3发送侧设备将接入的TDM业务分配到指定的bundle通道；

PWE3发送侧设备将TDM业务流按照对应bundle的配置封装成PSN分组数据包；

PWE3发送侧设备将封装的PSN分组数据包发送到PSN网络；

PWE3接收侧设备从PSN网络接收TDMoIP数据包；

PWE3接收侧设备识别接收的TDMoIP数据包，并提取对应的bundle通道号；

PWE3接收侧设备按照bundle的配置，从TDMoIP的PSN分组数据包中解出TDM数据；

PWE3接收侧设备按照bundle将解出的TDM数据进行消除抖动和恢复时钟；

PWE3接收侧设备按照bundle将消除抖动和恢复时钟的TDM数据送入TDM网络。

为了在分组交换网上传输TDM数据，芯片将他封装成以太网形式，其完整的报文格式如图3所示，其中，TDMoIP报文封装在以太网中传输的报文格式如下表所示：

现有技术中根据电路仿真的系列协议的规定，当有PSN分组数据包丢失时，需要填充等量的特定的数据，基本处理框图如图4所示，首先解封装模块完成数据包的解封装，然后送入丢包检测补偿模块进行检测PSN分组数据包的丢失情况，当检测到有PSN分组数据包丢失时，需要立即填充等量的特定数据，所以当网络性能下降时，多个bundle通道会同时有大量PSN分组数据包丢失，此时则需要填充等量的用户配置的数据，相当于突发大量的数据(单个通道数据量外部缓存能突发完成填充，不需要预填充，而多通道数据量是单个通道的很多倍数)，会导致占用外部缓存同步动态随机存储器(SynchronousDynamic Random Access Memory，SDRAM)绝大部分甚至全部的带宽，使得原本就比较紧张的SDRAM带宽变得更加紧张，导致芯片处理性能变差，进而造成PSN分组数据包丢失，影响系统性能。并且，当没有PSN分组数据包进入芯片时，也会导致SDRAM处理带宽闲置，浪费处理带宽。

发明内容

本发明实施例提供了一种数据传输处理方法及装置，用以PWE3设备消除大量丢包补偿所引起的数据突发，平滑外部存储器SDRAM的读写带宽利用率，从而提高芯片的整体处理性能。

本发明实施例提供的一种数据传输处理方法包括：

当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；

当SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理。

本发明实施例提供的一种数据传输处理装置包括：

预填充控制模块，用于当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；

包处理模块，用于当SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理。

本发明实施例，通过当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；当SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理，从而在PWE3设备消除了大量丢包补偿所引起的数据突发，平滑了外部存储器SDRAM的读写带宽利用率，从而提高芯片的整体处理性能。

附图说明

图1为PWE3网络参考模型示意图；

图2为E1数据链路的时隙与bundle的对应关系示意图；

图3为TDM数据报文格式示意图；

图4为现有技术中的接收侧的PWE3设备的丢包预填充处理示意图；

图5为本发明实施例提供的一种数据传输处理方法的流程示意图；

图6为本发明实施例提供的确定发生数据包丢失的通道的通道号的流程示意图；

图7为本发明实施例提供的一种数据传输处理装置的结构示意图。

具体实施方式

本发明实施例提供了一种数据传输处理方法及装置，用以PWE3设备消除大量丢包补偿所引起的数据突发，平滑外部存储器SDRAM的读写带宽利用率，从而提高芯片的整体处理性能。

本发明实施例提供的技术方案，适用于PWE3设备的多通道数据丢包补偿预填充，在PWE3设备中以预填充的方式缓解因大量丢包填充引起的外部存储器带宽紧张，通过采用预测数据包到达的时间，在外部存储器SDRAM有空闲带宽时写数据到抖动缓存，有效地消除了大量丢包补偿所引起的数据突发，平滑了外部存储器SDRAM的读写带宽利用率，提高芯片的整体处理性能。

下面结合附图对本发明实施例提供的技术方案进行说明。

参见图5，本发明实施例提供的一种数据传输处理方法，包括步骤：

S101、当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；

S102、当SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理。

较佳地，所述当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道，包括：

通过预先设置的与每一TDMoIP数据包传输通道相对应的计时器，监测该通道上等待TDMoIP数据包到达的时间，当等待数据包到达的时间超过预设的时间阈值时，确定该通道发生数据包丢失，并记录该通道的通道号。

例如，bundle 1封装报文为8帧30时隙的CESoPSN封装，那么它组建一个报文的时间是1000微秒(8*125微秒)，假设预设时间阈值为2500微秒，当bundle 1时间计数器的值大于或等于2500微秒时，则认为中间丢失了一个报文，就将bundle号1写入后级缓存Fifo_rp中，等待为该bundle预填充一个报文。

较佳地，所述时间阈值，是预先根据TDMoIP数据包的间隔时间和组包时间，预先设置的。

例如：bundle 1封装报文为16帧30时隙，那么从它组建到发送一个报文的理论时间是2000微秒(16*125微秒，每帧125微秒)，那么预设的时间阈值可以为5000微秒(一般推荐值为建包时间的2.5倍，因为时间太短，则预填充太多没必要的报文，而时间太长，则达不到预期效果)。

较佳地，该方法还包括：

当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，与期望的报文序列号相等时，确定该数据包为正常数据包，并发送给SDRAM处理。

例如，期望的报文序列号为3，实际接收到的数据包的报文序列号也为3，则说明TDMoIP数据包传输通道正常，没有发生丢包，因此，可以直接将该正常的数据包发送给SDRAM处理。

较佳地，该方法还包括：

当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，小于期望的报文序列号时，确定该数据包为错序数据包，将错序数据包替换已接收到的同一报文序列号的数据包。

例如，期望的报文序列号为3，实际接收到的数据包的报文序列号也为1(注：只有收到序列号为2的报文后才能产生期望序列号3)，则说明TDMoIP数据包传输通道不正常，在此之前丢包补偿了一个报文序列号为1的报文，而当前接收到的报文序列号为1的TDMoIP数据包是正确的数据包，因此，当前接收到的报文序列号为1的TDMoIP数据包替换在此之前丢包补偿报文序列号为1的TDMoIP数据包。

下面给出具体的解释说明。

本发明实施例中，对于接收到的TDMoIP报文，需要丢包补偿、错序报文重排，以及正常顺序报文发送。其对应多通道中的任一通道的数据处理流程如下(每个通道处理方式相同，每个通道的处理是串行的，即处理完一个通道再处理另一通道)：

在获得了TDMoIP数据包传输通道(简称通道)上接收到的数据包的报文序列号(SN号)后，开始进行错序重排、丢包补偿、正常报文发送处理，其处理流程包括：

步骤一、从通道中接收到一个有效的报文，将该报文的expected SN号减去received SN号，得到差值D，如果D＝0，执行步骤二，如果D＜0，执行步骤三，如果D＞0，执行步骤四。

其中，received SN表示当前实际接收的报文的SN号，expected SN号表示当前期望接收的报文的SN号，并且：

D＝((expected SN号-received SN号)mod 2^16)-2^15。

步骤二、接步骤一，认为该报文是正常顺序报文，正常发送到抖动缓存，更新expected SN＝(received SN+1)mod 2^16。

步骤三、接步骤一，则认为该通道上丢弃了D个报文，需要进行补偿D个等长度配置数据报文，然后发送本报文，更新expected SN＝(received SN+1)mod 2^16。

步骤四、接步骤一，则认为是晚到的错序报文，进行错序重排，即将新接收到的报文替换同一received SN号的已接收到的报文；expected SN号保持不变。例如，当前接收到的报文的received SN号为8，而expected SN号为10，则说明该报文是错序报文，将该报文替换之前已经丢包补偿的SN号为8的报文。

通过步骤三可以看出，如果多路通道同时出现步骤三的情况，则需要补偿大量报文，则导致外部缓存带宽不够，降低芯片性能甚至会引起芯片无法正常工作的问题。

例如：有64个通道，每个通道丢弃报文128字节，每个报文的平均长度为128字节，若每个通道都进行丢包补偿，将会导致短时间内突发8G比特数据量，以数据位宽为16比特，65M时钟的SDRAM的平均处理带宽(每完成一次突发写64比特数据需要10个周期)，需要连续处理1310720个时钟周期，外部缓存带宽完全占用也需要20毫秒左右的时间，其他方向使用SDRAM的数据通路根本无法工作，发送链路的报文发送不出去，接收链路上也会导致报文丢失，芯片根本无法正常工作。而外部缓存的平均带宽还是远大于芯片的总的平均带宽，在没有进行报文处理时，外部缓存带宽将被闲置。

因此，本发明实施例针对现有技术中存在的这一问题，提出采用丢包预填充的方法，将丢包补偿突发产生的数据量，在外部缓存(即SDRAM)带宽闲置的时候进行预填充。

参见图6，本发明实施例提供的丢包补偿预填充处理的具体处理流程包括：

S201、接收一个通道的第一个TDMoIP数据包。

S202、开启该通道对应的计时器(也可以称为时间计数器)开始计时。

S203、判断是否接收到该通道的一个正常顺序报文，如果是，则执行步骤S204，否则，执行步骤S205。

S204、对该通道的计时器清零。

S205、判断该通道的计时器是否到达预设的时间阈值，如果是，则执行步骤S206，否则，执行步骤S216。

由于TDM数据带宽是恒定的，而TDMoIP数据包配置的TDM净荷长度是固定的，若不考虑抖动，则PSN分组数据包到达时间理论上应该是固定且可以估计的(为该报文的建包时间)，所以当检测到计时器统计的时间超过下一个PSN分组数据包应该到达的时间时(考虑到网络带来的抖动延时，分组间隔时间应该稍大于分组的建包时间，该时间可以由用户配置，一般设置为2到3个建包时间，这样既可以减少过多不必要的预填充报文又可以避免丢包导致报文突发太多报文)，则向该通道填充一个特定数据的PSN分组数据包，然后写入抖动缓存，并清零该通道的计时器。例如，共有64个通道，每个通道最多会有2个报文没有被预填充，对应的数据量和处理时间分别为128Mb和32微秒，因此，芯片和SDRAM带宽完全能轻松处理完成。

S206、判断该通道的抖动缓存是否没满，如果是，则执行步骤S207，否则，执行步骤S208。

可以预先为每一通道设置对应的抖动缓存，用于记录该通道的通道号，当改通道对应的抖动缓存已满，则不记录该通道的通道号，否则，在满足上述条件时，需要记录该通道的通道号。

S207、生成该通道的预填充指示。

S208、确定该通道不需要进行预填充处理。

S209、清零该通道的计时器。

S210、完成本次通道号记录判断处理操作。

S211、判断该通道是否有预填充指示，如果是，则执行步骤S212，否则，执行步骤S202。

S212、记录该通道的通道号，并等待报文填充处理。

S213、判断SDRAM带宽是否空闲，如果是，则执行步骤S214，否则，执行步骤S212，继续等待。

S214、产生一个该通道的预填充报文。

S215、将产生的预填充报文写入抖动缓存。

S216、将该通道的计时器递增；即将该通道的时间计数器值加1，其每次计数器递增的时间间隔是固定的，以确保时间计数器值对应时间的准确性，例如该通道的时间计数器每隔256个时钟周期(每个时钟周期为20纳秒)递增一次，那么时间计数器的单位为5120纳秒(256*20)。

S217、判断该通道的计时器是否到达预设的时间阈值，即比较该通道时间计数器值对应的时间(如果时间计数器的值是100，其计数器递增周期为5120纳秒，那么它对应的时间值为512000纳秒)是否大于用户设置的预填充时间阈值(以微秒为单位，一般为建包时间的2至3倍)比较。如果该通道的计时器统计的时间长度小于用户设置的预填充时间阈值(即所述的预设的时间阈值)，则执行步骤S216；如果该通道的计时器统计的时间长度大于或者等于用户设置的预填充时间阈值，则执行步骤S206：判断该通道的抖动缓存是否没满，如果是，则执行步骤S207，否则，执行步骤S208。

本发明实施例提供的数据传输处理装置，可以是位于PWE3设备接收侧的装置，用于进行丢包补偿预填充处理，也可以是PWE3设备，参见图7，该装置包括预填充控制模块和包处理模块。

预填充控制模块：由ram_time、rp_pro、fifo_rp三个模块构成，完成预填充包的填充指示控制，当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道。

其中，ram_time模块，用于记录每个通道的等待报文的时间，即为每一通道设置对应的计时器，用于统计该通道上等待接收每一报文的时间。

rp_pro模块，用于实时检查ram_time中每个通道对应的计时器的计时时间以及计时器的重新计时等控制，即监测每个通道的已等待时间以及等待时间的实时更新，当某个通道有新的顺序报文来时清零该通道的等待时间，即令该通道对应的计时器重新计时，如果当某个通道的等待时间大于该通道的配置时间(即预设的时间阈值)时，将该通道的通道号写入fifo_rp缓存中，表示该通道需要预填充一个报文，并令该通道对应的计时器重新计时。

fifo_rp模块，用于记录通道(即发生数据包丢失的TDMoIP数据包传输通道)的通道号，向包处理模块申请该通道需要预填充一个报文。

包处理模块：用于当SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理。按照上面所描述的SN号处理算法完成错序数据包、正常数据包、丢弃报文的检查和发送，在外部缓存带宽空闲时，从fifo_rp缓存中读出要产生预填充报文的通道号，再根据该通道的配置，产生一个相应的预填充报文，例如读出的通道号是bundle 1，则查看bundle 1是TDMoIP、CESoSPN、SAToP封装协议中的哪一种，如果是CESoPSN，则查看bundle 1封装了多少帧，多少时隙，例如封装了8帧30时隙，则产生一个240字节长度净荷(用户配置)的报文，并添加对应的SN号。如果是SAToP，则查看bundle 1封装了多少字节，例如是128字节，则产生一个128字节长度净荷(用户配置)的报文，并添加对应的SN号。最后将预填充的报文发送给抖动缓存，即SDRAM处理。

较佳地，所述预填充控制模块，通过预先设置的与每一TDMoIP数据包传输通道相对应的计时器，监测该通道上等待TDMoIP数据包到达的时间，当等待数据包到达的时间超过预设的时间阈值时，确定该通道发生数据包丢失，并记录该通道的通道号。

较佳地，所述时间阈值，是预先根据TDMoIP数据包的间隔时间和组包时间，预先设置的。

较佳地，所述包处理模块，还用于：当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，与期望的报文序列号相等时，确定该数据包为正常数据包，并发送给SDRAM处理。

较佳地，所述包处理模块，还用于：当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，小于期望的报文序列号时，确定该数据包为错序数据包，将错序数据包替换丢包补偿的同一报文序列号的数据包。

综上所述，本发明实施例由于充分利用了外部缓存的空闲带宽和TDM报文的数据特性进行数据报文预填充处理，把需要突发填充的报文在外部缓存带宽空闲时提前处理，能有效地解决当网络大量丢包而导致突发的填充大量等效数据时占用全部外部缓存带宽，并可能导致正确包丢失降低芯片的性能问题，而且不会占用外部缓存的有效带宽(当外部缓存带宽空闲时预填充)，提高了芯片的整体性能。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种数据传输处理方法，其特征在于，该方法包括：

当时分复用业务在IP网上传输TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；

当同步动态随机存储器SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理；

其中，所述当TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道，包括：

通过预先设置的与每一TDMoIP数据包传输通道相对应的计时器，监测该通道上等待TDMoIP数据包到达的时间，当等待数据包到达的时间超过预设的时间阈值时，确定该通道发生数据包丢失，并记录该通道的通道号。

2.根据权利要求1所述的方法，其特征在于，所述时间阈值，是预先根据TDMoIP数据包的间隔时间和组包时间，预先设置的。

3.根据权利要求1所述的方法，其特征在于，该方法还包括：

当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，与期望的报文序列号相等时，确定该数据包为正常数据包，并发送给SDRAM处理。

4.根据权利要求1所述的方法，其特征在于，该方法还包括：

当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，小于期望的报文序列号时，确定该数据包为错序数据包，将错序数据包替换已接收到的同一报文序列号的数据包。

5.一种数据传输处理装置，其特征在于，该装置包括：

预填充控制模块，用于当时分复用业务在IP网上传输TDMoIP数据包传输通道上发生数据包丢失时，记录发生数据包丢失的TDMoIP数据包传输通道；

包处理模块，用于当同步动态随机存储器SDRAM空闲时，对发生数据包丢失的TDMoIP数据包传输通道进行数据包补偿，并将补偿的数据包发送给SDRAM处理；

其中，所述预填充控制模块，通过预先设置的与每一TDMoIP数据包传输通道相对应的计时器，监测该通道上等待TDMoIP数据包到达的时间，当等待数据包到达的时间超过预设的时间阈值时，确定该通道发生数据包丢失，并记录该通道的通道号。

6.根据权利要求5所述的装置，其特征在于，所述时间阈值，是预先根据TDMoIP数据包的间隔时间和组包时间，预先设置的。

7.根据权利要求5所述的装置，其特征在于，所述包处理模块，还用于：当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，与期望的报文序列号相等时，确定该数据包为正常数据包，并发送给SDRAM处理。

8.根据权利要求5所述的装置，其特征在于，所述包处理模块，还用于：当在TDMoIP数据包传输通道上接收到的数据包的报文序列号，小于期望的报文序列号时，确定该数据包为错序数据包，将错序数据包替换已接收到的同一报文序列号的数据包。

9.一种伪线仿真PWE3设备，其特征在于，该设备包括权利要求6-8任一权项所述的数据传输处理装置。