CN102376602B - 用于测量底部抗反射涂层材料的挥发特性的方法 - Google Patents

用于测量底部抗反射涂层材料的挥发特性的方法 Download PDF

Info

Publication number
CN102376602B
CN102376602B CN201010267570.9A CN201010267570A CN102376602B CN 102376602 B CN102376602 B CN 102376602B CN 201010267570 A CN201010267570 A CN 201010267570A CN 102376602 B CN102376602 B CN 102376602B
Authority
CN
China
Prior art keywords
antireflective coating
bottom antireflective
thickness
measuring
reflective coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010267570.9A
Other languages
English (en)
Other versions
CN102376602A (zh
Inventor
罗大杰
安辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010267570.9A priority Critical patent/CN102376602B/zh
Publication of CN102376602A publication Critical patent/CN102376602A/zh
Application granted granted Critical
Publication of CN102376602B publication Critical patent/CN102376602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明涉及一种用于测量底部抗反射涂层材料的挥发特性的方法,所述方法包括以下步骤:在晶片上涂覆底部抗反射涂层;以第一温度对晶片烘烤持续第一时间;测量底部抗反射涂层的厚度以得到第一厚度;以第二温度对晶片烘烤持续第二时间;测量底部抗反射涂层的厚度以得到第二厚度;使用第一厚度和第二厚度来测量底部抗反射涂层的材料的挥发特性。根据本发明的方法,可以在半导体制造过程中,对于不同底部抗反射涂层材料的“挥发度”特性进行测量。能够保证在进行测量和分析后得出准确的结论,有助于通过简便的步骤得到底部抗反射涂层材料的最优方案,用以选择最低“挥发度”特性的底部抗反射涂层材料,从而降低底部抗反射涂层导致的机台故障等风险。

Description

用于测量底部抗反射涂层材料的挥发特性的方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种用于测量底部抗反射涂层材料的挥发特性的方法。
背景技术
随着超大规模集成电路工艺的发展,半导体工艺现已经进入了超深亚微米时代。在半导体制造工艺中,高度吸收性抗反射涂层在光刻法中的使用是减少由光从高度反射性衬底的背反射产生的问题的简单方法。背反射性的两个主要缺点是薄膜干涉效应和反射刻痕。当抗蚀剂的厚度变化时,薄膜干涉或驻波导致由抗蚀剂膜中总光强度变化引起临界线宽度尺寸的变化。当在包含表面形态特征的器件表面通过光刻胶形成图案时,反射刻痕变得更加严重,所述表面形态特征通过光刻胶膜散射光,导致线宽度变化,并且在极端情况下,形成具有完全光刻胶损失的区域。
底部抗反射涂层(BARC)的使用提供了消除反射率的最好解决方案。该方案是将底部抗反射涂层涂覆在衬底上,然后在抗反射涂层的上方涂覆一层光刻胶,将光刻胶成像式曝光并显影,然后典型地刻蚀在曝光区域中的抗反射涂层并因此将光刻胶图案转印到衬底上。现有技术中已知的大多数抗反射涂层设计为能被干蚀。与光刻胶相比,抗反射膜的蚀刻速率需要相对高,使得蚀刻了抗反射膜而没有在蚀刻工艺期间过度损失抗蚀剂膜。
在使用底部抗反射涂层时需要对其进行高温烘烤,用以使其产生聚合物交联(crosslink)。然而在高温烘烤的情况下,聚合物将会发生反应并释放出一些小分子。这些小分子将随着溶剂而挥发。在经过长时间使用后,机台将由于上述的底部抗反射涂层“挥发度(out-gassing)”作用而变得污浊,并且进一步会有晶体散落到晶片上而导致所制造的半导体器件产生缺陷。
如图1所示,为半导体制造领域提出的先进的底部抗反射涂层发展战略示意图。其中提出了用于浸入(immersion)应用的高品质底部抗反射涂层需要集合低“挥发度”特性、高蚀刻速率特性和具有可定制选择属性为一体。而对不同底部抗反射涂层材料的“挥发度”特性的测量和分析是其中重要一环。
综上所述,在光刻工艺中对不同底部抗反射涂层材料的“挥发度”特性进行有效而准确的测量和分析已经成为当今半导体制造技术领域亟待解决的课题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术的使用底部抗反射涂层会因为其“挥发度”作用而使机台变得污浊、导致晶片故障而需要对不同底部抗反射涂层材料的“挥发度”特性进行测量和分析的问题,本发明公开了一种用于测量底部抗反射涂层材料的挥发特性的方法,所述方法包括以下步骤:在晶片上涂覆底部抗反射涂层;以第一温度对所述晶片烘烤持续第一时间;测量所述底部抗反射涂层的厚度以得到第一厚度;以第二温度对所述晶片烘烤持续第二时间;测量所述底部抗反射涂层的厚度以得到第二厚度;使用所述第一厚度和所述第二厚度来测量所述底部抗反射涂层的材料的挥发特性。
根据本发明的一个方面,其中所述第一温度为80-140摄氏度。
根据本发明的一个方面,其中所述第一温度为100摄氏度。
根据本发明的一个方面,其中所述第一时间为30-150秒。
根据本发明的一个方面,其中所述第一时间为60秒。
根据本发明的一个方面,其中所述第二温度为140-250摄氏度。
根据本发明的一个方面,其中所述第二温度为200摄氏度。
根据本发明的一个方面,其中所述第二时间为30-150秒。
根据本发明的一个方面,其中所述第二时间为60秒。
根据本发明的一个方面,其中使用所述第一厚度和所述第二厚度的差值来测量所述底部抗反射涂层的材料的挥发特性
根据本发明所提供的用于测量底部抗反射涂层材料的挥发特性的方法,可以方便地应用于半导体制造过程的光刻技术中,并对于不同底部抗反射涂层材料的“挥发度”特性进行测量和分析。并且能够保证在进行测量和分析后能够得出准确的结论,有助于通过简便的步骤得到关于选择底部抗反射涂层材料的最优方案,用以选择具有最低“挥发度”特性的底部抗反射涂层材料,从而降低底部抗反射涂层导致的机台故障等风险。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1是半导体制造领域提出的先进的底部抗反射涂层发展战略示意图;以及
图2是根据本发明的一个实施例的一种用于测量底部抗反射涂层材料的挥发特性的方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤和结构,以便说明本发明是如何解决现有技术中使用底部抗反射涂层会因为其“挥发度”作用而使机台变得污浊、导致晶片故障而需要对不同底部抗反射涂层材料的“挥发度”特性进行测量和分析的问题。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
如图2所示,为根据本发明的一个实施例的一种用于测量底部抗反射涂层材料的挥发特性的方法200的流程图。在一般情况下,对底部抗反射涂层的烘烤温度范围是180-250摄氏度,而聚合物开始发生反应的温度范围是140-160摄氏度。在诸如140摄氏度以下的低温情况下,聚合物将不会发生交联并且也不会释放出小分子。在本实施例中,首先在步骤201中对晶片涂覆上底部抗反射涂层。接着在步骤202中对具有底部抗反射涂层的晶片以100摄氏度的温度进行烘烤,并且烘烤时间是60秒,用以使溶剂挥发。接着在步骤203中对具有底部抗反射涂层的厚度进行测量。在步骤204中,对具有底部抗反射涂层的晶片以200摄氏度的温度再一次进行烘烤,并且烘烤时间是60秒,用以使聚合物发生交联并且释放出小分子。在步骤205中,对具有底部抗反射涂层的厚度再一次进行测量。在步骤206中,使用在步骤203和步骤205中测量的两个厚度来对底部抗反射涂层材料的挥发特性进行测量。
在根据本发明的一个实施例中,在步骤202中,用以使溶剂挥发的、对具有底部抗反射涂层的晶片的烘烤温度可以在80-140摄氏度中选择,优选是100摄氏度,并且烘烤时间可以持续30-150秒,优选是60秒。
在根据本发明的一个实施例中,在步骤204中,用以使聚合物发生交联并且释放出小分子的、对具有底部抗反射涂层的晶片的再一次烘烤温度可以在140-250摄氏度中选择,优选是200摄氏度,并且烘烤时间可以持续30-150秒,优选是60秒。
在根据本发明的一个实施例中,在步骤206中,使用在步骤203和步骤205中测量的两个厚度的差值来对底部抗反射涂层材料的挥发特性进行测量。其中对底部抗反射涂层的厚度的测量可以使用美国KLA公司的AlerisTM系列产品。
在根据本发明的一个实施例中,经过实施本发明所提供的方法,可以得到如下结果:
厚度1(埃) 厚度2(埃) 厚度差(埃)
底部抗反射涂层材料A 960 803 157
底部抗反射涂层材料B 870 801 69
表1
在使用底部抗反射涂层的半导体制造过程中,通常只测量烘烤之后的底部抗反射涂层的厚度,并且使得其厚度为大约800埃,这个厚度可以存在1%的误差,即800±8埃的可接受范围。因此,为了使得烘烤后的底部抗反射涂层的厚度为大约800埃,对于不同的底部抗反射涂层材料来说在烘烤前所涂覆的厚度是不同的。虽然在半导体制造过程中只关注烘烤后的厚度,但是本发明为了测量底部抗反射涂层材料的挥发特性也同样测量烘烤前的厚度。
如表1所述,为分别对两种不同的底部抗反射涂层材料A和B实施根据图2中的步骤201至步骤206的测量后的结果。厚度1为步骤203中的测量结果,即为使烘烤之后的厚度为大约800埃而在烘烤之前涂覆的底部抗反射涂层的厚度,其中底部抗反射涂层材料A和材料B的厚度1分别为960埃和870埃。厚度2为步骤205中的测量结果,及烘烤之后的的厚度,其中材料A和材料B的厚度2分别为803埃和801埃。如表1所述,底部抗反射涂层材料A的两次测量厚度的差值为157埃,而底部抗反射涂层材料B的两次测量厚度差为69埃。由分析结果可以显然得知,由于在两次烘烤的过程中材料A损失的厚度要大于材料B,因此材料A的“挥发度”要比材料B严重。上述测量结果与材料A、B的供应商给出的定性分析吻合,但是更有利的是,通过本发明的方法能够准确地并且定量地分析出各种底部抗反射涂层材料的“挥发度”特性。
在本发明的一个实施例中,可以使用本发明提供的测量方法对多种底部抗反射涂层材料(诸如三种以上)进行测量,从而可以选出“挥发度”特性最好的材料,作为最优的底部抗反射涂层材料。
如本发明的实施例中的描述可知,本发明提供的测量方法步骤精简,在对晶片涂覆上底部抗反射涂层材料后,只需进行两次烘烤和两次测量便可得到最后的测量结果。因此在将本发明的方法应用到现有技术中时,可以通过简便的步骤得到关于选择底部抗反射涂层材料的最优方案。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种用于测量底部抗反射涂层材料的挥发特性的方法,所述方法包括以下步骤:
在晶片上涂覆底部抗反射涂层;
以第一温度对所述晶片烘烤持续第一时间以使所述底部抗反射涂层中的溶剂挥发,其中所述第一温度为80-140摄氏度;
测量所述底部抗反射涂层的厚度以得到第一厚度;
接着以第二温度对所述晶片烘烤持续第二时间以使所述底部抗反射涂层中的聚合物发生交联并且释放出小分子,其中所述第二温度为140-250摄氏度;
测量所述底部抗反射涂层的厚度以得到第二厚度;
使用所述第一厚度和所述第二厚度来测量所述底部抗反射涂层的材料的挥发特性。
2.根据权利要求1所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中所述第一温度为100摄氏度。
3.根据权利要求1所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中所述第一时间为30-150秒。
4.根据权利要求3所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中所述第一时间为60秒。
5.根据权利要求1所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中所述第二温度为200摄氏度。
6.根据权利要求1所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中所述第二时间为30-150秒。
7.根据权利要求6所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中所述第二时间为60秒。
8.根据权利要求1所述的用于测量底部抗反射涂层材料的挥发特性的方法,其中使用所述第一厚度和所述第二厚度的差值来测量所述底部抗反射涂层的材料的挥发特性。
CN201010267570.9A 2010-08-24 2010-08-24 用于测量底部抗反射涂层材料的挥发特性的方法 Active CN102376602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010267570.9A CN102376602B (zh) 2010-08-24 2010-08-24 用于测量底部抗反射涂层材料的挥发特性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010267570.9A CN102376602B (zh) 2010-08-24 2010-08-24 用于测量底部抗反射涂层材料的挥发特性的方法

Publications (2)

Publication Number Publication Date
CN102376602A CN102376602A (zh) 2012-03-14
CN102376602B true CN102376602B (zh) 2014-05-21

Family

ID=45795001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010267570.9A Active CN102376602B (zh) 2010-08-24 2010-08-24 用于测量底部抗反射涂层材料的挥发特性的方法

Country Status (1)

Country Link
CN (1) CN102376602B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024853A (en) * 1989-07-06 1991-06-18 Etat Francais Represente Par Le Ministre Method to control the thickness of an antireflection coating and implementation installation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7070914B2 (en) * 2002-01-09 2006-07-04 Az Electronic Materials Usa Corp. Process for producing an image using a first minimum bottom antireflective coating composition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024853A (en) * 1989-07-06 1991-06-18 Etat Francais Represente Par Le Ministre Method to control the thickness of an antireflection coating and implementation installation

Also Published As

Publication number Publication date
CN102376602A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101906647B1 (ko) 고처리량 박막 특성화 및 결함 검출
KR100887352B1 (ko) 노광 조건 설정 방법, 기판 처리 장치 및 컴퓨터 프로그램이 수록된 기록매체
US6912438B2 (en) Using scatterometry to obtain measurements of in circuit structures
US7235336B1 (en) Method for determining photoresist thickness and structure formed using determined photoresist thickness
CN102376602B (zh) 用于测量底部抗反射涂层材料的挥发特性的方法
Suh et al. Roughness study on line and space patterning with chemo-epitaxy directed self-assembly
US9791788B2 (en) Method of manufacturing a semiconductor device
CN104167375A (zh) 一种量测宽度的方法
Liao et al. Capability testing based on subsamples: a case on photolithography process control in wafer fabrication
CN105093815B (zh) 器件设计尺寸的提取方法
CN103076715B (zh) 掩模板、曝光设备最佳焦距的监控方法
Yin et al. Yield Improvement Methodology with addressing Design Systematics during Production Ramp-up
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US8782569B1 (en) Method for inspecting photo-mask
CN112563150B (zh) 提高芯片内器件性能均匀性的方法、装置及电子设备
US7101817B2 (en) System and method for determining line widths of free-standing structures resulting from a semiconductor manufacturing process
Yoon et al. A novel design-based global CDU metrology for 1X nm node logic devices
Sautter et al. Development Process Control And Optimization Utilizing An End Point Monitor
Hiraiwa et al. Statistical-noise effect on power spectrum of long-range-correlated line-edge and line-width roughness
JP2007012778A (ja) 薬液の認定方法および半導体装置の製造方法
Cheung et al. Application of optical CD for characterization of 70nm dense lines
Wang et al. Solutions to Calibration Errors of OPC Models for Special Pattern Below 40 NM Nodes
Sakaida et al. Multilayer BARCs for hyper-NA immersion lithography process
Yu et al. Metrology exposure-induced resist and ARC damage
CN103186037A (zh) 一种制造半导体器件的光刻工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130107

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant