CN102354527A - 一种降低固态存储系统响应时间的方法 - Google Patents
一种降低固态存储系统响应时间的方法 Download PDFInfo
- Publication number
- CN102354527A CN102354527A CN2011101480568A CN201110148056A CN102354527A CN 102354527 A CN102354527 A CN 102354527A CN 2011101480568 A CN2011101480568 A CN 2011101480568A CN 201110148056 A CN201110148056 A CN 201110148056A CN 102354527 A CN102354527 A CN 102354527A
- Authority
- CN
- China
- Prior art keywords
- data
- error
- solid
- memory system
- state memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种降低固态存储系统响应时间的方法，通过将检错码编码及数据传输操作提前，与解码结果校验并行执行，加上提出错误注入控制模块的方法，当纠错码解码结果校验操作发现纠错码解码结果有误时，固态存储系统控制器立即将检错码编码输出的数据流中一个或多个比特进行错误翻转，主机就会自动丢弃整帧数据并要求固态存储系统重新发送此数据帧。避免了现有的延长固态存储系统的响应时间和降低固态存储系统的响应速度的缺陷，非常有效地降低了固态存储系统数据读取操作的响应时间。
Description
技术领域
本发明属于存储器与计算机体系技术领域，特别是一种降低固态存储系统响应时间的方法。
背景技术
作为唯一主流的固态非挥发数据储存技术，闪存已经成为了全球半导体产业体系中发展最为迅速的一环。2010年市场研究报告显示，闪存产品的市场已突破200亿美元。虽然目前闪存主要用于消费性电子产品例如数字照相机和手机，以闪存作为存储介质的固态存储系统正在得到业界的广泛关注。使用闪存作为存储介质的固态存储系统比传统存储系统的速度可提高10至100倍。除了速度上的优势，由于完全没有机械结构，固态存储系统在抗震性能、发热功耗、使用噪音和体积重量方面都有着显著的优势。固态存储系统主要包含一个固态存储系统控制器和一个以上闪存芯片。
浮栅金属氧化物半导体晶体管是闪存芯片的基本信息存储单元。浮栅金属氧化物半导体晶体管的阈值电压可以通过注射一定数量的电子进入浮栅而改变。因此，通过对浮栅内电子数目的精确控制，每个存储单元，即浮栅金属氧化物半导体晶体管，可储存多个比特信息。精确控制浮栅内电子数目的过程通常被称为编程。在每一个存储单元可以被编程之前，其浮栅内的所有电子必须被移走，从而使得其阈值电压被置为最低，这个过程被称为擦除。在对信息存储单元编程的过程中，业界通常使用一种渐进式的“编程-校验-再编程”的方法以实现对浮栅内电子数目的精确控制。重复的“编程/擦除”的操作会逐渐降低浮栅金属氧化物半导体晶体管的噪音容限，从而使得闪存芯片只有一定的“编程/擦除”次数限度，加上随着闪存制造工艺精度的不断提高，闪存器件的存储密度不断升高、价格不断下降，这样更加重了重复“编程/擦除”操作对于信息存储单元的副作用，使得闪存芯片的使用寿命和可靠性不断下降，由此固态存储系统控制器必须采用越来越强大而复杂的纠错码来应付不断下降的闪存信息存储单元可靠性，以保证整个固态存储系统的可靠性和使用寿命.然而，纠错码的解码及校验过程会引入一定的延迟，进而延长固态存储系统的响应时间、降低固态存储系统的响应速度。而且越复杂的纠错码通常会导致越长的解码及校验延迟、进而带来数据读取响应时间这一重要的固态存储系统性能指标的严重下降。
发明内容
为了克服上述现有技术存在的不足，本发明的目的在于提供一种降低固态存储系统响应时间的方法，避免了现有的延长固态存储系统的响应时间和降低固态存储系统的响应速度的缺陷，非常有效地降低了固态存储系统数据读取操作的响应时间。
为了达到上述目的，本发明所采用的技术方案是：
一种降低固态存储系统响应时间的方法，首先固态存储系统控制器将读自闪存的每帧用户数据读入其内的纠错码解码器，纠错码解码器对该帧用户数据进行纠错码解码操作，纠错码解码操作完成后得到了纠错码解码数据，接着将该纠错码解码数据同时并行输入固态存储系统控制器内的解码结果校验器和检错码编码及数据传输器，一方面纠错码解码数据由解码结果校验器进行解码结果校验操作，经解码结果校验操作所获得的解码结果实时传输至固态存储系统控制器内的错误注入控制模块；另一方面纠错码解码数据由检错码编码及数据传输器先进行检错码编码，得到编码后数据，这时如果传输至错误注入控制模块所述的编码后的解码结果是发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据中一个以上的比特进行错误翻转，将该进行错误翻转后的结果通过数据传输接口进行数据输出发送到主机，如果传输至错误注入控制模块所述的编码后的解码结果是未发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据直接通过数据传输接口进行数据输出发送到主机，随后主机对接收到的数据启动检错码校验，如果在校验过程中发现错误，就丢弃接收到的数据并要求固态存储系统控制器重新发送所述的该帧用户数据，如果在校验完毕时未发现错误，就接收此接收到的数据。
所述的纠错码解码器和检错码编码及数据传输器之间插入预设深度的缓冲器，该缓冲器为先入先出缓冲器。
所述的每帧用户数据或者为两个以上的分块数据构成，这样每个分块数据按照等同于针对每帧用户数据采用的所述降低固态存储系统响应时间的方法进行处理。
本发明通过将检错码编码及数据传输操作提前，与解码结果校验并行执行，这样可直接降低固态存储系统数据读取响应时间，加上提出错误注入控制模块的方法，当纠错码解码结果校验操作发现纠错码解码结果有误时，固态存储系统控制器立即将检错码编码输出的数据流中一个或多个比特进行错误翻转，但同时仍将整帧数据通过数据传输接口送至主机以确保满足接口标准要求。当主机收到数据并进行检错码校验时，由于检错码数据已经被故意破坏，检错码校验操作必定失败，所以主机就会自动丢弃整帧数据并要求固态存储系统重新发送此数据帧。避免了现有的延长固态存储系统的响应时间和降低固态存储系统的响应速度的缺陷，非常有效地降低了固态存储系统数据读取操作的响应时间。
附图说明
图1是本发明的工作结构原理示意图。
图2是本发明的工作原理流程示意图。
图3是本发明的带有缓冲器的工作结构原理示意图。
具体实施方式
下面结合附图对本发明作更详细的说明。
现有技术中的固态存储系统控制器在读取每一帧用户数据时，固态存储系统控制器必须对所读数据进行纠错码解码操作，当解码操作完成后，为了进一步确保纠错码解码的正确性，固态存储系统控制器需要进行纠错码解码结果校验操作，当解码得到的用户数据被认证为准确无误之后，固态存储系统控制器通过相应的数据传输接口将整帧用户数据传送至主机，由于数据在链路传输过程中有可能会发生错误，所以为了确保主机能够检测到数据传输过程中的错误，数据传输接口标准要求数据在传输之前经过检错码编码。当主机接收完毕整帧数据时，会启动检错码校验，一旦发现错误，就会丢弃整帧数据并要求固态存储系统重新发送此帧数据，这样固态存储系统数据读取操作的响应时间在固态存储系统控制器内主要包括纠错码解码时间、纠错码解码结果校验时间以及检错码编码时间，其中固态存储系统响应时间主要由纠错码解码时间和纠错码解码结果校验时间所决定，在现行产品设计中，固态存储系统控制器必须在纠错码解码和纠错码解码结果校验操作完全结束并确认整帧数据完全无误之后，才可进行检错码编码及数据输出。如图1和图2所示，首先固态存储系统控制器将读自闪存的每帧用户数据读入其内的纠错码解码器，纠错码解码器对该帧用户数据进行纠错码解码操作，纠错码解码操作完成后得到了纠错码解码数据，接着将该纠错码解码数据同时并行输入固态存储系统控制器内的解码结果校验器和检错码编码及数据传输器，一方面纠错码解码数据由解码结果校验器进行解码结果校验操作，经解码结果校验操作所获得的解码结果实时传输至固态存储系统控制器内的错误注入控制模块；另一方面纠错码解码数据由检错码编码及数据传输器先进行检错码编码，得到编码后数据，这时如果传输至错误注入控制模块所述的编码后的解码结果是发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据中一个以上的比特进行错误翻转，将该进行错误翻转后的结果通过数据传输接口进行数据输出发送到主机，如果传输至错误注入控制模块所述的编码后的解码结果是未发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据直接通过数据传输接口进行数据输出发送到主机，随后主机对接收到的数据启动检错码校验，如果在校验过程中发现错误，就丢弃接收到的数据并要求固态存储系统控制器重新发送所述的该帧用户数据，如果在校验完毕时未发现错误，就接收此接收到的数据。如图3所示，另外为了确保满足要求在检错码编码及数据传输结束之前，纠错码解码结果校验操作必须已经完成的目的，所述的纠错码解码器和检错码编码及数据传输器之间插入预设深度的缓冲器，该缓冲器为先入先出缓冲器。所述的每帧用户数据或者为两个以上的分块数据构成，这样每个分块数据按照等同于针对每帧用户数据采用的所述降低固态存储系统响应时间的方法进行处理，这样作可更有效地降低固态存储系统控制器中纠错码编解码的运算复杂度。也能更加有效地降低固态存储系统数据读取操作的响应时间。
Claims (3)
1.一种降低固态存储系统响应时间的方法，其特征在于：首先固态存储系统控制器将读自闪存的每帧用户数据读入其内的纠错码解码器，纠错码解码器对该帧用户数据进行纠错码解码操作，纠错码解码操作完成后得到了纠错码解码数据，接着将该纠错码解码数据同时并行输入固态存储系统控制器内的解码结果校验器和检错码编码及数据传输器，一方面纠错码解码数据由解码结果校验器进行解码结果校验操作，经解码结果校验操作所获得的解码结果实时传输至固态存储系统控制器内的错误注入控制模块；另一方面纠错码解码数据由检错码编码及数据传输器先进行检错码编码，得到编码后数据，这时如果传输至错误注入控制模块所述的编码后的解码结果是发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据中一个以上的比特进行错误翻转，将该进行错误翻转后的结果通过数据传输接口进行数据输出发送到主机，如果传输至错误注入控制模块所述的编码后的解码结果是未发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据直接通过数据传输接口进行数据输出发送到主机，随后主机对接收到的数据启动检错码校验，如果在校验过程中发现错误，就丢弃接收到的数据并要求固态存储系统控制器重新发送所述的该帧用户数据，如果在校验完毕时未发现错误，就接收此接收到的数据。
2.根据权利要求1所述的方法，其特征在于：所述的纠错码解码器和检错码编码及数据传输器之间插入预设深度的缓冲器，该缓冲器为先入先出缓冲器。
3.根据权利要求1或2所述的方法，其特征在于：所述的每帧用户数据或者为两个以上的分块数据构成，这样每个分块数据按照等同于针对每帧用户数据采用的所述降低固态存储系统响应时间的方法进行处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101480568A CN102354527A (zh) | 2011-06-02 | 2011-06-02 | 一种降低固态存储系统响应时间的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101480568A CN102354527A (zh) | 2011-06-02 | 2011-06-02 | 一种降低固态存储系统响应时间的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102354527A true CN102354527A (zh) | 2012-02-15 |
Family
ID=45578071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101480568A Pending CN102354527A (zh) | 2011-06-02 | 2011-06-02 | 一种降低固态存储系统响应时间的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102354527A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108399108A (zh) * | 2017-02-07 | 2018-08-14 | 西部数据技术公司 | 读取操作和软解码时序 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009053962A2 (en) * | 2007-10-22 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US20090132755A1 (en) * | 2007-11-21 | 2009-05-21 | Micron Technology, Inc. | Fault-tolerant non-volatile integrated circuit memory |
| US20090132889A1 (en) * | 2007-11-21 | 2009-05-21 | Micron Technology, Inc. | Memory controller supporting rate-compatible punctured codes |
| CN101847447A (zh) * | 2009-03-27 | 2010-09-29 | 联发科技股份有限公司 | 存储控制器、存储控制方法及数据存取系统 |
-
2011
- 2011-06-02 CN CN2011101480568A patent/CN102354527A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009053962A2 (en) * | 2007-10-22 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US20090132755A1 (en) * | 2007-11-21 | 2009-05-21 | Micron Technology, Inc. | Fault-tolerant non-volatile integrated circuit memory |
| US20090132889A1 (en) * | 2007-11-21 | 2009-05-21 | Micron Technology, Inc. | Memory controller supporting rate-compatible punctured codes |
| CN101847447A (zh) * | 2009-03-27 | 2010-09-29 | 联发科技股份有限公司 | 存储控制器、存储控制方法及数据存取系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108399108A (zh) * | 2017-02-07 | 2018-08-14 | 西部数据技术公司 | 读取操作和软解码时序 |
| CN108399108B (zh) * | 2017-02-07 | 2021-07-30 | 西部数据技术公司 | 读取操作和软解码时序 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102077176B (zh) | 存储器系统的回拷优化 | |
| KR101369444B1 (ko) | 정정 불가능한 에러를 해결하는 하이브리드 에러 정정 코딩 | |
| US8726140B2 (en) | Dummy data padding and error code correcting memory controller, data processing method thereof, and memory system including the same | |
| KR101306645B1 (ko) | 시행착오에 의한 에러 보정 디코딩 | |
| US8938656B2 (en) | Data storage device with intermediate ECC stage | |
| CN101162449B (zh) | Nand flash控制器及其与nand flash芯片的数据交互方法 | |
| KR101990971B1 (ko) | 메모리, 메모리 시스템, 및 메모리에 대한 에러 검출/정정 방법 | |
| US20150169406A1 (en) | Decoding techniques for a data storage device | |
| US9778985B1 (en) | Operating method of data storage device | |
| TW201913686A (zh) | 錯誤檢查糾正解碼方法與裝置 | |
| CN103839594A (zh) | 固态储存装置及其联合编解码方法 | |
| CN101937724A (zh) | 用于执行拷贝回存操作的方法以及闪存存储设备 | |
| US20150155058A1 (en) | Error correction code unit, self-test method and associated controller applied to flash memory device for generating soft information | |
| CN101329916A (zh) | 闪存装置纠错码控制器以及相关方法和存储系统 | |
| CN103544073A (zh) | 读取闪存中区块的数据的方法及相关的记忆装置 | |
| TWI438777B (zh) | 一種快閃記憶體控制器之資料傳輸保護裝置 | |
| CN105808371A (zh) | 数据备份与恢复方法、控制芯片及存储装置 | |
| CN102929741B (zh) | 一种提高闪存芯片纠错码使用效率的方法、系统及控制器 | |
| CN105989890A (zh) | 用于快闪存储器的增量llr 产生 | |
| US9043672B2 (en) | Memory controller, storage device, and memory control method | |
| US20200220561A1 (en) | Code Rate Switching Mechanism for Flash Memory | |
| CN101634938A (zh) | 固态硬盘的数据迁移方法、数据迁移装置及固态硬盘 | |
| CN102354535A (zh) | 逻辑单元复用系统 | |
| CN102354527A (zh) | 一种降低固态存储系统响应时间的方法 | |
| CN105630425B (zh) | 一种数据管理方法、装置及终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20120215 |
|
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |