CN102340393A - 具有错误更正能力的接收器 - Google Patents
具有错误更正能力的接收器 Download PDFInfo
- Publication number
- CN102340393A CN102340393A CN2010102327842A CN201010232784A CN102340393A CN 102340393 A CN102340393 A CN 102340393A CN 2010102327842 A CN2010102327842 A CN 2010102327842A CN 201010232784 A CN201010232784 A CN 201010232784A CN 102340393 A CN102340393 A CN 102340393A
- Authority
- CN
- China
- Prior art keywords
- data
- soft
- error correction
- sequence
- sign indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
一种具有错误更正能力的接收器。软性切片器产生量化数据及相应软性数据。具有错误复原的解码器产生解码量化数据及软性序列,可更正量化数据的一位。具有码更正的串行至并行(S/P)转换器产生并行数据,可更正解扰码数据位的二位。
Description
技术领域
本发明有关一种计算机网络,特别是关于一种具有错误更正能力的快速以太网络(fast Ethernet)接收器。
背景技术
以太网络(Ethernet)为一种基于分组的计算机网络,普遍用于建构局域网络。快速以太网络(fast Ethernet)或称为100BASE-TX的额定数据传送速率每秒可达100兆位。
快速以太网络或100BASE-TX规范于IEEE 802.3,当操作于段长为100公尺的类别5(CAT5)的非屏蔽双绞线(unshielded twisted-pair,UTP)时,其符号速率(symbol rate)可达125百万赫兹(Hz)。根据规范,快速以太网络不需额外前向错误代码(ECC),即可达到小于10-9的位错误率(BER)。然而,因为线路老旧、多段连接、段长大于规范长度、缆线类别小于CAT5或非理想参数,例如信号抖动(jitter)、回波损耗(return loss)或上升/下降时间,使得实际的快速以太网络经常无法达到规范的位误码率(BER)。
鉴于传统快速以太网络接收器经常无法提供规范的效能,因此亟需提出一种新颖的快速以太网络接收器,使其具有有更正错误的能力但又不需额外使用前向错误代码(ECC)。
发明内容
鉴于上述,本发明实施例的目的之一在于提供一种局域网络,其内接收器(inner receiver)可更正一位错误,其外接收器(outer receiver)可更正二位错误。
根据本发明实施例,公开了一种具有错误更正能力的接收器。本发明的接收器包含一信号处理器,根据接收器的输入信号以产生等化信号;一软性切片器,根据等化信号以产生量化数据及相应软性数据;一具有错误 复原的解码器可根据量化数据以产生解码量化数据,且根据软性数据以产生软性序列,其中该具有错误复原的解码器可更正量化数据的一位;一解扰码器,用于根据解码的量化数据及软性序列,产生解扰码数据位;一具有码更正的串行至并行(S/P)转换器,根据解扰码数据位以产生并行数据,其中该具有码更正的S/P转换器可更正解扰码数据位的二位;以及一码群组对准有限状态机,可侦测并行数据的码边界及分组边界,以产生码数据。
附图说明
图1显示本发明实施例的快速以太网络接收器的方块图。
图2显示MDI RX信号处理器的详细的方块图。
图3显示本发明实施例的软性切片器的详细的方块图。
图4A显示本发明实施例中具有错误复原的MLT3解码器的详细的方块图。
图4B显示简化的MLT3解码器。
图5显示使用无效MLT3转换更正器以更正无效MLT3转换的流程图。
图6显示解扰码器的详细的方块图。
图7例示一分组,其依序包含有I码、J码、K码、分组数据主体、T码及R码。
图8显示本发明实施例中具有码更正的S/P转换器的详细的方块图。
图9显示毁坏码群组更正器于更正毁坏码群组的流程图。
图10A例示传送器的4B/5B编码器的查找表(LUT_4B5B)。
图10B例示5B/4B解码器的逆查找表(LUT_5B4B),其将五位数据逆向映射至四位数据。
【主要组件符号说明】
100接收器
110媒体相关接口(MDI)接收信号处理器
1100自动增益控制器(AGC)
1102通道均衡器(EQ)
1104符号时序复原(STR)单元
1106基准线漫游补偿器(BLWC)
120软性切片器
1200三阶量化器
1202M阶量化器
130具有错误复原的多阶传送-3(MLT3)解码器
131-132步骤
1300无效MLT3转换更正器
1302MLT3解码单元
1304第一触发器(FF)
1306第二触发器(FF)
140解扰码器
1400锁定撷取单元
1402线性反馈移位缓存器(LFSR)
1404互斥或逻辑闸
150具有码更正的串行至并行(S/P)转换器
151-162步骤
1500毁坏码群组更正器
1502第一触发器(FF)
1504第二触发器(FF)
160五位(5B)码群组对准有限状态机
170五位至四位(5B/4B)解码器
180媒体独立接口(MII)
MDI_RX_P差分信号
MDI_RX_N差分信号
RX_MDI等化信号
RX_CLK复原频率
RX_MLT3 MLT3数据
RX_S0软性数据
RX_NRZI解码MLT3数据
RX_S1软性序列
RX_1B解扰码数据位
RX_S2软性序列
RX_5B五位数据
RX_FSM状态
RX_IND指示器
RX_15B并行数据
RX_4B解码四位数据
RX_DV分组信号
RX_ER错误信号
RXD分组数据
具体实施方式
图1显示本发明实施例的快速以太网络接收器100的方块图。快速以太网络的规范细节可参考IEEE 802.3,特别是2000年版本的IEEE802.3条款(Clause)24。虽然本实施例以100BASE-TX或快速以太网络作为例示,然而也适用于其它局域网络,例如千兆位(gigabit)以太网络。再者,以下所述实施例的实施可使用硬件、软件、固件、数字信号处理器、专用集成电路或其组合。
接收器100可分为二部分:内接收器及外接收器。内接收器包含媒体相关接口(MDI)接收(RX)信号处理器110、软性切片器(soft slicer)120、具有错误复原的多阶传送-3(MLT3)解码器130。外接收器包含解扰码器(de-scrambler)140、具有码更正的串行至并行(S/P)转换器150、五位(5B)码群组对准有限状态机(code group alignment finite statemachine)160、五位至四位(5B/4B)解码器170及媒体独立接口(MII)180。
MDI RX信号处理器110于MDI接口处接收差分信号MDI_RX_P及MDI_RX_N。MDI RX信号处理器110可以是一数字信号处理器(DSP),但不限于此。图2显示MDI RX信号处理器110的详细的方块图。其中,差分信号MDI_RX_P及MDI_RX_N经由自动增益控制器(AGC)1100而放大。自动增益控制器(AGC)1100的输出受到通道均衡器(EQ)1102的等化,以产生 等化信号RX_MDI。自动增益控制器(AGC)1100的输出还受到符号时序复原(STR)单元1104的处理,以得到复原频率RX_CLK。基准线漫游补偿器(baseline wander compensator,BLWC)1106根据等化信号RX_MDI及来自软性切片器120的MLT3数据RX_MLT3,以更正基准线漫游。
图3显示本发明一实施例的软性切片器120的详细的方块图。在本实施例中,软性切片器120包含三阶量化器1200及多阶(或M阶)量化器1202。三阶量化器1200可将等化信号RX_MDI映射至+1、0和-1三阶的其中之一,以产生三阶量化数据或MLT3数据RX_MLT3。其中,每一等化信号RX_MDI由RX_MLT3的二位来表示。另一方面,M阶量化器1202可将等化信号RX_MDI映射至多阶的其中之一,因而产生软性数据RX_S0。其中,较靠近+1、0中央或者0、-1中央的等化信号RX_MDI被映射至较小的量化数据或软性数据RX_S0,表示该信号具有较低可靠度。相反的,较靠近+1、0或-1的等化信号RX_MDI则被映射至较大的量化数据或软性数据RX_S0,表示该信号具有较高可靠度。每一等化信号RX_MDI由RX_S0的m(=log2(M))位来表示。
图4A显示本发明一实施例中具有错误复原的MLT3解码器130的详细的方块图。MLT3解码器130除了包含MLT3解码单元1302,还包含n-1个串联的第一触发器(FF)1304,用于储存MLT3数据RX_MLT3的序列;且包含n-1个串联的第二触发器(FF)1306,用于储存软性数据RX_S0的序列。MLT3解码单元1302输出解码的MLT3数据RX_NRZI,而串联的第二触发器(FF)1306则输出软性序列RX_S1。图4B显示简化的MLT3解码器130,其中设定n=2且m=3,其中m=log(M),M为M阶量化器1202(图3)的总阶数。MLT3解码器130还包含无效MLT3转换更正器(invalid-MLT3-transitioncorrector)1300,用于更正MLT3数据RX_MLT3的一个位。
无效MLT3转换更正器1300根据MLT3数据RX_MLT3的序列及软性数据RX_S0的序列,主要执行以下二步骤以更正错误:(1)于步骤131中侦测含有无效MLT3转换的错误事件,及(2)于步骤132中决定错误位置,如图5所示。来自发送器的MLT3编码器(未显示于图式)的有效MLT3会循环于”0”、”+1”、”0”、”-1”。对于图4B的无效MLT3转换更正器1300,其会寻找以下的事件:以”+1”或”-1”开头的二相邻MLT3数据RX_MLT3,其和为0。换句话说,步骤131侦测序列{+1-1}或{-1+1}为错 误事件。当侦测到错误事件后,其中一个MLT3数据RX_MLT3即被更正。在本实施例中,具有最小软性数据RX_S0的MLT3数据RX_MLT3被视为错误位。
对于图4的MLT3解码器130,其无效MLT3转换更正器1300会寻找以下的事件:多个MLT3数据RX_MLT3,其累加和为+2或-2。换句话说,步骤131侦测序列{+1 0…0+1}或{-1 0…0+1}为错误事件。在侦测到错误之前,具有累加和为0的序列则予以忽略。当侦测到错误事件后,MLT3数据RX_MLT3的二个”+1”或”-1”的其中之一即被更正。在本实施例中,具有最小软性数据RX_S0的MLT3数据RX_MLT3被视为错误位。
解扰码器140针对MLT3解码器130所输出的解码MLT3数据RX_NRZI进行解扰码(de-scramble),因而产生解扰码数据位RX_1B。图6显示解扰码器140的详细的方块图。其中,锁定撷取单元1400根据解码MLT3数据RX_NRZI以产生一种子(seed)。种子受到线性反馈移位缓存器(linearfeedback shift register,LFSR)1402的运算。接着,解码MLT3数据RX_NRZI和线性反馈移位缓存器(LFSR)1402的输出馈至互斥或逻辑闸1404,以产生解扰码数据位RX_1B。于此同时,软性序列RX_S1未经解扰码器140的运算而直接输出成为软性序列RX_S2。
5B码群组对准有限状态机160主要执行以下二功能:侦测五位边界及侦测分组边界。图7例示一分组,其依序包含有I码、J码、K码、分组数据主体、T码及R码,每一个码包含五位。五位边界可根据I码及J码来侦测。分组边界则可根据其它码来侦测。由此,5B码群组对准有限状态机160产生五位数据RX_5B。此外,5B码群组对准有限状态机160还提供状态RX_FSM及指示器RX_IND给S/P转换器150及媒体独立接口(MII)180。
图8显示本发明实施例中具有码更正的S/P转换器150的详细的方块图。S/P转换器150包含多个(例如20个)串联的第一触发器(FF)1502,用于储存解扰码数据位RX_1B的序列,且包含多个(例如15个)串联的第二触发器(FF)1504,用于储存软性序列RX_S2。串联的第一触发器(FF)1502输出并行数据RX_15B。S/P转换器150还包含错误码群组更正器(corrupted-code-group corrector)1500,用于更正解扰码数据位RX_1B的二位。
图9显示毁坏码群组更正器1500于更正毁坏码群组的流程图。在本实施例中,毁坏码群组更正器1500根据5B码群组对准有限状态机160的状态,特别是指示器RX_IND及状态RX_FSM,以执行错误更正。一开始,于步骤151,决定指示器RX_IND是否为逻辑真(TRUE)。逻辑真的指示器RX_IND表示5B码群组对准有限状态机160的目前状态在五位边界。若为真,则进入步骤152。于步骤152,决定5B码群组对准有限状态机160是否处于闲置(IDLE)状态,亦即,相应于分组(图7)的开始。如果为闲置,则进入步骤153。
于步骤153,侦测相应于并行数据RX_15B的前二个五位数据,亦即I2[14:5],是否有异常。于正常情形下,前二个五位数据I2[14:5]应该为I+I码或I+J码,否则即表示有异常出现。于步骤153,错误码群组更正器1500侦测以下其中一个异常情形:(a)I码之后非为I码或J码,(b)J码之前非为I码。当侦测到异常时,则更正二错误位,其细节将于后面详述。在更正之前,于步骤154,指定一值给索引i,用于指到I2[15:0]的开头位位置。于步骤154,如果为异常情形,则索引i被指定为10,否则,指定为15。
当5B码群组对准有限状态机160根据步骤152决定为非闲置状态,则进入步骤155,以决定是否为K码确认(CONFIRM K)状态,亦即检查K码的状态。如果为K码确认状态,则进入步骤156。于步骤156,决定第二个五位数据I2[9:5]是否为K码。如果非为K码,则为异常情形,并指定索引i为10,并接着进行错误更正。
当5B码群组对准有限状态机160根据步骤155决定非为K码确认状态,则于步骤158中进一步决定是否为以下状态之一:(1)数据主体状态(DATA),(2)K码开始状态(START_OF_STREAM_K),及(3)数据错误状态(DATA_ERROR)。步骤158的决定主要相关于分组的结束或数据主体。如果决定为上述任一状态,则进入步骤159。
于步骤159,决定相应于并行数据RX_15B的数据位I2[14:0],以侦测分组结束或数据主体的异常情形。其中,关于分组的结束,于正常情形下,前二个五位数据I2[14:5]应该为T+R码。关于数据主体,于正常情形下,第一个五位数据I2[14:10]应该为有效五位码。于步骤159,毁坏码群组更 正器1500侦测以下其中一个异常情形:(A)T码之后非为R码,(B)R码之前非为T码,(C)第一个五位数据I2[14:10]非为有效五位码。当侦测到异常情形时,则更正二位错误。在更正之前,于步骤160,如果为正常情形(A),则索引i被指定为10,否则,指定为15。
根据上述步骤,当侦测到异常情形时,于步骤161,比较始于第i位的六个位I2[i:i-5]的软性序列RX_S2。接着,将最小软性数据的相应索引指定至Err_Idx1,用于表示须作更正的位置。最后,于步骤162,将Err-Idx1所指位及接续(Err_Idx1-1)所指位予以更正。上述步骤中,之所以更正最小软性数据的相应位的后续一个位,其原因在于MLT3属于一种差分编码,其错误会接续发生。
5B/4B解码器170将五位数据RX_5B予以解码,使其成为解码四位数据RX_4B。可使用查找表(LUT)方式,用于将五位数据映射至四位数据。图10A例示传送器(未显示于图式)的4B/5B编码器的查找表(LUT_4B5B)。图10B例示5B/4B解码器170的逆查找表(LUT_5B4B),其将五位数据逆向映射至四位数据。其中,逆查找表(LUT_5B4B)输出的最低四位相应于查找表(LUT_4B5B)的四位输入,而逆查找表(LUT_5B4B)的一些输出则为无效的,其标示为”11111”。
媒体独立接口(MII)180接收解码四位数据RX_4B、状态RX_FSM及指示器RX_IND,因而产生分组信号RX_DV、错误信号RX_ER及分组数据RXD,并传送至下一层,例如媒体存取控制(media access control,MAC)层。
下表一比较本实施例和传统方法的效能,例如位错误率(BER)、分组错误率(packet error rate,PER)及分组丢失率(packet loss rate,PLR)。根据比较观察,本实施例的效能至少优于传统方法有二倍之多。
表一
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的权利要求;凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰,均应包含在下述的权利要求内。
Claims (18)
1.一种具有错误更正能力的接收器,包含:
一信号处理器,其根据一接收器的输入信号,以产生一等化信号;
一软性切片器,其根据该等化信号,以产生量化数据及相应软性数据;
一具有错误复原的解码器,其根据该量化数据以产生解码的量化数据,且根据该软性数据以产生一软性序列,其中该具有错误复原的解码器可更正该量化数据的一位;
一解扰码器,其根据该解码的量化数据及该软性序列,以产生一解扰码数据位;
一具有码更正的串行至并行(serial-to-parallel,S/P)转换器,其根据该解扰码数据位,以产生并行数据,其中该具有码更正的S/P转换器可更正该解扰码数据位的二位;及
一码群组对准有限状态机,侦测该并行数据的码边界及分组边界,以产生码数据。
2.根据权利要求1所述的具有错误更正能力的接收器,其中该信号处理器包含:
一自动增益控制器,用于放大该接收器的输入信号;及
一通道均衡器,用于等化该自动增益控制器的输出,因而产生该等化信号。
3.根据权利要求2所述的具有错误更正能力的接收器,还包含一符号时序复原单元,用于产生一复原频率。
4.根据权利要求1所述的具有错误更正能力的接收器,其中该软性切片器包含:
一三阶量化器,用于将该等化信号映射至+1、0和-1其中之一,以产生该量化数据;及
一多阶量化器,用于将等化信号映射至多阶的其中之一,以产生该软性数据;
其中,较靠近+1与0的中央,或者0与-1中央的该等化信号被映射至较小的该软性数据,较靠近+1、0或-1的该等化信号则被映射至较大的该软性数据。
5.根据权利要求1所述的具有错误更正能力的接收器,其中该具有错误复原的解码器包含:
一解码单元,用于产生该解码的量化数据;
多个串联的第一触发器,用于储存该量化数据的序列;
多个串联的第二触发器,用于储存该软性数据的序列,以产生该软性序列;及
一无效转换更正器,用于根据该量化数据的序列及该软性序列,更正该错误。
6.根据权利要求第5项所述的具有错误更正能力的接收器,其中该无效转换更正器可执行以下步骤;
侦测一错误事件,其包含该量化数据的无效转换;及
判断该侦测到的错误事件的具有有最小相关软性数据的一错误位置。
7.根据权利要求第1项所述的具有错误更正能力的接收器,其中该解扰码器包含:
一锁定撷取单元,用于根据该解码量化数据,产生一种子;
一线性反馈移位缓存器(LFSR),用于对该种子进行运算;及
一互斥或门,耦接于接收该解码的量化数据及该线性反馈移位缓存器的输出,以产生该解扰码数据位。
8.根据权利要求第1项所述的具有错误更正能力的接收器,其中该五位边界的侦测根据I码及J码,且该分组边界的侦测根据K码、T码及R码。
9.根据权利要求第8项所述的具有错误更正能力的接收器,其中该码群组对准有限状态机还用于产生一指示器及一状态,提供给该具有码更正的S/P转换器。
10.根据权利要求第9项所述的具有错误更正能力的接收器,其中该具有码更正的S/P转换器包含:
多个串联的第一触发器,用于储存该解扰码数据位的序列;
多个串联的第二触发器,用于储存该软性序列;及
一毁坏码群组更正器(corrupted code group corrector),可根据该解扰码数据位的序列及该软性序列,以更正该错误。
11.根据权利要求第10项所述的具有错误更正能力的接收器,其中该毁坏码群组更正器可根据来自该码群组对准有限状态机的该指示器及该状态,执行该错误更正,其中逻辑为真的该指示器表示该码群组对准有限状态机处于五位边界。
12.根据权利要求第11项所述的具有错误更正能力的接收器,其中该毁坏码群组更正器可执行以下步骤:
当该指示器为逻辑真且该状态为闲置状态时,决定所储存的该解扰码数据位的序列的前二个五位数据,以侦测异常情形;
当侦测到异常情形时,比较相关于所储存的该解扰码数据位序列的部分的软性数据;及
将最小软性数据的一数据位及其接续的一数据位予以更正。
13.根据权利要求第11项所述的具有错误更正能力的接收器,其中该毁坏码群组更正器可执行以下步骤:
当该指示器为逻辑真、该状态不是闲置状态且该状态为确认K码时,决定所储存的该解扰码数据位序列的第二个五位数据是否为该K码;
比较相关于所储存的该解扰码数据位序列的部分的软性数据;及
将最小软性数据的一数据位及其接续的一数据位予以更正。
14.根据权利要求第11项所述的具有错误更正能力的接收器,其中该毁坏码群组更正器可执行以下步骤:
当该指示器为逻辑真、该状态不是闲置状态、该状态非为确认K码且该码群组对准有限状态机的状态相关于一分组的结束或数据主体时,决定所储存的该解扰码数据位序列以侦测异常情形;
当侦测到异常情形时,比较相关于所储存的该解扰码数据位序列的部分的软性数据;及
将最小软性数据的一数据位及其接续的一数据位予以更正。
15.根据权利要求第1项所述的具有错误更正能力的接收器,其中该码群组对准有限状态机为五位码群组对准有限状态机,用于产生五位数据。
16.根据权利要求第15项所述的具有错误更正能力的接收器,还包含一五位至四位(5B/4B)解码器,用于将该五位数据解码成四位数据。
17.根据权利要求第16项所述的具有错误更正能力的接收器,其中该五位数据经由一查找表(LUT)被映射至该四位数据。
18.根据权利要求第16项所述的具有错误更正能力的接收器,还包含一媒体独立接口(media independent interface,MII),耦接以接收该经解码的四位数据,以产生一分组信号、一错误信号及分组数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010232784.2A CN102340393B (zh) | 2010-07-16 | 2010-07-16 | 具有错误更正能力的接收器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010232784.2A CN102340393B (zh) | 2010-07-16 | 2010-07-16 | 具有错误更正能力的接收器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102340393A true CN102340393A (zh) | 2012-02-01 |
CN102340393B CN102340393B (zh) | 2014-09-03 |
Family
ID=45515909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010232784.2A Expired - Fee Related CN102340393B (zh) | 2010-07-16 | 2010-07-16 | 具有错误更正能力的接收器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102340393B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104185063B (zh) * | 2013-05-28 | 2018-12-21 | 索尼公司 | 接收设备、分组边界确定方法和计算机程序 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5887061A (en) * | 1996-05-01 | 1999-03-23 | Oki Electric Industry Co., Ltd. | Compression coding device with scrambling function and expansion reproducing device with descrambling function |
CN1503463A (zh) * | 2002-11-25 | 2004-06-09 | 扬智科技股份有限公司 | 能够处理多种数据速率的调制讯号的数字接收器 |
-
2010
- 2010-07-16 CN CN201010232784.2A patent/CN102340393B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5887061A (en) * | 1996-05-01 | 1999-03-23 | Oki Electric Industry Co., Ltd. | Compression coding device with scrambling function and expansion reproducing device with descrambling function |
CN1503463A (zh) * | 2002-11-25 | 2004-06-09 | 扬智科技股份有限公司 | 能够处理多种数据速率的调制讯号的数字接收器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104185063B (zh) * | 2013-05-28 | 2018-12-21 | 索尼公司 | 接收设备、分组边界确定方法和计算机程序 |
Also Published As
Publication number | Publication date |
---|---|
CN102340393B (zh) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7093172B2 (en) | System and method for determining on-chip bit error rate (BER) in a communication system | |
US11296722B2 (en) | Integrated physical coding sublayer and forward error correction in networking applications | |
US8838822B2 (en) | Media converter and a system for mutually converting a packet-based data stream into a serial data stream | |
US20030237041A1 (en) | System and method for transferring data on a data link | |
EP3175592A1 (en) | Orthogonal differential vector signaling codes with embedded clock | |
US20070182489A1 (en) | System and method for programmably adjusting gain and frequency response in a 10-gigabit ethernet/fibre channel system | |
US8458546B2 (en) | Oversampled clock and data recovery with extended rate acquisition | |
US20070263533A1 (en) | Apparatus and method for transmitting and recovering multi-lane encoded data streams using a reduced number of lanes | |
US7835401B2 (en) | System and method for inverse multiplexing using transcoding and frame alignment markers | |
US8281207B2 (en) | Data transmission equipment and generating method for transmission code | |
CN112241384A (zh) | 一种通用的高速串行差分信号分路电路及方法 | |
US9432187B2 (en) | Data scrambling initialization | |
EP1517450A1 (en) | Error correction on M-BIT encoded links | |
US8438443B2 (en) | Pattern-dependent error correction method and system | |
CN102340393B (zh) | 具有错误更正能力的接收器 | |
US8281208B2 (en) | Receiver with capability of correcting error | |
US8990645B2 (en) | Methods and apparatus for error rate estimation | |
EP2811483A2 (en) | Methods and apparatus for error rate estimation | |
US11831475B1 (en) | Receiver using pseudo partial response maximum likelihood sequence detection | |
TWI411260B (zh) | 具錯誤更正能力之接收器 | |
US11936505B2 (en) | Decision feedback equalization with efficient burst error correction | |
TWI835597B (zh) | 下降緣調變訊號接收器與下降緣調變訊號取樣方法 | |
CN107888322A (zh) | 以太网络物理层的解码方法与以太物理层电路 | |
Sun et al. | Design of dual-gigabit transceiver for fibre channel FC-1 layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140903 |
|
CF01 | Termination of patent right due to non-payment of annual fee |