CN102332048B - 集成电路设计过程中单节点并行自动修复保持时间违例的方法 - Google Patents

集成电路设计过程中单节点并行自动修复保持时间违例的方法 Download PDF

Info

Publication number
CN102332048B
CN102332048B CN 201110333286 CN201110333286A CN102332048B CN 102332048 B CN102332048 B CN 102332048B CN 201110333286 CN201110333286 CN 201110333286 CN 201110333286 A CN201110333286 A CN 201110333286A CN 102332048 B CN102332048 B CN 102332048B
Authority
CN
China
Prior art keywords
node
retention time
tabulation
value
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110333286
Other languages
English (en)
Other versions
CN102332048A (zh
Inventor
左丰国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN 201110333286 priority Critical patent/CN102332048B/zh
Publication of CN102332048A publication Critical patent/CN102332048A/zh
Application granted granted Critical
Publication of CN102332048B publication Critical patent/CN102332048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种集成电路设计过程中单节点并行自动修复保持时间违例的方法,包括:1)将所有的提取的节点按建立时间裕度的值由大到小汇总为一个列表;2)判断列表是否为空;3)设定列表的第一个元素为操作对象;4)依次考察列表中操作对象之后的所有元素,去除与操作对象相关的元素;5)重复步骤4),到列表元素不具备相关性;6)根据列表中元素值在节点处插入缓冲单元;7)选择是否做下轮的保持时间违例修复;如是,则更新电路时序信息;如否则报告保持时间违例修复完毕。本发明通过对整个电路的整体分析,能并行、高效的插入缓冲单元以修复保持时间违例,可以极大的缩减集成电路设计过程中修复保持时间违例的周期,从而缩短设计周期。

Description

集成电路设计过程中单节点并行自动修复保持时间违例的方法
技术领域
本发明属于超大规模集成电路设计、制造技术领域,尤其是一种集成电路设计过程中单节点并行自动修复保持时间违例的方法。
背景技术
在现代大规模集成电路设计过程中,自动布局布线工具会主动的尝试修复保持时间违例。但是在复杂时钟域的高频大规模集成电路设计中,现有的工具对于在自动布局布线过程中修复保持时间违例的处理上能力有限。一般情况下,需要大量的人力做长时间反复的修复工作,此项工作会可观的耗费芯片设计产出周期。
人工手动修复保持时间违例的方法在现代大规模集成电路设计过程中也会被采用,但是展开此项工作的前提是电路时钟域较为简单且保持时间违例的数目不是很多的情况,并且人工修复工作往往只能对保持时间违例路径逐一分析修复。当电路时钟域较为复杂时,人工修复保持时间违例的工作量就会倍增。
发明内容
本发明的目的在于克服上述现有技术的缺点,提供一种集成电路设计过程中单节点并行自动修复保持时间违例的方法,该方法能够自动并行高效的修复保持时间违例,能够缩短大规模集成电路设计过程中保持时间修复的周期,从而缩短芯片设计周期。
本发明的目的是通过以下技术方案来解决的:
一种集成电路设计过程中单节点并行自动修复保持时间违例的方法,其特征在于,包括以下步骤:
1)对于每一条存在保持时间违例的时序路径,提取其建立时间裕度最大的节点,将所有的提取的节点按建立时间裕度的值由大到小汇总为一个列表;
2)判断上步骤产生的列表是否为空;如是,则报告电路保持时间违例不可修复,如否则执行下一步;
3)设定列表的第一个元素为操作对象
4)依次考察列表中操作对象之后的所有元素,去除与操作对象相关的所有元素,所述相关,是指两个元素共属于某一条建立时间路径,重新整理列表,设定下一个元素为操作对象;
5)重复步骤4),直到所有的列表元素都不具备相关性;
6)根据列表中元素的值在相应的节点处插入缓冲单元;
7)选择是否做下一轮的保持时间违例修复;如是,则更新电路的时序信息;如否则报告保持时间违例修复完毕。
在以上所述步骤1)中:首先列出所有保持时间违例的路径;然后逐一分析每条保持时间违例时序路径上各个多输入单元相关引脚节点的建立时间裕度;最后取出每条保持时间违例时序路径上建立时间裕度的最大值及相关节点,由大到小汇总为一个列表。
上述步骤4)具体按照以下步骤进行:
S41、设定列表中第一个节点为考察对象,如列表只有一个节点,则直接转向S45步骤;
S42、检查考察对象与其后下一个节点是否同属于同一个建立时间路径:如是,从列表中删除该节点;如否,保留该节点;
S43、重复S42直到完成考察对象与列表中其他所有节点的相关性检查;
S44、设定列表下一个节点为考察对象,如其为列表最后一个节点,则直接转向S45,否则转向S42;
S45、根据列表中保留的节点的建立时间裕度的值,准备在各个节点处插入对应数目的缓冲单元。
以上步骤6)具体为:
S61、根据节点信息选定合适的缓冲单元;
S62、考察缓冲单元的延迟时间参数;
S63、将列表中节点对应的值除以缓冲单元的时间参数,将商的值取整保存;
S64、按照商的取整后的数值在相应的电路节点处插入缓冲单元。
在以上的S63中,当对商的值取整时,只舍不入。
本发明具有以下有益效果:
本发明通过对整个电路的整体分析,能并行、高效的插入缓冲单元以修复保持时间违例。相对于现有的单个路径逐一分析修复保持时间违例的方法,本发明提供的方法能够极大的缩短大规模集成电路设计过程中保持时间修复的周期,从而缩短芯片设计周期。
附图说明
图1为本发明的详细流程图。
具体实施方式
下面结合附图对本发明做进一步详细描述:
参见图3,本发明的集成电路设计过程中单节点并行自动修复保持时间违例的方法,包括以下步骤:
1)对于每一条存在保持时间违例的时序路径,提取其建立时间裕度(setup time margin)最大的节点,将所有的提取的节点按建立时间裕度的值由大到小汇总为一个列表;
在该步骤中,如图1所示,首先要列出所有保持时间违例的路径;然后逐一分析每条保持时间违例时序路径上各个多输入单元相关引脚节点的建立时间裕度;最后取出每条保持时间违例时序路径上建立时间裕度的最大值及相关节点,由大到小汇总为一个列表;
2)判断上步骤产生的列表是否为空;如是,则报告电路保持时间违例不可修复,如否则执行下一步;
3)设定列表的第一个元素为操作对象
4)依次考察列表中操作对象之后的所有元素,去除与操作对象‘相关’的所有元素,所述的‘相关’,是指两个元素共属于某一条建立时间路径(setup time path),也可以称之为具有相关性;重新整理列表,设定下一个元素为操作对象;
5)重复步骤4),直到所有的列表元素都不具备相关性,如表1所示为某电路采用本发明自动修复保持时间违例过程中,列表元素去相关性后的结果列表;
表1:
Figure BDA0000102927060000051
6)根据列表中元素的值在相应的节点处插入缓冲单元(buffer),具体按照以下步骤进行:
S61、根据节点信息选定合适的缓冲单元;
S62、考察缓冲单元的延迟时间参数;
S63、将列表中节点对应的值除以缓冲单元的时间参数,将商的值取整保存(当对商的值取整时,只舍不入);
S64、按照商的取整后的数值在相应的电路节点处插入缓冲单元。
如表2所示为某电路采用本发明自动修复保持时间违例过程中,根据列表元素插入缓冲单元的结果列表:
表2:
Figure BDA0000102927060000052
7)选择是否做下一轮的保持时间违例修复;如是,则更新电路的时序信息;如否则报告保持时间违例修复完毕。
对于以上用于去除相关性的步骤4),以下进行详细说明:
参见图1,以上的步骤4具体实施步骤如下:
S41、设定列表中第一个节点为考察对象,如列表只有一个节点,则直接转向S45步骤;
S42、检查考察对象与其后下一个节点是否同属于同一个建立时间路径:如是,从列表中删除该节点;如否,保留该节点;
S43、重复S42直到完成考察对象与列表中其他所有节点的相关性检查;
S44、设定列表下一个节点为考察对象,如其为列表最后一个节点,则直接转向S45,否则转向S42;
S45、根据列表中保留的节点的建立时间裕度的值,在各个节点处插入对应数目的缓冲单元设定列表下一个节点为考察对象,如其为列表最后一个节点,则直接转向S45,否则转向S42。
综上所述,本发明通过对整个电路的整体分析,能并行、高效的插入缓冲单元以修复保持时间违例。相对于现有的单个路径逐一分析修复保持时间违例的方法,该方法可以极大的缩减集成电路设计过程中修复保持时间违例的周期,从而缩短设计周期。

Claims (3)

1.一种集成电路设计过程中单节点并行自动修复保持时间违例的方法,其特征在于,包括以下步骤:
1)对于每一条存在保持时间违例的时序路径,提取其建立时间裕度最大的节点,将所有的提取的节点按建立时间裕度的值由大到小汇总为一个列表;
2)判断上步骤产生的列表是否为空;如是,则报告电路保持时间违例不可修复,如否,则执行下一步;
3)设定列表的第一个元素为操作对象;
4)依次考察列表中操作对象之后的所有元素,去除与操作对象相关的所有元素,所述相关,是指两个元素共属于某一条建立时间路径,重新整理列表,设定下一个元素为操作对象,具体步骤包括:
S41、设定列表中第一个节点为考察对象,如列表只有一个节点,则直接转向S45步骤;
S42、检查考察对象与其后下一个节点是否同属于同一个建立时间路径:如是,从列表中删除该节点;如否,保留该节点;
S43、重复S42直到完成考察对象与列表中其他所有节点的相关性检查;
S44、设定列表下一个节点为考察对象,如其为列表最后一个节点,则直接转向S45,否则转向S42;
S45、根据列表中保留的节点的建立时间裕度的值,准备在各个节点处插入对应数目的缓冲单元;
5)重复步骤4),直到所有的列表元素都不具备相关性;
6)根据列表中元素的值在相应的节点处插入缓冲单元,具体步骤为:
S61、根据节点信息选定合适的缓冲单元;
S62、考察缓冲单元的延迟时间参数;
S63、将列表中节点对应的值除以缓冲单元的时间参数,将商的值取整保存;
S64、按照商的取整后的数值在相应的电路节点处插入缓冲单元;
7)选择是否做下一轮的保持时间违例修复;如是,则更新电路的时序信息;如否则报告保持时间违例修复完毕。
2.根据权利要求1所述的集成电路设计过程中单节点并行自动修复保持时间违例的方法,其特征在于,在所述步骤1)中:首先列出所有保持时间违例的路径;然后逐一分析每条保持时间违例时序路径上各个多输入单元相关引脚节点的建立时间裕度;最后取出每条保持时间违例时序路径上建立时间裕度的最大值及相关节点,由大到小汇总为一个列表。
3.根据权利要求1所述的集成电路设计过程中单节点并行自动修复保持时间违例的方法,其特征在于,在S63中,当对商的值取整时,只舍不入。
CN 201110333286 2011-10-27 2011-10-27 集成电路设计过程中单节点并行自动修复保持时间违例的方法 Active CN102332048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110333286 CN102332048B (zh) 2011-10-27 2011-10-27 集成电路设计过程中单节点并行自动修复保持时间违例的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110333286 CN102332048B (zh) 2011-10-27 2011-10-27 集成电路设计过程中单节点并行自动修复保持时间违例的方法

Publications (2)

Publication Number Publication Date
CN102332048A CN102332048A (zh) 2012-01-25
CN102332048B true CN102332048B (zh) 2013-03-20

Family

ID=45483824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110333286 Active CN102332048B (zh) 2011-10-27 2011-10-27 集成电路设计过程中单节点并行自动修复保持时间违例的方法

Country Status (1)

Country Link
CN (1) CN102332048B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108170956B (zh) * 2017-12-28 2021-07-27 佛山中科芯蔚科技有限公司 一种保持时间的时序签核方法及装置
CN110619137B (zh) * 2019-06-25 2022-12-02 眸芯科技(上海)有限公司 针对电压降的时序分析方法及应用
CN112232005B (zh) * 2020-09-25 2023-03-28 山东云海国创云计算装备产业创新中心有限公司 一种保持时间违例修复方法、系统、设备及存储介质
CN115577675B (zh) * 2022-11-23 2023-03-07 飞腾信息技术有限公司 时序违例修复方法、装置、服务器及可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985257A (zh) * 2004-05-28 2007-06-20 高通股份有限公司 用于修改电路设计中的保持时间违反的方法和设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985257A (zh) * 2004-05-28 2007-06-20 高通股份有限公司 用于修改电路设计中的保持时间违反的方法和设备

Also Published As

Publication number Publication date
CN102332048A (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
Simpson QAP: The quadratic assignment procedure
McMinn et al. Reducing qualitative human oracle costs associated with automatically generated test data
CN102332048B (zh) 集成电路设计过程中单节点并行自动修复保持时间违例的方法
Ankenman et al. A quick assessment of input uncertainty
CN112181758B (zh) 一种基于网络拓扑及实时告警的故障根因定位方法
US9336107B2 (en) Dynamic design partitioning for diagnosis
US20090083014A1 (en) Method for analyzing the reliability of technical installations with the use of physical models
CN104268216A (zh) 一种基于互联网信息的数据清洗系统
TW200724949A (en) Test sequence optimization method and design tool
CN102521131B (zh) 一种基于动态基本块的缺陷定位测试用例约简方法
US8019585B2 (en) Systems and methods for critical node filtering of integrated circuits
CN103123607A (zh) 一种基于形式概念分析的软件回归测试方法
CN114861578B (zh) 保持时间违例修复方法、装置、设备及存储介质
CN102436525B (zh) 一种集成电路设计过程中多节点并行自动修复保持时间违例的方法
US9244125B2 (en) Dynamic design partitioning for scan chain diagnosis
CN104376086A (zh) 数据处理方法和装置
ATE382170T1 (de) Bereitstellung eines pfadzugriffs auf dateien in einer datenbank
CN1971535A (zh) 基于时间安全输入输出自动机的测试方法及系统
Liu et al. OF-PENDA: A Software Tool for Fault Diagnosis of Discrete Event Systems Modeled by Labeled Petri Nets.
CN110083942B (zh) 基于物理信息的信号电迁移批量修复方法、系统及介质
JP2010146037A (ja) 論理検証システム
CN113344708A (zh) 大型系统投产演练应用评估方法及系统
EP3091453A1 (en) Designing a longevity test for a smart tv
Dumoulin et al. Environmental stochasticity increases extinction risk to a greater degree in pollination specialists than in generalists
CN112131810A (zh) 建立时间违例修复方法、装置、电子设备及可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170428

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software building B block two layer

Patentee before: Shandong Sinochip Semiconductors Co., Ltd.