CN102325000A - 一种lte下行系统中的速率匹配方法 - Google Patents

Abstract

本发明公开了一种LTE下行系统中的速率匹配方法，针对3GPP LTE下行系统，提出了基于Turbo编码的传输信道模型，采用循环填充和交错打孔的LTE下行系统中的速率匹配方法。在本发明中，首先采用系统-校验信息比特流交错合并的方法进行比特收集，然后针对收集到的比特流，采用循环填充或交错打孔方法添加或打掉相应数目的比特得到对应的码率，实现速率匹配。经实验测试表明，与传统的LTE速率匹配方法相比，该速率匹配方法能够有效地提高误比特率(Bit Error Rate，BER)性能。此外，本发明LTE下行系统中的速率匹配方法跳过了对伪比特的定位和删除，降低了运算的复杂度，提高了算法在软、硬件上的可实现性。

Description

一种LTE下行系统中的速率匹配方法

技术领域

本发明属于通信系统中的编码调制技术领域，更为具体地讲，涉及一种LTE下行系统中的速率匹配方法。

背景技术

3G移动通信的出现给人们带来了许多方便，但是随着新业务的不断出现，目前3G系统的传输速率已经远远不能满足人们日益增长的需求。为了保证在未来十年甚至更长时间内的有效竞争力，第三代合作伙伴计划(3rd GenerationPartnership Project，3GPP)决定开展移动通信系统(Universal MobileTelecommunication System，UMTS)技术的长期演进(Long Term Evolution，LTE)项目。LTE项目的展开遏制了全球微波接入互操作(World interoperability forMicrowave Access，WiMAX)技术的迅猛崛起之势并且能够与3GPP2提出的宽带技术相抗衡，也被看作是在过去几十年技术储备的基础上研发出的“准4G”技术。从LTE系统设计指标可以看到，LTE旨在提高数据传输速率，降低系统时延，增大系统容量和覆盖范围，同时降低运营成本。为了满足其性能需求，LTE在空中接口方面用频分多址(Frequency Division Multiple Access，FDMA)替代了3GPP长期使用的码分多址(Code Division Multiple Access，CDMA)作为多址技术，并大量采用了多输入多输出(multiple-input multiple-output，MIMO)技术和自适应技术提高数据速率和系统性能，使空中接口传输能力达到100Mbit/s以上。3GPP LTE受到了世界上绝大多数运营商的青睐，已经被公认为是能在2010～2020年支持世界电信产业的移动通信系统。

在LTE下行物理层传输系统中，考虑到Turbo码强大的纠检错能力、合理的复杂度以及在适应不同码长和码率上的灵活性，3GPP工作组选取了1/3码率的Turbo码作为其基带数据传输的编码方式。此外，为了满足系统对各种码率的需求，LTE在Turbo编码后又引入了速率匹配(Rate Matching，RM)处理过程，即针对不同的码率，通过填充或打孔方式来处理编码输出序列，以获得期望长度的码序列。同时，速率匹配过程应该重复尽可能少的比特并且保留尽可能多的系统信息以便降低传输冗余、获取更高的编码增益。因此，选取合适的速率匹配方法对于整个LTE速率匹配过程有至关重要的作用。

发明内容

本发明的目的在于克服现有技术的不足，提供一种误码率低、运算复杂度不高的LTE下行系统中的速率匹配方法。

为实现上述目的，本发明LTE下行系统中的速率匹配方法，其特征在于，包括以下步骤：

(1)、比特收集

首先获得LTE Turbo编码的输出：系统比特流

两个校验比特流

然后将这三个比特流分别经过子块交织，分别得到三个输出序列：

其中，k＝0，1，…，K_π-1，K_π为交织长度；再将这三个序列中的信息比特交错合并，合并方式如下：

$w_{3k}=v_k^{\left(0\right)},$ k＝0，...，K_π-1

$w_{3k+1}=v_k^{\left(1\right)},$ k＝0，...，K_π-1                        (1)

$w_{3k+2}=v_k^{\left(2\right)},$ k＝0，...，K_π-1

合并后得到比特序列w_k，其中k＝0，1，…，K_w-1，K_w＝3K_π；合并后得到比特序列w_k在循环缓冲器中暂存；

(2)、速率匹配

在发生端，速率匹配后输出序列为e_k，k＝0，1，..，E-1，输出序列的长度E＝K_π/R，R为系统目标码率；

定义速率匹配过程中填充或打孔的比特数为M，M的表达式如下：

M＝K_w-E＝3K_π-E             (2)

M值为负时，速率匹配过程需要填充；反之，M值为正时，速率匹配过程需要打孔；

所述的填充为：首先把比特序列w_k中所有K_w个比特依次输出，然后从循环缓冲器的起始位置开始，循环连续读取|M|个比特并进行输出，得到长度为E的匹配输出序列e_k；

所述的打孔为：a1、如果M≤K_π，交错地打掉比特序列w_k中的校验1和校验2比特位，在打掉M个比特后，得到长度为E匹配输出序列e_k；

a2、如果K_π＜M≤2K_π，交错地打掉比特序列w_k中的校验1和校验2比特位，然后再从得到的比特序列的起始位置开始，依次打掉M-K_π个校验比特，从而得到长度为E匹配输出序列e_k；

a3、如果2K_π＜M，所有校验位均被打掉，依次打掉M-2K_π系统比特，得到长度为E匹配输出序列e_k。

本发明的发明目的是这样实现的：

本发明针对3GPP LTE下行系统，提出了基于Turbo编码的传输信道模型，采用循环填充和交错打孔的LTE下行系统中的速率匹配方法。在本发明中，首先采用系统-校验信息比特流交错合并的方法进行比特收集，然后针对收集到的比特流，采用循环填充或交错打孔方法添加或打掉相应数目的比特得到对应的码率，实现速率匹配。经实验测试表明，与传统的LTE速率匹配方法相比，该速率匹配方法能够有效地提高误比特率(Bit Error Rate，BER)性能。此外，本发明LTE下行系统中的速率匹配方法跳过了对伪比特的定位和删除，降低了运算的复杂度，提高了算法在软、硬件上的可实现性。

附图说明

图1是3GPP LTE针对Turbo编码的速率匹配框图；

图2是现有技术的LTE下行系统中的速率匹配方法处理流程图；

图3是本发明采用循环填充和交错打孔的速率匹配方法的流程图；

图4是采用循环填充和交错打孔的解速率匹配方法的流程图；

图5是采用循环填充和交错打孔的速率匹配算法示意图；

图6是不同速率匹配方法在不同CQI值的误码率性能比较图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图1是3GPP LTE针对Turbo编码的速率匹配框图。

如图1所示，在发送端，从Turbo编码器出来的三个信息比特流，一个系统比特流

两个校验比特流

分别经过子块交织，输出三路序列

再经比特收集，即合并，得到比特序列并暂存在循环缓冲器中，最后对循环缓冲器中的比特序列进行填充或打孔，最终得到目标长度的匹配输出序列e_k。

图2是现有技术的LTE下行系统中的速率匹配方法处理流程图。

在这个流程处理中，系统比特流

校验比特流1

校验比特流2将这三个比特流

分别经过子块交织得到交织后得三个输出序列其中K_π为交织长度。合并方式是首先将交织后的系统比特流

完全输出，然后再将两个交织后的校验比特流

交叉输出，用公式表述如下：

$w_k=v_k^{\left(0\right)},$ k＝0，...，K_π-1

$w_{K_{\mathrm{\π}}+2k}=v_k^{\left(1\right)},$ k＝0，...，K_π-1                (3)

$w_{K_{\mathrm{\π}}+2k+1}=v_k^{\left(2\right)},$ k＝0，...，K_π-1

寻找合并后得到比特序列w_k的虚拟比特位置，填充或打孔，得到目标长度的匹配输出序列e_k。

图3是本发明采用循环填充和交错打孔的速率匹配方法的流程图。

在本发明中，如图3所示，经子块交织后的三路比特序列

通过基于系统-校验比特交错合并的比特收集方式进行比特合并，这种方式如式(1)所述，然后，在循环缓冲器暂存。

对循环缓冲器中的合并后得到比特序列w_k的处理则采用基于循环填充或交错打孔的方式进行速率匹配，速率匹配过程可以统一表示为如下形式：

$e_k=w_{Q(k,M,K_{\mathrm{\π}})},$ k＝0，1，...，E-1        (4)

其中Q(k，M，K_π)为置换函数，定义如下：

$Q(k,M,K_{\mathrm{\&pi;}})=\left\{\begin{array}{cc}k\mathrm{mod}3K_{\mathrm{\&pi;}},& M<0\\ Q_1(k,M,K_{\mathrm{\&pi;}}),& 0<M\&le;K_{\mathrm{\&pi;}}\\ Q_2(k,M,K_{\mathrm{\&pi;}}),& K_{\mathrm{\&pi;}}<M\&le;{2K}_{\mathrm{\&pi;}}\\ 3(M-2K_{\mathrm{\&pi;}}+k),& 2K_{\mathrm{\&pi;}}<M\end{array}\right.---\left(5\right)$

其中，置换函数Q₁(k，M，K_π)和Q₂(k，M，K_π)分别定义为：

$Q_2(k,M,K_{\mathrm{\&pi;}})=\left\{\begin{array}{cc}3k,& k<M-K_{\mathrm{\&pi;}}\\ 3K_{\mathrm{\&pi;}}+1+\left(k\mathrm{mod}2\right),& k\&GreaterEqual;M-K_{\mathrm{\&pi;}}\end{array}\right.---\left(7\right)$

其中，mod表示求余数。

由(4)式可以得出，速率匹配过程就是针对比特收集序列w_k中某些位置上比特的填充或打孔，而需要填充或打孔的系统/校验比特位置又可以由(5)(6)(7)三式得到，其中(5)式中的第一种情况为填充，而其他三种情况分别对应打孔的三种情形。对于不同的码率要求，|M|取值不同，w_k和e_k两个序列的匹配关系也有所不同。

通过采用循环填充或交错打孔方法添加或打掉相应数目的比特得到满足目标码率的输出序列，从而实现速率匹配。

图4是采用循环填充和交错打孔的解速率匹配方法的流程图。

接收端接收到长度为E的解调序列e_k，k＝0，1，...，E-1，发生端速率匹配填充或打孔的比特数为M，且有公式(2)可知，解调序列e_k经过逆填充或打孔过程得到合并序列w_k的长度K_w：

K_w＝E+M            (8)

逆填充或打孔过程指对应于发送端基于循环填充和交错打孔的速率匹配方法，在接收端将对应处理位置上填充或打孔的比特删去或添零，从而恢复填充或打孔前的比特序列，即收集序列w′_k。具体表述如下：

$w_{P(k,M,K_{\mathrm{\&pi;}})}^{\&prime;}=e_k,$ k＝0，1，...，E-1                (9)

其中P(k，M，K_π)为置换函数，定义如下：

$P(k,M,K_{\mathrm{\&pi;}})=\left\{\begin{array}{cc}{P}_0(k,M,K_{\mathrm{\&pi;}}),& M<0\\ P_1(k,M,K_{\mathrm{\&pi;}}),& 0<M\&le;K_{\mathrm{\&pi;}}\\ P_2(k,M,K_{\mathrm{\&pi;}}),& K_{\mathrm{\&pi;}}<M\&le;{2K}_{\mathrm{\&pi;}}\\ P_3(k,M,K_{\mathrm{\&pi;}}),& 2K_{\mathrm{\&pi;}}<M\end{array}\right.---\left(10\right)$

其中置换函数P₀(k，M，K_π)，P₁(k，M，K_π)，P₂(k，M，K_π)和P₃(k，M，K_π)分别定义如下：

P₀(k，M，K_π)＝k，k＝0，1，...，E+M-1           (11)

$P_3=\left\{\begin{array}{cc}3k,& k\&GreaterEqual;3(M-2K_{\mathrm{\&pi;}})\\ 0,& \mathrm{else}\end{array}\right.---\left(14\right)$

由(8)式可以看出，速率匹配的逆过程就是针对接收到的解调序列e_k中某些位置补零或打孔来获得比特收集序列w′_k，而需要补零或打孔的系统/校验比特位置又可以由(9)～(14)式得到。

在得到收集序列w′_k之后，要对收集序列w′_k进行交错提取并分路，如图4所示。此处的交错提取和分路过程是发送端基于系统-校验比特交错合并的比特收集的逆过程，分路后得到的三路比特序列分别对应子块交织后的系统比特序列

和两个校验比特序列

k＝0，1，...，K_π-1。具体表达式为：

$v_k^{\&prime;\left(0\right)}=w_{3k}^{\&prime;},$ k＝0，...，K_π-1

$v_k^{\&prime;\left(1\right)}=w_{3k+1}^{\&prime;},$ k＝0，...，K_π-1                (15)

$v_k^{\&prime;\left(2\right)}=w_{3k+2}^{\&prime;},$ k＝0，...，K_π-1

然后，分别进行解子块交织，得到系统比特流

两个校验比特流

最后对得到系统比特流两个校验比特流

进行Turbo译码得到原始数据，如图4所示。

图5是采用循环填充和交错打孔的速率匹配算法示意图，也是对前文提到的填充和打孔算法的详细描述，四个子图(a)～(d)分别对应表达式(3)中可能出现的四种情况，同时图5中也标识了每种情况下需要填充或是打孔比特的具体位置，因此对公式(4)(5)(6)提到的置换函数也有了形象说明以便于更好地理解。

在本实施中，以单用户单输入单输出single-user single-input single-output，SUSISO)为例，测试了基于循环填充和交错打孔的速率匹配方法(PRMA)和传统的速率频谱方法(TRMA)在3GPP LTE下行系统的VehA(Vehicular A)信道环境下的性能。此外，测试中引入了信道质量指示信息(CQI)，不同的CQI值指示不同调制方式和码率的组合。在本实施中使用了CQI＝10，13和15分别进行了测试，这三种情况分别对应码率CR＝0.455，0.754和0.926，并且调制方式同为64QAM。其他测试环境参数：20M带宽，采样频率为1.92MHz，子载波间隔为15KHz，次数为1000次。

图6是不同速率匹配方法在不同CQI值的误码率性能比较图。

图6展示了LTE下行系统在不同速率匹配方法的误码率性能，误码率曲线从上到下依次为CQI＝15，13和10。从图4可以看出，在相同调制方式下，本发明提出的基于循环填充和交错打孔的速率匹配方法的误码率性能要优于传统的速率匹配算法，而且在码率越高的情况下，优势更加明显。

本发明目的是在于改进现有的LTE速率匹配算法，提供一种误码率低、运算复杂度不高的LTE下行系统中基于循环填充和交错打孔的速率匹配方法。此方法通过循环填充降低传输冗余度，通过交错打孔确保信息传输的可靠性并提高编码增益。测试结果也表明本发明提出的速率匹配方法比传统的方法具有更好的性能。此外，本发明算法跳过了对伪比特的定位和删除，降低了运算的复杂度，提高了此方法在软、硬件上的可实现性。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (3)

1.一种LTE下行系统中的速率匹配方法，其特征在于，包括以下步骤：

(1)、比特收集

在发送端，首先获得LTE Turbo编码的输出：系统比特流

两个校验比特流

然后将这三个比特流分别经过子块交织，分别得到三个输出序列：

其中，k＝0，1，…，K_π-1，K_π为交织长度；再将这三个序列中的信息比特交错合并，合并方式如下：

$w_{3k}=v_k^{\left(0\right)},$ k＝0，...，K_π-1

$w_{3k+1}=v_k^{\left(1\right)},$ k＝0，...，K_π-1                (1)

$w_{3k+2}=v_k^{\left(2\right)},$ k＝0，...，K_π-1

合并后得到比特序列w_k，其中k＝0，1，…，K_w-1，K_w＝3K_π；合并后得到比特序列w_k在循环缓冲器中暂存；

(2)、速率匹配

在发生端，速率匹配后输出序列为e_k，k＝0，1，..，E-1，输出序列的长度E＝K_π/R，R为系统目标码率；

定义速率匹配过程中填充或打孔的比特数为M，M的表达式如下：

M＝K_w-E＝3K_π-E              (2)

M值为负时，速率匹配过程需要填充；反之，M值为正时，速率匹配过程需要打孔；

所述的填充为：首先把比特序列w_k中所有K_w个比特依次输出，然后从循环缓冲器的起始位置开始，循环连续读取|M|个比特并进行输出，得到长度为E的匹配输出序列e_k；

所述的打孔为：a1、如果M≤K_π，交错地打掉比特序列w_k中的校验1和校验2比特位，在打掉M个比特后，得到长度为E匹配输出序列e_k；

a2、如果K_π＜M≤2K_π，交错地打掉比特序列w_k中的校验1和校验2比特位，然后再从得到的比特序列的起始位置开始，依次打掉M-K_π个校验比特，从而得到长度为E匹配输出序列e_k；

a3、如果2K_π＜M，所有校验位均被打掉，依次打掉M-2K_π系统比特，得到长度为E匹配输出序列e_k。

2.根据权利要求1所述的LTE下行系统中的速率匹配方法，其特征在于，还包括以下步骤：

(3)、接收端接收到长度为E的解调序列e_k，k＝0，1，...，E-1，发生端速率匹配填充或打孔的比特数为M，解调序列e_k经过逆填充或打孔过程得到长度K_w的合并序列w_k；

(4)、在得到收集序列w′_k之后，要对收集序列w′_k进行交错提取并分路，得到分路后，得到的三路比特序列

分别对应前段子块交织后的系统比特序列

和两个校验比特序列

然后，分别进行解子块交织，得到系统比特流

两个校验比特流

3.根据权利要求2所述的LTE下行系统中的速率匹配方法，其特征在于，所述的逆填充或打孔为：

对应于发送端基于循环填充和交错打孔的速率匹配方法，在接收端将对应处理位置上填充或打孔的比特删去或添零，从而恢复填充或打孔前的比特序列w′_k：

$w_{P(k,M,K_{\mathrm{\&pi;}})}^{\&prime;}=e_k,$ k＝0，1，...，E-1

其中P(k，M，K_π)为置换函数，定义如下：

$P(k,M,K_{\mathrm{\&pi;}})=\left\{\begin{array}{cc}{P}_0(k,M,K_{\mathrm{\&pi;}}),& M<0\\ P_1(k,M,K_{\mathrm{\&pi;}}),& 0<M\&le;K_{\mathrm{\&pi;}}\\ P_2(k,M,K_{\mathrm{\&pi;}}),& K_{\mathrm{\&pi;}}<M\&le;{2K}_{\mathrm{\&pi;}}\\ P_3(k,M,K_{\mathrm{\&pi;}}),& 2K_{\mathrm{\&pi;}}<M\end{array}\right.$

其中置换函数P₀(k，M，K_π)，P₁(k，M，K_π)，P₂(k，M，K_π)和P₃(k，M，K_π)分别定义如下：

P₀(k，M，K_π)＝k，k＝0，1，...，E+M-1

$P_3=\left\{\begin{array}{cc}3k,& k\&GreaterEqual;3(M-2K_{\mathrm{\&pi;}})\\ 0,& \mathrm{else}\end{array}\right..$

Images