CN102301345A - 混合存储设备 - Google Patents

混合存储设备 Download PDF

Info

Publication number
CN102301345A
CN102301345A CN2009801555813A CN200980155581A CN102301345A CN 102301345 A CN102301345 A CN 102301345A CN 2009801555813 A CN2009801555813 A CN 2009801555813A CN 200980155581 A CN200980155581 A CN 200980155581A CN 102301345 A CN102301345 A CN 102301345A
Authority
CN
China
Prior art keywords
data
memory device
cell
volatile memory
nand flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801555813A
Other languages
English (en)
Inventor
S·N·特丽卡
R·罗耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102301345A publication Critical patent/CN102301345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Communication Control (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

提供一种方法。该方法包括接收数据并且将接收到的数据归类到几个数据层级中的一个层级中。该方法还包括将每个层级的数据存储在不同的非易失性存储设备上。

Description

混合存储设备
背景技术
计算系统可以包括用于回写式磁盘缓存的非易失性存储器以提高这种系统的性能。例如，计算系统可以包括诸如NAND介质的非易失性存储介质来作为数据备份单元。单层单元NAND介质可以用于回写式磁盘缓存。单层NAND介质提供相对高的耐久性和写入性能，但却十分昂贵。另外，多层单元NAND介质可以用于回写式磁盘缓存。然而，多层NAND介质具有相对低的耐久性和写入性能，因此使其对于某些应用是不可用的。
附图说明
随着以下详细描述的进行并参考附图，所要求保护主题的实施例的特征将变得显而易见，在附图中相同的数字描述相同的部分，且其中：
图1示出根据本技术实施例的用于磁盘缓存的示例性方法；
图2示出根据本技术实施例的计算系统；以及
图3示出根据本技术实施例的图2计算系统中的示例性信息流。
尽管以下的详细描述将参考所要求保护主题的说明性实施例而进行，但是其许多替换、修改和变型对本领域技术人员将是显而易见的。因此，意图广泛地解读所要求保护的主题，并且仅如所附权利要求中所阐述那样限定所要求保护的主题。
具体实施方式
如下文所详细讨论的，本发明的实施例用于提供一种使用混合存储设备来管理工作负荷的技术，所述工作负荷诸如固态盘工作负荷与非易失性介质上的磁盘缓存。如下文所描述的，在混合存储设备中采用两种或更多种类型的非易失性存储设备。在某些实施例中，相对较快的存储设备(例如单层单元(SLC)NAND)用于满足时延敏感的输入/输出(I/O)请求，而相对较慢且相对廉价的存储设备(例如多层单元(MLC)NAND)用于后台I/O。此外，在后台，数据也可以在这些存储器类型之间转移。如下文所描述的，这些存储设备的耐久性能力可以用于选择用来满足写请求的特定存储设备类型。这些技术实现了期望的性能等级，同时降低了成本并提高了耐久性。
在说明书中引用的“一个实施例”、“实施例”或“示例性实施例”指示所描述的实施例可以包括特定特征、结构或特性，但是，并非每个实施例都一定包括所述特定特征、结构或特性。此外，这些短语并不一定指同一实施例。此外，当结合一实施例来描述特定特征、结构或特性时，认为无论是否明确描述，本领域技术人员在其知识范围内都可以结合其他实施例来实现这种特征、结构或特性。
首先参考图1，示出了用于磁盘缓存的示例性方法10。在方框12，接收诸如磁盘高速缓存数据的进入的写入。在该实施例中，磁盘高速缓存数据是指频繁使用的数据，从而与从相对较慢的系统硬盘访问信息相对地，计算系统实现的操作系统或特定软件应用程序可以从相对较快的高速缓冲存储器访问该频繁使用的数据。许多类型的数据和/或指令可以被加载到高速缓冲存储器中，以便提高计算系统的性能。在某些示例性实施例中，磁盘高速缓存数据包括可以由系统的处理器执行的指令，诸如针对操作系统或软件程序的指令。此外，磁盘高速缓存数据也可以包括由这些指令访问的数据。
在方框14，进入的写入被划分成层级1数据和层级2数据。在该示例性实施例中，层级1数据包括性能和/或错误敏感的数据。在某些实施例中，层级1数据包括用户定义的写入。在一个示例性实施例中，层级1数据包括用户定义的高优先级写入。在一个示例性实施例中，层级2数据包括用户定义的低优先级写入。在另一个示例性实施例中，层级2数据包括与在延迟写入(lazy write)后的元数据更新相对应的后台写入。如本文所使用的，术语“延迟写入”是指这样的数据，该数据在空闲机器周期期间或在某些指定时间从高速缓存读取和写入磁盘，并且要求将缓存的数据标记为干净(clean)或与磁盘同步。在另一个示例性实施例中，层级2数据包括针对读取未命中插入的后台写入。在另一个示例性实施例中，层级2数据包括如通过后台重定位策略所指定的数据的后台重定位。
在方框16，将层级1数据存储在第一非易失性存储设备上。非易失性存储器是即使当移除施加到相关联计算系统的电力时仍具有保留内容的性质的任何种类的存储器。在该实施例中，第一非易失性存储器包括闪速存储设备。在该示例性实施例中，第一非易失性存储设备包括单层单元(SLC)NAND闪媒。
在方框18，将层级2数据存储在第二非易失性存储设备上。在该实施例中，第二非易失性存储器包括闪速存储设备。在该示例性实施例中，第二非易失性存储设备包括多层单元(MLC)NAND闪媒。应该注意到，尽管可以使用超过两种类型的存储器，但是在本说明书中的示例性实施例使用两种类型的存储器。第一和第二非易失性存储设备之间的数据划分是根据存储器管理策略进行的。在一个示例性实施例中，第一和第二非易失性存储设备之间的数据划分基于诸如预期的工作负荷、磁盘缓存策略、NAND策略和预期的性能这样的因素。
在该示例性实施例中，第一和第二非易失性存储设备是分开的设备。在某些实施例中，层级1数据和层级2数据可以存储在具有可以以单层和多层单元模式编程的单元的单个存储设备上。应该注意到，本文描述的实施例适用于固态盘、磁盘缓存或其它非易失性存储器应用。
图2示出根据本技术实施例的计算系统30。计算系统30可以用在各种应用中，诸如个人数字助理、双向寻呼机、蜂窝电话、便携式计算机、台式计算机、工作站或服务器。但是所要求保护的主题的范围和应用决不限于这些示例。
计算系统30包括各种部件耦合到的总线32。在某些实施例中，总线32包括诸如系统总线、外围部件接口(PCI)总线、小型计算机系统接口(SCSI)总线等的多种总线的集合。为了便于说明将这些总线表示为单个总线32，并且应该理解系统30不受此限制。本领域的普通技术人员将意识到，计算机系统30可以具有任何合适的总线架构并且可以包括任何数量的总线组合。
处理器34耦合到总线32。处理器34可以包括任何合适的处理设备或系统，包括微处理器(例如单核或多核处理器)、网络处理器、专用集成电路(ASIC)，或现场可编程门阵列(FPGA)或任何类似的设备。应该注意到，虽然图2示出单个处理器34，但是计算系统30可以包括两个或更多个处理器。
计算系统30还包括耦合到总线32的系统存储器36。系统存储器36可以包括任何合适类型和数量的存储器，诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)或双倍数据速率DRAM(DDRDRAM)。在计算系统30工作期间，操作系统和其它应用程序可以位于在系统存储器36中。
另外，计算系统30包括第一非易失性存储设备38和第二非易失性存储设备40。在该示例性实施例中，第一非易失性存储设备38用于存储层级1数据，而第二非易失性存储设备40用于存储层级2数据。在示出的实施例中，第一非易失性存储设备38包括单层单元(SLC)NAND闪媒，而第二非易失性存储设备40包括多层单元(MLC)NAND闪媒。
同样，如之前所描述的，层级1数据和层级2数据可以存储在具有单层单元和多层单元的单个存储设备上。在该示例性实施例中，第一非易失性存储设备38的访问时间相对短于第二非易失性存储设备40的访问时间。
在该示例性实施例中，层级1数据包括性能和/或错误敏感的数据。在某些实施例中，层级1数据包括用户定义的写入。在一个示例性实施例中，层级1数据包括用户定义的高优先级写入。在一个示例性实施例中，层级2数据包括用户定义的低优先级写入。在另一个示例性实施例中，层级2数据包括与以下相对应的后台写入：延迟写入后的元数据更新，或干净数据插入，或由于NAND管理重定位策略而导致的后台写入。
该计算系统还包括耦合到第一和第二非易失性存储设备38和40的存储器控制器42，其中存储器控制器42用于在第一和第二非易失性存储设备38和40之间划分数据。存储器控制器42可以与处理器34集成在一起。在替代的实施例中，存储器控制器42可以是分立的存储器控制器，其中存储器控制器42在处理器34外部。在某些实施例中，存储器控制器42可以与耦合到处理器34的芯片组集成在一起。在某些其它实施例中，诸如固态盘或混合驱动器，存储器控制器42和非易失性存储设备38和40可以是存储设备46的一部分。
计算系统30还可以包括耦合到总线32的只读存储器(ROM)44。ROM44可以存储针对处理器34的指令。计算系统30还可以包括耦合到总线32的一个存储设备(或多个存储设备)46。存储设备46包括诸如硬盘驱动器的任何适合的非易失性存储器。操作系统和其它程序可以存储在存储设备46中。此外，用于访问可移动存储介质(例如软盘驱动器或CD ROM驱动器)的设备48可以耦合到总线42。
计算系统30还可以包括一个或多个耦合到总线102的输入/输出(I/O)设备50。常用输入设备包括键盘、诸如鼠标的指示设备、以及其它数据输入设备。另外，常用输出设备包括视频显示器、打印设备和音频输出设备。将意识到，这些仅是可以耦合到计算系统30的I/O设备类型的几个示例。
计算系统30还可以包括耦合到总线32的网络接口52。网络接口52包括任何合适的硬件、软件或能够将系统30与网络耦合的硬件和软件的组合(例如网络接口卡)。网络接口52可以通过任何合适的介质(例如，无线、铜线、光纤或它们的组合)建立与网络的链接，以支持经由诸如TCP/IP(传输控制协议/网际协议)、HTTP(超文本传输协议)以及其它协议的任何合适的协议进行信息交换。
应该理解在图2中示出的计算系统30意图表示这种系统的一个实施例，并且还应该理解该系统可以包括任何附加部件，这些附件部件出于清楚和易于理解的目的已经省略。作为示例，系统30可以包括直接存储器存取(DMA)控制器、与处理器34相关联的芯片组、附加存储器(例如高速缓冲存储器)以及附加的信号线和总线。而且，应该理解计算机系统30可以不包括图2中示出的全部部件。
在一个示例性实施例中，数据在单层单元(SLC)和多层单元(MLC)NAND闪媒38和40之间被划分。在单层单元(SLC)和多层单元(MLC)NAND闪媒38和40之间的划分比率基于预期的工作负荷、磁盘缓存策略和NAND管理策略。在某些实施例中，脏数据(dirty data)位于SLC NAND闪媒38中，而干净数据(clean data)位于MLC NAND闪媒40中。如本文所使用的，术语“脏数据”是指写入非易失性存储设备而还没有写入磁盘的数据。此外，术语“干净数据”是指已经写入非易失性存储设备和磁盘的数据。
根据存储器管理策略来执行单层单元和多层单元NAND闪媒38和40之间的数据划分。在某些实施例中，性能和/或错误敏感的写入位于单层单元NAND闪媒38，而其它写入位于多层单元NAND闪媒40。例如，要求的32GB的容量可以划分为4GB的单层单元NAND闪媒38，和28GB的多层单元NAND闪媒40。
图3示出在图2的计算系统30中的示例性信息流70。如所示的，客户端输入/输出处理器72处理各种输入和输出信息以便识别用户高优先级写入74和用户低优先级写入76。例如，诸如保存文档、安装软件应用软件等的操作可以被处理器72识别为用户高优先级写入74。另外，诸如执行针对操作系统的后台应用程序的操作可以被识别为用户低优先级写入76。
根据NAND管理策略78和NAND写入策略80，这些写入可以位于单层单元NAND闪媒82和多层单元NAND闪媒84任意一个上。在某些实施例中，NAND管理策略包括后台重定位策略86，用于在单层单元NAND闪媒82和多层单元NAND闪媒84之间划分后台写入。根据NAND管理策略78，单层单元NAND闪媒82和多层单元NAND闪媒84之间的划分可以被优化，以便提高缓存和固态盘负载的NAND性能、使用寿命和可靠性。在一个实施例中，通过后台重定位策略86重定位的数据可以被归类为层级2数据且被写入多层NAND闪媒84。
在某些实施例中，通过存储器控制器42(见图2)执行NAND管理策略78和NAND写入策略80。NAND管理策略78和NAND写入策略80基于预期的工作负荷、磁盘缓存和NAND管理策略来划分数据。典型地，性能和/或错误敏感的写入位于单层单元NAND闪媒82，而其它写入位于多层单元NAND闪媒84。
例如，脏数据位于单层单元NAND闪媒82，而干净数据位于多层单元NAND闪媒84。有利地，除了针对脏数据要求的低误比特率(BER)以外，这使得更快速的写入在单层单元NAND闪媒82上。在操作中，如果从多层单元NAND闪媒84读取的特定干净数据项具有由于多层单元NAND闪媒84的相对低耐久性而导致的无法改正的错误，则可以从磁盘读取该数据。
在示出的实施例中，用户高优先级写入74位于单层单元NAND闪媒82，而用户低优先级写入76位于多层单元NAND闪媒84。另外，某些其它写入(诸如针对清理脏写入后的元数据更新的后台写入88和针对读取未命中插入的后台写入90)位于多层单元NAND闪媒84。这允许在相对较快的单层单元NAND闪媒82中捕捉大多数要求的写入，而使相对非性能敏感的后台操作转移到较慢的多层单元NAND闪媒84。应该注意到，由于从单层和多层单元NAND闪媒82和84的读取均相对很快，所以在两种介质之间的这种划分促进了高性能的用户要求的输入/输出操作。
在某些实施例中，计算系统30可以使用在高优先级前台输入/输出和低优先级后台输入/输出之间进行区分的输入/输出优先级模型(未示出)。在该实施例中，可以执行附加的优化，以仅将高优先级前台输入/输出写入到单层单元NAND闪媒82。这种优化使得输入/输出操作有相对更好的性能，由此提高计算系统30的应用性能。
以上描述的系统可以设置在任何类型的计算设备中，诸如台式计算机、膝上型计算机、服务器、手持计算设备、无线通信设备、娱乐系统等。作为示例，计算系统可以包括第一非易失性存储设备和第二非易失性存储设备。计算系统还可以包括耦合到第一和第二非易失性存储设备的存储器控制器，其中该存储器控制器用于在第一和第二非易失性存储设备之间划分磁盘高速缓存数据。
之前的详细描述和附图仅是说明性的而非限制性的。它们被提供主要是为了清楚和全面的理解所公开的实施例，并且不应从中解读出不必要的限制。在不脱离所公开的实施例的精神和所附权利要求的范围的情况下，本领域技术人员可以设计对于本文描述实施例的许多添加、删除和修改以及可替代的布置。

Claims (30)

1.一种方法，包括：
接收数据；
将接收到的数据归类到几个数据层级中的一个层级中；
将每个层级的数据存储在不同的非易失性存储设备上。
2.根据权利要求1所述的方法，包括将接收到的数据归类为层级1数据和层级2数据。
3.根据权利要求2所述的方法，包括将所述层级1数据和所述层级2数据分别存储在第一非易失性存储设备和第二非易失性存储设备上。
4.根据权利要求3所述的方法，其中所述第一非易失性存储设备包括单层单元(SLC)NAND闪速单元，且所述第二非易失性存储设备包括多层单元(MLC)NAND闪速单元。
5.根据权利要求4所述的方法，其中所述单层单元NAND闪速单元和所述多层单元NAND闪速单元在一个NAND闪速设备上。
6.根据权利要求3所述的方法，其中存储所述层级1数据包括将用户指定的写入存储在所述第一非易失性存储设备上。
7.根据权利要求3所述的方法，其中存储所述层级2数据包括将用户定义的低优先级写入存储在所述第二非易失性存储设备上。
8.根据权利要求3所述的方法，其中所述层级2数据包括在延迟写入后的元数据更新，或针对读取未命中插入的高速缓存后台写入，或干净高速缓存数据，或由于后台重定位而导致的非易失性存储器写入，或它们的组合。
9.根据权利要求3所述的方法，其中所述层级1数据包括脏高速缓存数据。
10.一种系统，包括：
第一非易失性存储设备；
第二非易失性存储设备；以及
存储器控制器，其耦合到所述第一非易失性存储设备和所述第二非易失性存储设备，其中所述存储器控制器在所述第一非易失性存储设备和所述第二非易失性存储设备之间划分数据。
11.根据权利要求10所述的系统，其中所述第一非易失性存储设备包括单层单元(SLC)NAND闪速单元，且所述第二非易失性存储设备包括多层单元(MLC)NAND闪速单元。
12.根据权利要求11所述的系统，其中所述单层单元NAND闪速单元和所述多层单元NAND闪速单元设置在一个NAND闪速设备上。
13.根据权利要求10所述的系统，其中所述第一非易失性存储设备用于存储用户指定的高优先级写入。
14.根据权利要求10所述的系统，其中所述第二非易失性存储设备用于存储以下中的至少一个：用户定义的低优先级写入、在延迟写入后的元数据更新，或针对读取未命中插入的高速缓存后台写入，或干净高速缓存数据，或由于后台重定位而导致的非易失性存储器写入，或它们的组合。
15.根据权利要求10所述的系统，其中所述存储器控制器用于根据存储管理策略来划分磁盘高速缓存数据。
16.根据权利要求10所述的系统，其中所述存储器控制器用于根据预期的工作负荷与磁盘缓存策略来划分磁盘高速缓存数据。
17.一种半导体设备，包括：
处理器；
单层单元(SLC)NAND闪速存储设备，其耦合到所述处理器；以及
多层单元(MLC)NAND闪速存储设备，其耦合到所述处理器，其中在所述单层单元NAND闪速存储设备与所述多层单元NAND闪速存储设备之间划分高速缓存工作负荷和固态盘工作负荷中的至少之一。
18.根据权利要求17所述的半导体设备，其中在所述单层单元NAND闪速存储设备与所述多层单元NAND闪速存储设备之间的所述划分基于NAND管理策略。
19.根据权利要求17所述的半导体设备，其中所述单层单元NAND闪媒与所述多层单元NAND闪速存储设备形成一个集成存储设备的部件。
20.根据权利要求17所述的半导体设备，其中所述处理器用于从用户接收指令以便识别高优先级写入和低优先级写入。
21.根据权利要求20所述的半导体设备，其中所述单层单元(SLC)NAND闪速存储设备用于存储所述高优先级写入。
22.根据权利要求20所述的半导体设备，其中所述多层单元(MLC)NAND闪速存储设备用于存储所述低优先级写入。
23.根据权利要求17所述的半导体设备，还包括存储器控制器，所述存储器控制器用于将高速缓存工作负荷与固态盘工作负荷中的至少之一划分成第一磁盘工作负荷和第二磁盘工作负荷。
24.根据权利要求17所述的半导体设备，其中所述多层单元(MLC)NAND闪速存储设备用于存储对应于延迟写入的高速缓存后台写入和针对读取未命中插入的高速缓存后台写入中的至少之一。
25.一种方法，包括：
将工作负荷数据划分成层级1数据和层级2数据；以及
将所述层级1数据和所述层级2数据分别传送到第一非易失性存储设备和第二非易失性存储设备，其中所述第一非易失性存储设备的访问时间相对短于所述第二非易失性存储设备的访问时间。
26.根据权利要求25所述的方法，其中所述工作负荷数据包括磁盘高速缓存数据。
27.根据权利要求25所述的方法，其中所述工作负荷数据包括固态盘工作负荷数据。
28.根据权利要求25所述的方法，其中所述工作负荷数据包括跨区卷数据。
29.根据权利要求25所述的方法，其中所述第一非易失性存储设备包括单层单元(SLC)NAND闪速存储设备，而所述第二非易失性存储设备包括多层单元(MLC)NAND闪速存储设备。
30.根据权利要求25所述的方法，其中将所述工作负荷数据划分成层级1数据和层级2数据包括根据NAND管理策略来划分所述数据。
CN2009801555813A 2008-12-30 2009-12-17 混合存储设备 Pending CN102301345A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/346,567 2008-12-30
US12/346,567 US8239613B2 (en) 2008-12-30 2008-12-30 Hybrid memory device
PCT/US2009/068495 WO2010078044A2 (en) 2008-12-30 2009-12-17 Hybrid memory device

Publications (1)

Publication Number Publication Date
CN102301345A true CN102301345A (zh) 2011-12-28

Family

ID=42286322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801555813A Pending CN102301345A (zh) 2008-12-30 2009-12-17 混合存储设备

Country Status (6)

Country Link
US (1) US8239613B2 (zh)
EP (1) EP2370902A4 (zh)
CN (1) CN102301345A (zh)
BR (1) BRPI0923876B1 (zh)
TW (1) TWI416323B (zh)
WO (1) WO2010078044A2 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938001A (zh) * 2012-12-10 2013-02-20 曙光信息产业(北京)有限公司 数据加载装置和数据加载方法
CN104007937A (zh) * 2013-02-26 2014-08-27 希捷科技有限公司 云计算环境中的数据更新管理
CN104050088A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 差异逻辑至实体的方法与系统
CN104375895A (zh) * 2013-08-13 2015-02-25 华为技术有限公司 用于多种存储器间的数据存储调度方法以及装置
CN104951418A (zh) * 2015-06-24 2015-09-30 成都广迈科技有限公司 带闪存功能的计算机通信系统
CN105637470A (zh) * 2013-04-25 2016-06-01 微软技术许可有限责任公司 混合驱动器的脏数据管理
CN106062724A (zh) * 2013-09-27 2016-10-26 慧与发展有限责任合伙企业 存储器模块上的数据管理
CN106502594A (zh) * 2016-10-31 2017-03-15 维沃移动通信有限公司 一种数据处理方法及终端
CN107291378A (zh) * 2016-03-31 2017-10-24 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN108984111A (zh) * 2017-05-30 2018-12-11 希捷科技有限公司 具有可重写原地存储器的数据存储设备
CN109117088A (zh) * 2018-07-24 2019-01-01 联想(北京)有限公司 一种数据处理方法及系统
CN110908599A (zh) * 2019-09-27 2020-03-24 珠海博雅科技有限公司 数据的写入方法与写入系统

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8239613B2 (en) 2008-12-30 2012-08-07 Intel Corporation Hybrid memory device
US20100241815A1 (en) * 2009-03-20 2010-09-23 Google Inc. Hybrid Storage Device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8756387B2 (en) 2010-03-05 2014-06-17 International Business Machines Corporation Method and apparatus for optimizing the performance of a storage system
US8898374B2 (en) * 2010-07-21 2014-11-25 Silicon Motion, Inc. Flash memory device and method for managing flash memory device
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US8473643B2 (en) * 2011-05-05 2013-06-25 Hitachi, Ltd. Method and apparatus of tier storage management awareness networking
US8782370B2 (en) * 2011-05-15 2014-07-15 Apple Inc. Selective data storage in LSB and MSB pages
US8977804B1 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Varying data redundancy in storage systems
US8977803B2 (en) 2011-11-21 2015-03-10 Western Digital Technologies, Inc. Disk drive data caching using a multi-tiered memory
US9268701B1 (en) 2011-11-21 2016-02-23 Western Digital Technologies, Inc. Caching of data in data storage systems by managing the size of read and write cache based on a measurement of cache reliability
US9448922B2 (en) * 2011-12-21 2016-09-20 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
US8904091B1 (en) 2011-12-22 2014-12-02 Western Digital Technologies, Inc. High performance media transport manager architecture for data storage systems
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9734066B1 (en) * 2014-05-22 2017-08-15 Sk Hynix Memory Solutions Inc. Workload-based adjustable cache size
US10482010B2 (en) 2017-06-29 2019-11-19 Intel Corporation Persistent host memory buffer
KR20210006102A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 데이터 입출력 속도에 따라 버퍼의 사용을 결정할 수 있는 메모리 시스템 및 그의 동작 방법
US11194516B2 (en) 2019-10-08 2021-12-07 Micron Technology, Inc. Media type selection
US11397526B2 (en) 2020-02-28 2022-07-26 Micron Technology, Inc. Media type selection for image data
US11537321B2 (en) 2020-07-14 2022-12-27 Micron Technology, Inc. Data selection based on quality
US11907548B2 (en) 2020-07-17 2024-02-20 Micron Technology, Inc. Storage of video data and file system metadata
US11914893B2 (en) * 2020-11-18 2024-02-27 Micron Technology, Inc. Managed memory systems with multiple priority queues
CN114936007A (zh) * 2022-06-02 2022-08-23 三星（中国）半导体有限公司 存储数据的方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061352A1 (en) * 2001-09-27 2003-03-27 International Business Machines Corporation Optimized file cache organization in a network server
CN101154189A (zh) * 2006-09-27 2008-04-02 三星电子株式会社 支持不同存储单元类型的非易失性存储器的设备和方法
US20080126680A1 (en) * 2006-11-03 2008-05-29 Yang-Sup Lee Non-volatile memory system storing data in single-level cell or multi-level cell according to data characteristics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
KR100771521B1 (ko) * 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
TW200841343A (en) * 2007-04-02 2008-10-16 Apacer Technology Inc A data storage device consisting of NAND (Not-AND) flash memory and its data storing method
TWI397912B (zh) * 2008-02-13 2013-06-01 Genesys Logic Inc 調整存取效能的快閃記憶體儲存裝置
US8843691B2 (en) * 2008-06-25 2014-09-23 Stec, Inc. Prioritized erasure of data blocks in a flash storage device
US8407400B2 (en) * 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US8209466B2 (en) * 2008-12-16 2012-06-26 Intel Corporation Methods and systems to allocate addresses in a high-endurance/low-endurance hybrid flash memory
US8239613B2 (en) 2008-12-30 2012-08-07 Intel Corporation Hybrid memory device
KR101119866B1 (ko) * 2010-04-16 2012-02-22 삼성전자주식회사 파티션별로 플랙시블한 크기의 로그블록을 포함하는 플래시 메모리 및 이를 이용한 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061352A1 (en) * 2001-09-27 2003-03-27 International Business Machines Corporation Optimized file cache organization in a network server
CN101154189A (zh) * 2006-09-27 2008-04-02 三星电子株式会社 支持不同存储单元类型的非易失性存储器的设备和方法
US20080126680A1 (en) * 2006-11-03 2008-05-29 Yang-Sup Lee Non-volatile memory system storing data in single-level cell or multi-level cell according to data characteristics

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938001A (zh) * 2012-12-10 2013-02-20 曙光信息产业(北京)有限公司 数据加载装置和数据加载方法
CN104007937A (zh) * 2013-02-26 2014-08-27 希捷科技有限公司 云计算环境中的数据更新管理
US11687292B2 (en) 2013-02-26 2023-06-27 Seagate Technology Llc Data update management in a cloud computing environment
CN104007937B (zh) * 2013-02-26 2018-11-09 希捷科技有限公司 云计算环境中的数据更新管理
CN104050088A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 差异逻辑至实体的方法与系统
CN104050088B (zh) * 2013-03-12 2017-04-19 旺宏电子股份有限公司 差异逻辑至实体的方法与系统
CN112051970A (zh) * 2013-04-25 2020-12-08 微软技术许可有限责任公司 混合驱动器的脏数据管理
CN105637470A (zh) * 2013-04-25 2016-06-01 微软技术许可有限责任公司 混合驱动器的脏数据管理
CN105637470B (zh) * 2013-04-25 2020-09-29 微软技术许可有限责任公司 用于脏数据管理的方法和计算设备
US10416932B2 (en) 2013-04-25 2019-09-17 Microsoft Technology Licensing, Llc Dirty data management for hybrid drives
CN104375895B (zh) * 2013-08-13 2018-02-06 华为技术有限公司 用于多种存储器间的数据存储调度方法以及装置
CN104375895A (zh) * 2013-08-13 2015-02-25 华为技术有限公司 用于多种存储器间的数据存储调度方法以及装置
CN106062724B (zh) * 2013-09-27 2020-09-08 慧与发展有限责任合伙企业 管理存储器模块上的数据的方法、存储器模块及存储介质
CN106062724A (zh) * 2013-09-27 2016-10-26 慧与发展有限责任合伙企业 存储器模块上的数据管理
US11733932B2 (en) 2013-09-27 2023-08-22 Hewlett Packard Enterprise Development Lp Data management on memory modules
CN104951418A (zh) * 2015-06-24 2015-09-30 成都广迈科技有限公司 带闪存功能的计算机通信系统
CN107291378A (zh) * 2016-03-31 2017-10-24 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN106502594A (zh) * 2016-10-31 2017-03-15 维沃移动通信有限公司 一种数据处理方法及终端
CN108984111A (zh) * 2017-05-30 2018-12-11 希捷科技有限公司 具有可重写原地存储器的数据存储设备
CN108984111B (zh) * 2017-05-30 2021-09-14 希捷科技有限公司 具有可重写原地存储器的数据存储设备
CN109117088A (zh) * 2018-07-24 2019-01-01 联想(北京)有限公司 一种数据处理方法及系统
CN109117088B (zh) * 2018-07-24 2021-02-19 联想(北京)有限公司 一种数据处理方法及系统
CN110908599A (zh) * 2019-09-27 2020-03-24 珠海博雅科技有限公司 数据的写入方法与写入系统

Also Published As

Publication number Publication date
WO2010078044A3 (en) 2010-09-23
US20100169604A1 (en) 2010-07-01
TWI416323B (zh) 2013-11-21
BRPI0923876B1 (pt) 2020-09-24
BRPI0923876A2 (pt) 2015-08-18
TW201030516A (en) 2010-08-16
EP2370902A2 (en) 2011-10-05
US8239613B2 (en) 2012-08-07
WO2010078044A2 (en) 2010-07-08
EP2370902A4 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
CN102301345A (zh) 混合存储设备
US11556433B2 (en) High performance persistent memory
US8244962B2 (en) Command processor for a data storage device
US8769318B2 (en) Asynchronous management of access requests to control power consumption
CN105786400B (zh) 一种异构混合内存组件、系统及存储方法
US8606970B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
CN104866428A (zh) 数据存取方法和数据存取装置
US11204833B1 (en) NVM endurance group controller using shared resource architecture
JP2011070365A (ja) メモリシステム
TWI454922B (zh) 記憶體儲存裝置及其記憶體控制器與資料寫入方法
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN103488582B (zh) 写高速缓冲存储器的方法及装置
CN106371950B (zh) 一种实现raid级别转换的方法及装置
US20100153624A1 (en) Data managing method for non-volatile memory and non-volatile memory device using the same
EP4020220A1 (en) Utilizing nand buffer for dram-less multilevel cell programming
US9009389B2 (en) Memory management table processing method, memory controller, and memory storage apparatus
CN113495850B (zh) 管理垃圾回收程序的方法、装置及计算机可读取存储介质
CN105760317A (zh) 数据写系统和用于核心处理器的数据写方法
US11604592B2 (en) Data management for efficient low power mode handling in a storage device
US20230297277A1 (en) Combining Operations During Reset
CN101350015A (zh) 数据储存系统及其存取方法
CN114217750B (zh) Ssd低功耗优化方法、装置、计算机设备及存储介质
CN103902226A (zh) 数据写入方法与系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111228