一种内存供电电路
技术领域
本发明涉及计算机电路技术领域,尤其涉及一种内存供电电路。
背景技术
计算机内存是一种动态随机存取存储器(DRAM),必须持续对其进行供电,才能保证其中的数据不丢失。而存储设备等计算机设备作为高可靠、高可用系统,必须确保内存中数据的一致性和完整性,即使在外部市电丢失的情况下,也要保持内存中的数据不丢失。传统的采用不间断电源(UPS,Uninterruptible Power System)对存储设备进行供电的方式由于成本、空间等方面的不足,已经逐渐被小容量、廉价、小体积的后备电源供电方式所取代。所述后备电源通常为位于存储设备内部的电池、超级电容等。当外部市电丢失后,CPU、内存控制器等芯片会随着市电的丧失而失去电源,但是内存会在后备电源的支撑下得到长时间(通常可以到72小时以上)供电,确保内存中的数据不丢失。
这里需要特别指出的是,由于电池、超级电容等后备电源受到成本、容量和体积大小的限制,在市电丢失后,不可能给存储设备所有组件持续供电,仅提供给保存有数据的内存供电。内存控制器(通常是北桥或CPU芯片)和内存使用相同电气特征的电压。对于DDR2内存而言,内存控制器和内存都使用1.8V直流电压;对于DDR3内存而言,内存控制器和内存都使用1.5V直流电压。
图1示出了没有后备电源的内存供电方式。交流市电经过系统电源转换为一路系统直流输入,直流到直流(DC-DC)开关电源101控制该路直流,同时向内存控制103和内存102供电。DC-DC开关电源是用来将一种电压的的直流电源变换成组件所需的另外一种电压的直流电源。电路通常由开关控制芯片、功率型金属-氧化层-半导体-场效应晶体管(MOSFET,Metal-Oxide-Semiconductor Field-Effect Transistor)、电感、电解电容等器件构成。开关电源主要是区别于线性电源,优点是开关电源转换效率高,损耗少,广泛使用在单板电源设计中。
如果交流市电断电,则内存控制器103和内存102均失去供电。目前的台式机和绝大多数的服务器都属于这种设计。该设计的缺点显而易见,市电丢失后,由于内存没有后备电源保护,数据会随着市电丢失而丢失,可靠性差,数据一致性得不到保证。
如果在图1所示电路中对DC-DC开关电源101增加一路后备电源输入,在市电丢失后,后备电源不但要持续给内存102供电,还要给内存控制器103供电,由于内存控制器的耗电量远远大于内存,现有后备电源的容量是无法支撑的,即使设计出来这样的后备电源,其体积、成本也是无法接受的。
图2示出了现有技术中采用后备电源的内存供电方式。图2相对于图1增加了一路DC-DC开关电源104,其中DC-DC开关电源101对内存102供电,DC-DC开关电源104对内存控制器103供电。DC-DC开关电源101具有两路输入,分别是系统直流输入和后备电源输入。而DC-DC开关电源104仅具有系统直流输入。正常情况下,内存102和内存控制器103都由系统电源供电。如果交流市电断电,则内存控制器103失去供电,而内存102还具有后备电源输入。该供电方式的缺点是:增加了系统硬件成本,包括多设计的一路开关电源电路成本和由此导致增加的印刷电路板(PCB,Printed CircuitBoard)电路板成本。另外,由于多增加了一路开关电源,电路设计变复杂,单板密度变高,发热增加,散热难度加大,系统的可靠性降低,并且开关电源产生的电磁辐射干扰(EMI)噪声也会有所提高。
发明内容
本发明提供了一种内存供电电路,仅使用一路DC-DC开关电源实现内存和内存控制器的可靠供电,并且在市电掉电后,实现后备电源仅对内存供电的功能。
本发明实施例提出的一种内存供电电路,包括一个直流到直流DC-DC开关电源和一个电压切换电路;
所述DC-DC开关电源的输入端连接系统直流输入和后备电源输入,DC-DC开关电源的输出端输出内存和内存控制器所需的供电电压;其中,DC-DC开关电源的输出端直接连接内存,DC-DC开关电源的输出端连接电压切换电路的输入端,电压切换电路的输出端连接内存控制器;
系统直流输入从0变为正常值时,电压切换电路的输出端从0缓慢变为内存控制器供电电压,电压变化的时间范围为100毫秒至900毫秒,DC-DC开关电源的输出端输出的电压同时给内存和内存控制器供电;
当系统直流输入从正常值变为0时,电压切换电路的输出端从内存控制器供电电压迅速变为0,电压变化的时间范围为0.01微秒至100微秒,DC-DC开关电源的输出端输出的电压仅对内存持续供电。
较佳地,所述电压切换电路包括:第一开关型金属-氧化层-半导体-场效应晶体MOSFET管Q1、第二开关型MOSFET管Q2、二极管D1、电容C1、第一电阻R1和功率型MOSFET管Q3;
第一开关型MOSFET管Q1的栅极用于接收市电掉电监测信号,所述市电掉电监测信号在市电正常时为高电平,在市电丢失时为低电平;第一开关型MOSFET管Q1的源极接地,第一开关型MOSFET管Q1的漏极连接第二开关型MOSFET管Q2的栅极;
第二开关型MOSFET管Q2的源极接地,第二开关型MOSFET管Q2的漏极连接二极管D1的负极以及第一电阻R1;二极管D1与第一电阻R1并联,二极管D1的正极连接电容C1的正极,电容C1的负极接地;电容C1的正极连接功率型MOSFET管Q3的栅极;
功率型MOSFET管Q3的漏极连接DC-DC开关电源的输出端,功率型MOSFET管Q3的源极连接内存控制器。
较佳地,所述电压切换电路进一步包括第二电阻R2;所述第二电阻R2的一端连接系统参考电压,第二电阻R2的另一端连接第一开关型MOSFET管Q1的漏极。
较佳地,所述第二电阻R2的阻值为1K到100K欧姆。
较佳地,所述电压切换电路进一步包括第三电阻R3;所述第三电阻R3的一端连接系统参考电压,第三电阻R3的另一端连接第二开关型MOSFET管Q2的漏极。
较佳地,所述第三电阻R3的阻值为1K到100K欧姆。
较佳地,所述电压切换电路进一步包括第四电阻R4,所述第四电阻R4与电容C1并联。
较佳地,所述第四电阻R4的阻值为1K到100K欧姆。
较佳地,所述二极管D1为肖特基二极管。
从以上技术方案可以看出,在设备开机之初或者市电从0恢复正常时,电压切换电路的输出端从0缓慢变为内存控制器供电电压,供电电压缓慢注入内存控制器电压,不会引起电压的波动;DC-DC开关电源的输出端输出的电压同时给内存和内存控制器供电;当市电从正常值变为0时,电压切换电路的输出端从内存控制器供电电压迅速变为0,DC-DC开关电源的输出端输出的电压仅对内存持续供电,完成内存电压和内存控制器电压的快速分离,确保宝贵的后备电源电量不浪费。
附图说明
图1为没有后备电源的内存供电方式示意图;
图2为现有技术中采用后备电源的内存供电方式示意图;
图3为本发明方案提出一种内存供电电路基本原理示意图;
图4为本发明实施例提出的电压切换电路105的一种实现方式的电路图。
具体实施方式
本发明方案提出一种内存供电电路基本原理示意图如图3所示。其中包括一路DC-DC开关电源101和一个电压切换电路105,所述DC-DC开关电源101的输入端连接系统直流输入和后备电源输入,输出端输出内存102和内存控制器103所需的供电电压。其中,DC-DC开关电源101的输出端直接连接内存101,DC-DC开关电源101的输出端输入电压切换电路105,由电压切换电路105给内存控制器103供电。正常情况下,电压切换电路105为直通模式,DC-DC开关电源101输出端输出的电压同时给内存102和内存控制器103供电;当市电丢失后,电压切换电路105将进行电路快速切换,停止对内存控制器103的供电,后备电源仅对内存102持续供电;市电恢复后,电路又会切换回来,转变为市电电源对内存102和内存控制器103同时供电。
所述电压切换电路105用于可靠地实现内存控制器在系统不同供电条件下的电源切换,其具体实现方式可以有多种,图4给出了电压切换电路105的一种实现方式示意图。所示电压切换电路105包括:第一开关型金属-氧化层-半导体-场效应晶体MOSFET管Q1、第二开关型MOSFET管Q2、二极管D1、电容C1、第一电阻R1和功率型MOSFET管Q3。
第一开关型MOSFET管Q1的栅极用于接收市电掉电监测信号;第一开关型MOSFET管Q1的源极接地,第一开关型MOSFET管Q1的漏极连接第二开关型MOSFET管Q2的栅极;第二开关型MOSFET管Q2的源极接地,第二开关型MOSFET管Q2的漏极连接二极管D1的负极以及第一电阻R1;二极管D1与第一电阻R1并联,二极管的正极连接电容C1的正极,电容C1的负极接地;电容C1的正极连接功率型MOSFET管Q3的栅极;功率型MOSFET管Q3的漏极连接DC-DC开关电压的输出端,功率型MOSFET管Q3的源极连接内存控制器。
图4中示出的电压切换电路105还包括第二电阻R2、第三电阻R3和第四电阻R4。R2,R3和R4简单的作为外部上拉或下拉电阻,为可选元件,其阻值从1K到100K欧姆均可。
图4中,市电掉电监测信号可以是专用的电压检测芯片输出的信号,也可以是内存控制器103输出的信号。正常情况下,市电掉电监测信号为高电平(通常为TTL3.3V输出),表示市电正常。当系统监测到市电开始丢失后,该信号变为低电平。
当市电正常时,市电掉电监测信号为高电平,开关型MOSFET Q1的栅极(Gate,图4中用首字母G表示)和源极(Source,图4中用首字母S表示)之间的电压Vgs1大于MOSFET开启电压Vth(通常最大为2.5V),开关型MOSFET Q1饱和导通,故开关型MOSFET Q1的漏极(Drain,图4中用首字母D表示)被下拉到地电平。开关型MOSFET Q1的漏极D和开关型MOSFETQ2的栅极G相连,开关型MOSFET Q2的源极S的电压也为低电平,因此开关型MOSFET Q2的栅极和源极之间的电压Vgs2为0V,小于MOSFET开启电压,开关型MOSFET Q2截止。开关型MOSFET Q2的漏极D开漏输出,上拉到系统参考电压。电容C1和电阻R1构成RC延迟电路,当开关型MOSFET Q2的漏极D被上拉到系统参考电压后,电容C1在电阻R1的阻抗作用下会缓慢充电,因此电容C1阳极的电压也会从最初的0V缓慢上升到系统参考电压。随着电容C1阳极电压的不断上升,与电容C1阳极连接在一起的功率型MOSFETQ3的栅极电压Vgs电压也会缓慢上升,根据MOSFET的工作特性,功率型MOSFET Q3会从截止状态,逐渐进入线性工作区,最终稳定在饱和导通状态。此时的功率型MOSFET Q3表现为一个压控电阻,其源极S和漏极D的电阻值会随着栅极电压Vgs上升,逐渐从无穷大变为接近0欧姆(MOSFET的导通电阻Rds(on),通常为几十毫欧)。由于这个过程受到电阻R1和电容C1组成的RC充电延迟电路的限制,功率型MOSFET Q3的上述变化过程是非常缓慢的(通常为几百个毫秒的量级),因此,功率型MOSFET Q3的漏极D连接的DC-DC开关电源101的输出电压通过功率型MOSFET Q3作用缓慢地注入内存控制器103的输入电压,起到电源缓启动的作用。如果内存控制器103的输入电压没有缓启动,而是直接连通到DC-DC开关电源101的输出电压,那么原本正常的DC-DC开关电源101的输出电压会因为瞬间大电流输出,而导致电压短暂跌落,从而导致该计算机系统不能正常工作。
反之,当市电开始丢失后,市电掉电监测信号由高变低,开关型MOSFET Q1由导通变为截止,与开关型MOSFET Q1的漏极D相连的开关型MOSFET Q2栅极电压Vgs上拉到系统参考电压,因此开关型MOSFET Q2导通,开关型MOSFET Q2的漏极被下拉到地电平。在这种情况下,已经充满电的电容C1开始对地放电。如果没有二极管D1的存在,电容C1会和电阻R1组成RC延迟放电电路,放电过程变得十分缓慢。但是由于二极管D1的存在,旁路了电阻R1,因此,电容C1得以快速放电(放电过程的时间量级为微秒级甚至纳秒级),电容C1阳极电压快速下降到低电平。功率型MOSFET Q3由导通状态快速转换为截止状态。与此对应,DC-DC开关电源101的输出端断开与内存控制器103的输入端的连接,停止对内存控制器103供电,确保后备电源的电量不会浪费。
简单总结电压切换电路105的工作过程:在设备开机之初或者市电从0恢复正常时,电压切换电路的输出端从0缓慢变为内存控制器供电电压,所述电压变化的时间范围为100毫秒至900毫秒,供电电压缓慢注入内存控制器电压,不会引起电压的波动;DC-DC开关电源的输出端输出的电压同时给内存和内存控制器供电;当市电从正常值变为0时,电压切换电路的输出端从内存控制器供电电压迅速变为0,所述电压变化的时间范围为0.01微秒至100微秒,DC-DC开关电源的输出端输出的电压仅对内存持续供电,完成内存电压和内存控制器电压的快速分离,确保宝贵的后备电源电量不浪费。本领域技术人员应当了解,对于同一功能的电路,其具体实现可以有多种变型形式,本发明方案应当包含上述发明思想所能覆盖的全部变型形式。
较佳地,Q1,Q2选取输入、输出寄生电容小的开关型N-MOSFET。
较佳地,Q3结合内存控制器所需电流,选择漏极持续电流大,导通电阻小的功率型N-MOSFET。
较佳地,二极管D1能快速开关的肖特基二极管。
电阻R1和C1构成RC延迟电路,选择参数时需要根据内存控制器上电时序、负载大小、Q3寄生电容和跨导等综合决定,也可根据实际测试结果进行优化调整。
本发明方案通过使用电阻、电容、二极管和MOSFET管等便宜可靠的通用模拟器件,仅需要设计一路DC-DC开关电源,就能保证内存和内存控制器的可靠供电,并且在掉电后,快速的实现电源切换,实现后备电源仅提供内存供电的功能。因此,针对传统两路DC-DC内存开关电源设计方法的缺点,具有如下明显优势:
1、成本低。和传统两路DC-DC开关电源相比,减少了一路开关电源的使用,为此带来硬件成本的大幅下降。
2、可靠性高。由于减少了一路开关电源的使用,电路设计变简单,PCB板的密度降低,电源发热变少,散热改善。可靠性大大提高。
3、EMI噪声降低。开关电源由于自身工作机制的原因,都会产生几百KHz到几MHz不等的开关噪声,对外辐射。由于减少了一路开关电源,系统的EMI噪声降低,对外辐射干扰减少。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。