CN102280392A - 具有敷镀通孔的结构元件 - Google Patents

具有敷镀通孔的结构元件 Download PDF

Info

Publication number
CN102280392A
CN102280392A CN201110159398XA CN201110159398A CN102280392A CN 102280392 A CN102280392 A CN 102280392A CN 201110159398X A CN201110159398X A CN 201110159398XA CN 201110159398 A CN201110159398 A CN 201110159398A CN 102280392 A CN102280392 A CN 102280392A
Authority
CN
China
Prior art keywords
insulating barrier
substrate
channel structure
metal level
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110159398XA
Other languages
English (en)
Other versions
CN102280392B (zh
Inventor
J·赖因穆特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN102280392A publication Critical patent/CN102280392A/zh
Application granted granted Critical
Publication of CN102280392B publication Critical patent/CN102280392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种用于制造具有敷镀通孔的结构元件的方法。该方法包括提供衬底(120)、在衬底(120)上构成绝缘层(130)并且使绝缘层(130)结构化，其中至少在给定的沟道蚀刻区域(131，132)中去除绝缘层(130)，该沟道蚀刻区域包围衬底区域(125)。本方法还包括执行蚀刻过程，其中结构化的绝缘层(130)用于掩蔽，以便去除在沟道蚀刻区域(131，132)中的衬底材料并且产生包围衬底区域(125)的沟道结构(140)。本方法还包括在绝缘层(130)上构成金属层(150)，沟道结构(140)通过金属层封闭。本发明还涉及一种具有敷镀通孔的结构元件。

Description

具有敷镀通孔的结构元件
技术领域
本发明涉及一种具有敷镀通孔的结构元件以及一种用于制造具有敷镀通孔的结构元件的方法。
背景技术
电触点结构以不同的实施方式已知，它们穿过衬底或衬底的部分区域延伸。这种触点结构也称为垂直互联通孔Via(“Vertical InterconnectAccess”)、层间电路接通部或敷镀通孔，它们赢得越来越多的意义，因为它们有利于构成节省空间的结构元件。多个结构元件也可以垂直地上下叠置并且通过所属的敷镀通孔电连接，由此能够实现具有小的(横向)尺寸的布置。
已知的用于制造敷镀通孔的方法基于：导电衬底(它应作为“印制导线”工作)的衬底区域与周围的衬底材料绝缘。为此执行沟道蚀刻方法(“Trenchen”)，用于产生包围衬底区域的沟道结构，它通常具有高的纵横比。相关的衬底区域还在顶面上通过绝缘的元件悬挂。在此一方面应封闭沟道结构，另一方面提供尽可能光滑的表面。沟道结构的封闭用于避免不确定地或不期望地加入材料，这可能对沟道的绝缘特性或敷镀通孔的可靠性产生不利影响。光滑的表面能够或易于执行下面的方法步骤：例如互补金属氧化物半导体CMOS过程(Complementary Metal Oxide Semiconductor)和微机电系统MEMS过程(Micro-Electro-Mechanical System)。
在已知的方法中产生具有给定的、稍微敞开的几何形状的沟道结构，它接着例如以用于绝缘的氧化层和填料如多晶硅充满。接着执行平面化过程，用于使表面光滑。然而由于给定的相对准确设定的沟道形状、沟道的完全充满和平面化过程的执行，该方法变得相对费事并且难以控制。
另一已知的方法包括制造相对窄的沟道结构，它靠近表面通过淀积氧化层封闭。为了尽可能深地安置封闭点，按照该方法的变型规定，首先淀积第一氧化物，它各向异性地被回蚀，接着淀积第二氧化物。此外可以设有平面化步骤，用于实现氧化物封闭部的光滑。这个方法也涉及相当高的费用，此外对于某些应用不能使用。一方面随着要被封闭的沟道的宽度的增加费用显著增加，另一方面不能制造任意窄的并且同时深的沟道结构。
发明内容
因此本发明的目的是，给出一种更好的用于制造具有敷镀通孔的结构元件的解决方案。
该目的通过如权利要求1所述的方法和通过如权利要求9所述的结构元件实现。本发明的其它有利的实施方式在从属权利要求中给出。
按照本发明提出一种用于制造具有敷镀通孔的结构元件的方法。该方法包括提供一衬底、在该衬底上构成一绝缘层和使绝缘层结构化，其中至少在给定的沟道蚀刻区域去除该绝缘层，该沟道蚀刻区域包围衬底区域。本方法还包括执行蚀刻过程，其中结构化的绝缘层用于掩蔽，以便去除沟道蚀刻区域中的衬底材料并且产生包围衬底区域的沟道结构。本方法还包括在绝缘层上构成金属层，通过该金属层封闭沟道结构。
按照本发明的方法是相对简单且健壮的，并且特征在于相对少的工作步骤。优点是，绝缘层不仅作为蚀刻过程范围中的蚀刻掩膜，而且被用于结构元件的绝缘的目的。此外借助于在绝缘层上构成的金属层(密闭地)封闭沟道结构，代替以绝缘层或填充层在费事的过程范围中充满沟道结构。使用金属层还能够实现相对坚固的或机械稳定的沟道结构封闭。金属层还可以通过平面的或平整的表面产生，由此(在可能的后续过程中)无需继续平面化。金属层同时也可以作为环绕布线或印制导线平面使用。此外本方法(在温度和污染方面)与已知的MEMS和CMOS过程兼容。敷镀通孔的构成无需高温步骤，由此本方法也可以作为具有温度敏感的预备过程的“Via-Last-Prozess”使用。
在一种优选的实施方式中这样执行蚀刻过程，使得结构化的绝缘层被掏蚀并且沟道结构在邻接结构化的绝缘层的上部区域中具有扩宽的形状。由此可以以高可靠性避免：被沟道结构包围的衬底区域通过金属层的材料(它在构成金属层时可能进入到沟道结构中)与包围沟道结构的衬底区段连接或短路。
这也以相应的方法适用于另一优选的实施方式，按照该实施方式这样执行蚀刻过程，使得沟道结构(也)在下部区域中具有扩宽的形状。
在另一优选的实施方式中，在结构化时附加地去除在沟道蚀刻区域内部的开孔区域中的绝缘层部分。此外在执行蚀刻过程之前构成覆盖开孔区域的保护层，通过它防止在开孔区域中去除衬底材料。此外在执行蚀刻过程以后去除保护层。这种工作方式能够以简单的方式在(接着涂覆的)金属层与被沟道结构包围的衬底区域之间建立连接。
在另一优选的实施方式中，绝缘层在沟道蚀刻区域中以格栅形式结构化。由此可以通过金属层可靠地实现沟道结构的封闭。当然如果沟道结构以相当大的沟道宽度构成并且金属层以相对薄的层厚构成时，也能够实现这一点。
在另一优选的实施方式中，金属层的构成包括构成多个分层。由此能够使用例如不同的金属和/或构成具有不同层面(Anlagen)或层面参数的分层。通过这种方式可以使由分层构成的金属层在其各种功能上最佳化。例如可以使第一金属层具有微小的接触电阻、接着的层具有沟道结构的良好封闭和最后的层具有良好的对临界介质的耐受性(临界介质可能到达表面上)。
在这个方面还可以规定，多个分层中的至少一个分层的一部分在构成多个分层中的另一分层之前被去除。去除的作用例如可以是，分层的层厚在一个平的面上以比在开孔区域中更剧烈的程度减小，或者根据几何形状进一步封闭这个区域。由此可以当金属层在中间具有非常小的厚度时在沟道结构上的封闭区域出现更大的层厚。
在另一优选的实施方式中，提供在一侧面上具有蚀刻停止层的衬底。蚀刻停止层提供了可能性，在达到蚀刻停止层时蚀刻过程结束。
按照本发明还提出一种结构元件，它具有一个衬底和在衬底中的敷镀通孔。敷镀通孔包括衬底区域和沟道结构，沟道结构包围衬底区域。该结构元件还具有设置在衬底上的结构化的绝缘层，该绝缘层至少在沟道结构的区域中被去除。此外该结构元件具有设置在绝缘层上的金属层，通过该金属层封闭沟道结构。这种结构元件可以通过相对简单的且成本有利的方式制成。该结构元件的特征也在于沟道结构的机械稳定的封闭。
附图说明
下面借助于附图详细解释本发明。附图中：
图1至5分别以示意的侧剖视图示出具有敷镀通孔的结构元件的制造；
图6示出用于制造具有敷镀通孔的结构元件的方法的流程图；
图7至9分别以示意的侧剖视图示出其它具有敷镀通孔的结构元件。
具体实施方式
借助于下面的附图描述用于制造具有敷镀通孔结构元件的方法的实施方式，该方法是相对简单和可靠的并且要求执行的工作步骤相对少。在制造方法中可以使用在半导体或微系统技术中常见的方法过程(例如CMOS和MEMS过程)和材料，因此对其只部分地描述。此外要指出，除了所示和所述的方法步骤和过程以外可以执行其它方法步骤，用于完成所示的结构元件的制造。
图1至5分别以示意的侧剖视图示出用于制造具有敷镀通孔的结构元件111的方法。在该方法中所执行的方法步骤还在图6的流程图中概括。所制成的结构元件111例如是集成电路或半导体芯片。对此可能的示例是专用集成电路(ASIC，Application Specific Integrated Circuit)、存储器结构元件和处理器或微处理器。
在本方法开始时在步骤101(参见图6)中提供一衬底120，该衬底在图1至5中只局部地示出。该衬底120例如是硅晶片，它基本全部或至少在部分区域(稍后的敷镀通孔)中被掺杂，用于提供导电性。
所提供的衬底120还如图1所示在一个侧面121、下面也称为底面121上具有其它结构或层，它们可以在常见的过程范围中产生。例如包括在衬底120中构成晶体管160，其不同的导电和掺杂区域借助于虚线表示。在底面121上还构成一由结构化的绝缘层138和结构化的导电层158组成的结构。例如具有金属或(掺杂)多晶硅的层158作为印制导线并作为晶体管160的触点结构或其掺杂区域。例如是氧化硅层的绝缘层138不仅在晶体管160的区域中具有开孔136而且在稍后的敷镀通孔的区域中具有开孔137。在这些部位上，在开孔136，137以外设置在绝缘层138上的层158紧靠(原始的)衬底120或其侧面121，由此能够实现晶体管160与稍后的敷镀通孔的衬底区域125之间的电连接。
在另一步骤102(参见图6)中如图2所示在衬底120的与底面121对置的侧面122、下面称为顶面122上构成硬掩膜或蚀刻掩膜。为此首先在衬底120的顶面122上构成具有例如氧化硅的绝缘层或介电层130。这可以通过以下方式实现：例如通过执行CVD方法(Chemical Vapor Deposition)将层130大面积地涂覆到衬底120上。例如考虑所谓的以四乙基原硅酸盐(TEOS)作为原料的TEOS方法。备选地可以通过以下方式构成层130：在衬底侧面122上生长出热氧化物。
绝缘层130还被结构化，由此如图2所示绝缘层130在给定的区域132和另一给定的区域133中被去除或敞开并且衬底120在这些位置上露出。为了绝缘层130的结构化可以使用常见的照相平版印刷的结构化和蚀刻方法。通过区域132设置在稍后的蚀刻过程范围中产生的沟道的侧面形状并因此在下面也称为沟道蚀刻区域132，该区域(在俯视图中)具有包围衬底区域125的封闭形状，例如以矩形形状或以圆环形状(未示出)。在图2中借助于虚线标明包围的衬底区域125。开孔区域133、也称为“冲裁区域”133，通过它(稍后)制造出与衬底120的电接触，该开孔区域同样由沟道蚀刻区域132包围或者设置在沟道蚀刻区域132内部。
在结构化绝缘层130后还在衬底120或绝缘层130上在沟道蚀刻区域132内部构成附加的保护层135，由此开孔区域133或(原先)露出的衬底120如图2所示在这个位置上被重新覆盖。该保护层135用于防止蚀刻在开孔区域133上面或中的衬底120。作为保护层135的材料例如考虑光刻胶。在构成保护层135以后完成蚀刻掩膜。
接着在步骤103(见图6)中执行沟道蚀刻过程(“Trenchen”)，其中部分以保护层135覆盖的结构化的绝缘层130用于掩盖衬底120。作为沟道蚀刻过程例如考虑深度反应离子蚀刻过程(DRIE Deep Reactive Lon Etching)。一种可能的示例是所谓的Bosch过程，其中蚀刻层和钝化层连续地重复。在沟道蚀刻过程中去除沟道蚀刻区域132中的衬底材料，由此如图3所示产生包围衬底区域125的沟道结构140。在此衬底区域125和沟道结构140一起构成敷镀通孔的导电的和绝缘的组成部分。衬底区域125(下面也称为敷镀通孔区域125)通过沟道结构140相对于包围的衬底120材料绝缘。执行沟道蚀刻过程一直到达到衬底120底面121上的绝缘层138，该绝缘层(与衬底120顶面122上的绝缘层130和保护层135一样)在蚀刻过程中不或几乎不被侵蚀并因此可以在“蚀刻停止层”的意义上发挥作用。
优选这样执行沟道蚀刻过程，使得绝缘沟道或沟道结构140具有相对高的纵横比，即，沟道宽度远小于沟道高度或沟道深度。由此可以达到，沟道结构140在衬底120或其侧面121，122上只需要相对小的面积。
此外规定，这样执行沟道蚀刻过程，使得衬底120顶面122上的绝缘层130被掏蚀并且沟道结构140在这个部位上具有在顶面122方向上扩宽的或加宽的形状。为了清楚的说明，在图3中示出扩宽的沟道区域142，它例如以沟槽的形式出现。此外规定，这样执行沟道蚀刻过程，使得沟道结构140也具有在底面121方向上敞开的或扩宽的形状，它在图3中借助于扩宽的具有例如多个沟槽的沟道区域143表示。备选地沟道区域143也可以以一个单个的沟槽形式出现。在沟道区域142，143之间，沟道结构具有“直线”区段，其具有相互垂直或平行延伸的沟道壁。沟道结构140的扩宽的沟道区域142，143，借助于它如同下面还要进一步描述的那样能够可靠地保证沟道结构140的绝缘特性，能够通过相应地选择或确定在蚀刻过程中使用的蚀刻参数来产生。
在步骤103(参见图6)的范围内还在构成沟道结构140以后如图3所示去除保护层135，由此在开孔区域133中(再)露出衬底120。在具有光刻材料的保护层135的情况下可以例如通过使用丙酮或其它溶剂执行所述去除。
在下一步骤104(参见图6)中如图4所示将金属层150大面积地涂覆在衬底120或绝缘层130上。在此金属层150尤其也在(用于蚀刻沟道结构140的)沟道蚀刻区域132的区域中构成，由此密闭地封闭沟道结构140。金属层150还在开孔区域133中直接涂覆在衬底120上，由此实现在金属层150与敷镀通孔区域125之间的电接触。作为层150的金属材料例如考虑铝、镍或钛。也可以使用其它金属，如同下面还要详细描述的那样。必要时也可以在沟道结构140内部产生层淀积，如同在图4中借助于其它金属层152，153所示的那样。
用于构成金属层150的可能过程尤其是定向的淀积方法，例如溅射方法或蒸镀方法。定向的淀积方法提供了可能性：(在很大程度上)抑制在沟道结构140边缘或沟道壁上的层淀积，并由此能够避免(通过淀积的金属)实现敷镀通孔区域125与包围沟道结构140的衬底120之间的电连接，通过电连接可能不利于或取消沟道结构140的绝缘特性。
对于在沟道上边缘上的相对非定向的金属淀积或淀积的情况，如同在图4中借助于金属层152所示的那样，通过绝缘层130的掏蚀可以防止这种不期望的连接。通过沟道结构140的在这个位置上出现的扩宽的沟道区域142使沟道结构140中的金属层152与金属层150表面或区段上的金属层150通过足够的距离可靠地相互分开，金属层如图4所示必要时在沟道蚀刻区域132中略微伸入到沟道结构140中并且“包围(umgreifen)”绝缘层132。
关于在绝缘层138上可能产生的层淀积方面，它在图4中借助于金属层153表示，通过在这个部位上出现的扩宽的沟道区域143能够可靠地防止在敷镀通孔区域125与包围沟道结构140的衬底区段之间的电连接。
金属层150的构成提供了可能性，即沟道结构140以相对简单的方式封闭，代替以费事的过程通过填充材料充满沟道结构140。借助于金属层150也可以实现沟道结构140的相对牢固或机械稳定的封闭。此外可以将金属层150这样涂覆在衬底120或绝缘层130上，使得金属层150(在沟道蚀刻区域132以外)具有相对平面的或平整的表面。因此在可能的后续过程(它们以出现平整表面为前提)中可以省去执行费事的平面化方法。
在涂覆金属层150和通过层150覆盖沟道结构140后接着可以执行其它过程，用于完成结构元件111。在图6的流程图中在步骤105中概括的这些过程尤其包括金属层150的结构化，如同在图5中借助于结构元件111所示的那样。为了金属层150的结构化可以使用常见的照相平板印刷的结构化方法和蚀刻方法。通过这种方式除了封闭沟道结构140以外也可以将金属层150作为环绕布线或印制导线平面。
与此相关可以通过衬底顶面122区域中的金属层150触点接通衬底120底面121上的晶体管160，因为金属层150通过开孔区域133与敷镀通孔区域125连接，敷镀通孔区域还邻接与晶体管160连接的导电层158。在沟道蚀刻过程中作为蚀刻掩膜的绝缘层130在此(与绝缘层138一样)用于使“导线路径”相对于沟道结构140以外的衬底120绝缘。
在步骤105的范围内还可以执行其它过程，用于例如在衬底120或在(结构化的)金属层150上构成其它结构和/或层或功能层(未示出)。此外可以考虑执行分成单个的过程，用于分开结构元件111。也可以将结构元件111安置在壳体中并且触点接通和/或与一个或多个其它结构元件布置或连接在一起，其中结构元件111的电触点接通例如借助于压焊丝连接实现。为了说明这种触点接通方式在图5中示出一个压焊丝190，它连接在金属层150上。
除了上述的优点以外本方法的其它优点是，可以没有高温步骤地、即例如以约500℃以下的范围执行用于构成敷镀通孔的整个过程，尤其是构成绝缘层130和金属层150。通过这种方式可以与温度敏感的前方法相结合地将在图6中所示的方法步骤102至105作为“Via-Last-Prozess”使用。
在图6的方法中存在可能性，以其它方式执行或改变各个所述的步骤和/或过程。下面详细描述可能实现的变化，它们也可以相互组合。在此要指出，在已经描述的细节方面，它们涉及相同或一致的部分、可使用的方法步骤、可能的优点等，请参阅上述的实施例。
例如为了构成金属层150在步骤104中在衬底120或绝缘层130上并排地构成多个不同的分层，其中可以重新使用溅射或蒸镀方法(未示出)。分层例如可以具有不同的金属。也能够使所有的或多个分层具有相同的金属，但是以不同的方式、例如在不同的层面或以不同的层面淀积。由此存在可能性，即由分层构成的金属层150在不同的特性和功能方面优化。例如金属层150可以由三个金属层面构成，其中第一(下)金属层面具有至衬底区域125的微小的接触电阻，第二(中间)金属层面实现沟道结构140的机械稳定的封闭并且第三(上)金属层面实现高的相对于临界介质的耐受性，临界介质可能到达表面上。
也可以被证实有利的是，在多个步骤中淀积金属层150或者以多个分层的形式构成金属层，并且在分层之间分别再去除层150的一部分(或由至少一个分层中去除)，例如通过执行溅射蚀刻过程(反溅射)。通过这种工作方式可以实现，金属层150(或分层)的层厚在一个平的面上以比在开孔中、尤其在沟道蚀刻区域132区域中更剧烈的程度减小，或者根据几何形状再封闭这种区域。由此可以实现，相对于在中间相对较薄的金属层150厚度在沟道蚀刻区域132中产生增加的层厚。
另一可能的变换方式涉及在图7中(局部)示出的结构元件112。在制造结构元件112的过程中，当在步骤102的范围中使绝缘层130结构化时不构成(在俯视图中)连续的或封闭的沟道蚀刻区域132，而是构成格栅形的具有相对较窄短臂的沟道蚀刻区域131，其中格栅形沟道蚀刻区域131与连续的沟道蚀刻区域132一样(在俯视图中)包围衬底区域125并且用于蚀刻沟道结构141(步骤103)。在沟道蚀刻时完全掏蚀格栅短臂。沟道蚀刻区域131的格栅形扩展构型的结果是，金属层150在步骤104中不再完全封闭整个沟道宽度，而是只封闭格栅的单个“蜂房”。由此可以可靠地通过金属层150封闭具有相对较宽的沟道的沟道结构141，即使金属层150以相对薄的厚度构成时。
图6的方法不局限于制造在图5和7中所示的结构元件111，112或集成电路，而是也可以用于制造其它结构元件。尤其可以考虑微机械结构元件。
为了示例的说明，在图8中示出这种微机械的结构元件113的一个局部，它例如用于加速度传感器或旋转速率传感器。结构元件113也具有带有敷镀通孔(即敷镀通孔区域125和沟道结构140)的衬底120以及在衬底顶面122区域中层130，150。
在衬底120底面121上设有由绝缘层139组成的结构，绝缘层具有部分地嵌入到其中或开沟道的导电层159。绝缘层例如是氧化硅层。导电层159例如是(掺杂的)多晶硅层并且起到印制导线或触点结构的作用，该导电层通过绝缘层139中的开孔直接与敷镀通孔区域125连接。与绝缘层139邻接地设有导电的功能层170。该功能层170例如是所谓的外延多晶硅层，即，以外延生长方法产生的多晶的硅层，它可以选择掺杂地构成。功能层170在部分区域中以具有活动的功能元件的外露的微机械结构171(微结构或MEMS结构)的形式构成。在此微机械结构171或其一部分在边缘上由导电层159触点接通。此外另一衬底180通过连接层185与功能层170连接。另一衬底180(它例如具有硅)是罩形衬底或罩形晶片，借助于它密闭地密封微机械结构171。
在按照图6的方法中，在结构元件113中制造敷镀通孔方面存在例如以下可能性，在步骤101中首先提供具有由层139，159，170组成的结构的衬底120，其中还未构成或露出微机械结构171。接着可以执行上述的步骤102，103，104，其中绝缘层139在蚀刻过程中(步骤103)可以起蚀刻停止层的作用。在接着的步骤105范围中，可以使金属层150结构化，通过执行相应的MEMS过程构成微机械结构171，将功能层170通过连接层185与衬底180连接并且如图8所示将压焊丝190连接在金属层150上。在此压焊丝190通过金属层150、敷镀通孔区域125和导电层159与微机械结构171电连接，用于在结构元件113的运行中例如施加给定的电位在微机械结构171上。代替上述的示例的过程顺序也可以以其它顺序执行这些过程。例如可以在执行步骤102，103，104之前，在步骤101中提供已经具有构成的微机械结构171和必要时具有与功能层170连接的衬底180的衬底120。
制造方法的另一可能的变化涉及在图9中(局部)示出的结构元件114，它基本具有与图5的结构元件111相同的结构。与结构元件111不同，该结构元件114在衬底120的顶面122上或上面具有另一结构元件161，该另一结构元件触点接通敷镀通孔区域125。结构元件161例如可以是其它电路结构元件或金属面或金属带。另一结构元件161具有金属或其它材料，该金属或其它材料在用于构成沟道结构140的蚀刻过程(步骤103)中不(或几乎不)被侵蚀。也可以由这种材料包围结构元件161。在这种扩展结构中可以省去上述的结构和去除保护层135。
借助于附图解释的实施方式是本发明的优选或示例的实施方式。代替所述的实施方式可以设想其它实施方式，它们可以包括其它变化或所述特征的组合。
关于所述材料例如存在这种可能性，即这些材料通过其它材料替换。也可以提供具有其它构造或其它结构的其它衬底和/或使用不同于硅的半导体材料，在其中通过上述的措施构成敷镀通孔。此外可以执行与上述过程不同的过程和/或构成其它元件和结构。
关于图9的结构元件114例如存在可能性，代替单个元件161设有多个触点接通衬底区域125的元件。也能够实现“开沟道的”元件，其中部分区域或侧面位于与衬底120顶面122相同的平面中。也可以在衬底120的底面121区域上或中设有其它的触点接通衬底区域125的元件。这种在衬底120的顶面和/或底面122，121上具有一个或多个附加元件的扩展结构也可以在图5，7和8的其它结构元件111，112，113中考虑，附加元件触点接通敷镀通孔区域125或者与其邻接。
此外要指出，本方法不局限于在衬底中制造单个的敷镀通孔。通过本方法可以在衬底中构成多个或许多敷镀通孔，这尤其可以基本同时或并行地实现。
也存在可能性，例如必要时以其它顺序或以共同的方式执行所述过程。一个可能的示例是构成图5的结构元件111的绝缘层130，138。代替在衬底120的顶面和底面121，122上相互分开地构成绝缘层130，138，也可以在一个公共的过程中在衬底120上例如通过热生长产生两个层130，138。
此外要指出，代替所示的沟道结构140，141可以产生具有其它构造或其它几何形状的沟道结构。一个示例是仅仅在上部区域中具有扩宽形状的沟道结构。这种几何形状可以选择用于以下情况：在构成用于封闭沟道结构的金属层时在沟道结构的下部区域中不产生或产生几乎可忽略的金属材料淀积。

Claims (10)

1.用于制造具有敷镀通孔的结构元件的方法，包括方法步骤：
提供衬底(120)；
在所述衬底(120)上构成绝缘层(130)；
使所述绝缘层(130)结构化，其中，至少在给定的沟道蚀刻区域(131，132)中去除所述绝缘层(130)，所述沟道蚀刻区域包围衬底区域(125)；
执行蚀刻过程，其中，所述结构化的绝缘层(130)用于掩蔽，以便去除在所述沟道蚀刻区域(131，132)中的衬底材料并且产生包围所述衬底区域(125)的沟道结构(140)；和
在所述绝缘层(130)上构成金属层(150)，通过所述金属层封闭所述沟道结构(140)。
2.如权利要求1所述的方法，其中，这样执行所述蚀刻过程，使得所述结构化的绝缘层(130)被掏蚀并且所述沟道结构(140)在邻接所述结构化的绝缘层(130)的上部区域中具有扩宽的形状(142)。
3.如上述权利要求中任一项所述的方法，其中，这样执行所述蚀刻过程，使得所述沟道结构(140)在下部区域中具有扩宽的形状(143)。
4.如上述权利要求中任一项所述的方法，其中，在所述结构化时附加地去除在所述沟道蚀刻区域(131，132)内部的开孔区域(133)中的绝缘层(130)部分，在执行所述蚀刻过程之前构成一覆盖所述开孔区域(133)的保护层(135)，通过所述保护层防止去除所述开孔区域(133)中的衬底材料，并且在执行所述蚀刻过程以后去除所述保护层(135)。
5.如上述权利要求中任一项所述的方法，其中，所述绝缘层(130)在所述沟道蚀刻区域(131)中以格栅形式结构化。
6.如上述权利要求中任一项所述的方法，其中，所述金属层(150)的构成包括构成多个分层。
7.如上述权利要求中任一项所述的方法，还包括：所述多个分层中的至少一个分层的一部分在构成所述多个分层中的另一分层之前被去除。
8.如上述权利要求中任一项所述的方法，其中，提供在一侧面上具有蚀刻停止层(138，139)的衬底(120)，并且在到达所述蚀刻停止层(138，139)时所述蚀刻过程结束。
9.结构元件，具有
衬底(120)；
在所述衬底(120)中的敷镀通孔，包括衬底区域(125)和包围所述衬底区域(125)的沟道结构(140)；
设置在所述衬底(120)上的结构化的绝缘层(130)，所述绝缘层至少在所述沟道结构(140)的区域中被去除；和
设置在所述绝缘层(130)上的金属层(150)，所述沟道结构(140)通过所述金属层封闭。
10.如权利要求9所述的结构元件，其中，所述沟道结构(140)在邻接结构化的绝缘层(130)的上部区域中和在下部区域中分别具有扩宽的形状(142，143)。
CN201110159398.XA 2010-06-07 2011-06-07 具有敷镀通孔的结构元件 Active CN102280392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010029760.7A DE102010029760B4 (de) 2010-06-07 2010-06-07 Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung
DE102010029760.7 2010-06-07

Publications (2)

Publication Number Publication Date
CN102280392A true CN102280392A (zh) 2011-12-14
CN102280392B CN102280392B (zh) 2016-12-14

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515352A (zh) * 2012-06-14 2014-01-15 罗伯特·博世有限公司 具有敷镀通孔的构件及制造方法
CN110997555A (zh) * 2017-08-07 2020-04-10 罗伯特·博世有限公司 微机械装置和相应的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266687A1 (en) * 2004-05-25 2005-12-01 Canon Kabushiki Kaisha Method of manufacturing semiconductor device and semiconductor device
CN101410969A (zh) * 2006-05-30 2009-04-15 国际商业机器公司 具有高q晶片背面电容器的半导体集成电路器件
US20090309230A1 (en) * 2008-06-16 2009-12-17 Zhenjiang Cui Air gap formation and integration using a patterning cap

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050266687A1 (en) * 2004-05-25 2005-12-01 Canon Kabushiki Kaisha Method of manufacturing semiconductor device and semiconductor device
CN101410969A (zh) * 2006-05-30 2009-04-15 国际商业机器公司 具有高q晶片背面电容器的半导体集成电路器件
US20090309230A1 (en) * 2008-06-16 2009-12-17 Zhenjiang Cui Air gap formation and integration using a patterning cap

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515352A (zh) * 2012-06-14 2014-01-15 罗伯特·博世有限公司 具有敷镀通孔的构件及制造方法
CN103515352B (zh) * 2012-06-14 2018-05-15 罗伯特·博世有限公司 具有敷镀通孔的构件及制造方法
CN110997555A (zh) * 2017-08-07 2020-04-10 罗伯特·博世有限公司 微机械装置和相应的制造方法
TWI772485B (zh) * 2017-08-07 2022-08-01 德商羅伯特博斯奇股份有限公司 微機械裝置及對應的製造方法
CN110997555B (zh) * 2017-08-07 2023-09-26 罗伯特·博世有限公司 微机械装置和相应的制造方法

Also Published As

Publication number Publication date
DE102010029760B4 (de) 2019-02-21
DE102010029760A1 (de) 2011-12-08
FR2961012A1 (fr) 2011-12-09
US8481401B2 (en) 2013-07-09
US20110298140A1 (en) 2011-12-08
FR2961012B1 (fr) 2018-05-04
ITMI20110984A1 (it) 2011-12-08

Similar Documents

Publication Publication Date Title
CN104276540B (zh) 微机械部件及微机械部件的制造方法
US9518877B2 (en) Micromechanical component for a capacitive sensor device, and manufacturing method for a micromechanical component for a capacitive sensor device
EP1633673B1 (en) Method for fabricating microelectromechanical systems having trench isolated contacts
US6686638B2 (en) Micromechanical component including function components suspended movably above a substrate
US8601879B2 (en) Capacitance type pressure sensor and method for manufacturing a capacitance type pressure sensor
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
US9194882B2 (en) Inertial and pressure sensors on single chip
CN102616727B (zh) Mems器件及其制作方法
JP6738187B2 (ja) 積層体中に微小電気機械構造を製造する方法及び微小電気機械構造を備える相応の電子素子
US8659099B2 (en) Method for manufacturing a micromechanical structure, and micromechanical structure
CN104649214B (zh) Mems器件的接触插塞及其形成方法
US8607447B2 (en) Method for providing and connecting two contact areas of a semiconductor component or a substrate, and a substrate having two such connected contact areas
JP5417851B2 (ja) Ｍｅｍｓデバイス及びその製造方法
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
US8481401B2 (en) Component having a through-contact
CN102530837A (zh) 用于制造微机械组件的方法
TWI765489B (zh) 微機電系統裝置、其製造方法與使用其之整合式微機電系統
US9277656B2 (en) Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate
US9114975B2 (en) Micromechanical component and method for producing a micromechanical component having a thin-layer cap
JP4886147B2 (ja) 微細加工構成素子及びその製造方法
CN102280392B (zh) 具有敷镀通孔的结构元件
US8587095B2 (en) Method for establishing and closing a trench of a semiconductor component
JP2014120598A (ja) 電子装置及びその製造方法
JP2022069384A (ja) 電気的相互接続構造、電子装置及びその作製方法
JP2024002882A (ja) 圧力センサ及び圧力センサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant