CN102272798B - 曲面细分时间随曲面细分量线性增长的镶嵌器 - Google Patents

曲面细分时间随曲面细分量线性增长的镶嵌器 Download PDF

Info

Publication number
CN102272798B
CN102272798B CN200980153800.4A CN200980153800A CN102272798B CN 102272798 B CN102272798 B CN 102272798B CN 200980153800 A CN200980153800 A CN 200980153800A CN 102272798 B CN102272798 B CN 102272798B
Authority
CN
China
Prior art keywords
subdivision
curved inner
surface subdivision
dough sheet
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980153800.4A
Other languages
English (en)
Other versions
CN102272798A (zh
Inventor
R·P·萨特
P·A·罗森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102272798A publication Critical patent/CN102272798A/zh
Application granted granted Critical
Publication of CN102272798B publication Critical patent/CN102272798B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20Finite element generation, e.g. wire-frame surface description, tesselation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H04N19/29Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding involving scalability at the object level, e.g. video object layer [VOL]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/36Scalability techniques involving formatting the layers as a function of picture distortion after decoding, e.g. signal-to-noise [SNR] scalability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Image Generation (AREA)

Abstract

根据一些实施例,镶嵌器可以随边缘细节水平的增加而只经历曲面细分时间的线性增长。通常,镶嵌器随细节水平的增加经历曲面细分时间的非线性或二次方增长。在一些实施例中,可以预计算内部曲面细分的间隔和三角测量。然后在运行时,可以对可应用的边缘细节水平查找经预计算的值。

Description

曲面细分时间随曲面细分量线性增长的镶嵌器
背景技术
这一般涉及图形处理,包括对图形处理器和用于图形处理的通用处理器的使用。
图形流水线可以负责为游戏、计算机动画、医学应用等渲染图形。所生成的图形图像的细节水平可能因图形流水线的限制而低于理想情况。所提供的细节越多,导致图形处理越慢。因此,在处理速度与图形细节之间需要折衷。新的图形处理流水线(诸如微软的DirectX 11)通过增加曲面细分(tessellation)细节来增加几何细节。
曲面细分是形成一系列三角形以通过粗糙的多边形模型开始来渲染对象的图像。面片(patch)是在描述表面的控制笼(control cage)的粗糙水平上的基本单元。面片可以表示弯曲或区域。表面可以是可被描述为参数函数的任何表面。控制笼是由艺术工作者用来生成平滑表面的低分辨率模型。
因此,通过提供更高程度的曲面细分,可被描绘的图形细节水平更高。然而,处理速度可能会受到不利影响。一般而言,处理时间随图像细节水平的增加而二次方地增大。
附图简述
图1是根据一个实施例的图形流水线的示意图;
图2是根据一个实施例的采用最大内部曲面细分因子缩减函数和1轴内部曲面细分因子轴缩减的内部曲面细分的示图;
图3是根据一个实施例的采用平均内部曲面细分因子缩减函数和1轴内部曲面细分因子轴缩减的曲面细分图案的示图;
图4是根据一个实施例的使用最小内部曲面细分因子缩减函数的1轴曲面细分的曲面细分图案的示图;
图5A是根据一个实施例的1轴内部曲面细分因子轴缩减的示图;
图5B是根据一个实施例的1轴内部曲面细分,其中顶边缘具有与图5A不同的边缘细节水平;
图5C是根据一个实施例的1轴内部曲面细分,其中左边缘具有与图5A和5B所示的曲面细分不同的边缘细节水平;
图6是根据一个实施例的每面片的循环相对于细节水平的假定曲线图,示出在软件镶嵌器上使用1轴、幂2曲面细分的非线性关系和线性关系的效果;
图7是本发明一个实施例的流程图;以及
图8是根据一个实施例的多核处理器的示意图。
详细描述
根据一些实施例,曲面细分时间随曲面细分量仅线性增加。通常,曲面细分时间以曲面细分细节量的二次函数增长。结果,在一些实施例中,曲面细分时间可以得到减小,并且在其它实施例中,可以使用次强大的镶嵌器来执行更细节的曲面细分。
在一些实施例中,通过在边缘细节水平的范围上预计算一系列经预计算的内部曲面细分,曲面细分时间可以得到节约和/或曲面细分处理能力可以得到增强。这节约了运行时预计算内部曲面细分。
根据一些实施例,曲面细分可以使用三角形或四边形原始域。边缘分割可以涉及将边缘划分成间隔。所使用的间隔越多,可能的曲面细分细节水平越高。因此,增加边缘细节水平可以增加所得曲面细分的分辨率。
内部曲面细分是原始域外周长内原始点的曲面细分。外带(outer band)由原始域周长构成。
参照图1,图形流水线可以在作为独立、专用集成电路的图形处理器中、软件中、通过软件实现的通用处理器、或者通过软硬件组合来实现。
输入装配器12从存储器读出使用固定函数操作、形成几何结构并创建流水线工作项目的顶点。自动生成的标识符使标识符专用处理能够进行,如图1右侧虚线所示。顶点标识符和实例标识符从顶点着色器14向前可用。原始标识符从外壳着色器16向前可用。控制点标识符仅在外壳着色器16中可用。
顶点着色器14执行诸如变换、结皮或照明之类的操作。这输入一个顶点并输出一个顶点。在每个输出控制点调用并且各自由控制点标识符标识的控制点阶段,顶点着色器具有对独立于输出数量的面片读取所有输入控制点的能力。外壳着色器16每次调用输出控制点。聚集输出是下一外壳着色器阶段以及域着色器20的共享输入。对每个面片,可以通过所有输入和输出控制点的共享读取输入调用面片常数阶段一次。外壳着色器16输出边缘曲面细分因子和其它面片常数数据。如本文所使用的,边缘曲面细分因子和在每个原始域边缘有多个间隔的边缘细节水平可以互换使用。可以分割代码使得通过在结束处采用结合步骤并行完成,来做完独立工作。镶嵌器18可以在硬件或软件中实现。在某些有益实施例中,镶嵌器可以是软件实现的镶嵌器。通过加速镶嵌器的操作,如本文所述,进行镶嵌器操作的核可以被释放去进行其它任务。镶嵌器18可以从外壳着色器输入定义曲面细分程度的数量。这生成诸如三角形或四边形之类的原始域以及诸如点、线或三角的拓扑。在一个实施例中,镶嵌器对面片的所有外壳着色器输出的每个经着色的只读输入,输入一个域位置。这可以输出一个顶点。
几何着色器22可以输入一个原始域并输出多达四个流,每个流独立地接收零或更多原始域。在几何着色器输出处出现的流可以向光栅器(rasterizer)24提供原始域,同时多达四个流可被连接到缓冲器30。剪辑、透视划分、查看端口、以及剪裁选择实现和原始设置可以由光栅器24实现。
像素着色器26输入一个像素并且在相同位置输出一个像素或不输出像素。输出合并器28提供固定函数目标渲染、混合、深度、以及模板(stencil)操作。
因此,参照图2,根据原始域是四边形的实施例,四边形32具有顶边32t、右边32r、底边32b以及左边321。在该示例中,顶边32t具有一个间隔,右边32r具有八个间隔,底边32b具有四个间隔,并且左边321具有两个间隔。这些间隔对应于边缘细节水平和曲面细分因子。在镶嵌器18中,内部曲面细分可以使用最小、最大或平均的因子缩减函数。图2示出最大缩减函数。在该情况下,使用边缘32r来实现曲面细分,因为它具有最大的间隔数。在本实施例中,只计算一个最大值。在其他实施例中,可以使用三角形作为原始域,并且可以使用其它内部曲面细分缩减函数。
图3示出采用平均曲面细分因子缩减函数进行处理之后的四边形。在此,平均是基于四个边的间隔的平均。最后,图4示出使用最小边(即顶边32t)的最小曲面细分缩减因子的结果。
接下来参照图5A-5C,可将四边形划分成外带36a和内部曲面细分38。外带36a是沿原始域周长的全部,在此情况下是四边形,并且内部曲面细分是剩余的全部。图5A-5C示出在1轴内部曲面细分因子缩减示例中,内部曲面细分是相同的,不管外带中使用的间隔数如何,只要外部曲面细分的最大值保持相同。在该示例中,曲面细分因子缩减函数是最大的,并且曲面细分因子轴缩减是1轴。因此,无论边缘细节水平或曲面细分因子如何,内部曲面细分保持相同。结果,有可能对各种不同边缘细节水平预计算内部曲面细分,对其进行存储,并且在运行时期间需要时简单地对其进行应用。因此,对边缘细节水平范围预计算的内部曲面细分可以在运行时被再使用并且无需重新计算,这加速了计算。参照图6,通过使用本发明的实施例,曲面细分时间随曲面细分细节的增加而线性增长,如交叉阴影条所指示。然而,采用其它技术,曲面细分时间随曲面细分细节的增加而非线性地或二次方地增长,如阴影条所指示。如图6所示的示例使用采用幂2边缘分割以及最大曲面细分因子缩减函数的1轴曲面细分缩减。在该示例中,使用基于软件的曲面细分。因此,随着细节水平增加,每面片的循环数在非线性示例中增长到较大程度,但在根据本发明一个实施例的示例中线性增长。通过一些基于硬件的方法,预计算的内部曲面细分与非预计算的内部曲面细分之间的差别可能小一些。
参照图7,根据本发明一个实施例,镶嵌器18通过预计算并存储用于内部曲面细分的u和v值而开始,如框40所指示。u和v值简单地是沿水平轴u和垂直轴v的点坐标或点间隔,如诸如图5A所示。而且,可以预计算用于内部曲面细分的三角测量,如框42所指示,并进行存储。因此,在一个实施例中,对于所有不同的边缘细节水平,用于内部曲面细分的各个点的预计算值和所得的三角测量可以被预先确定并存储。然后在运行时,计算沿原始域外带的u、v值,如框44所指示。而且,在运行时期间,计算用于外带的三角测量,如框46所指示。然后,在运行时期间,镶嵌器18基于可应用的细节水平,查找用于内部曲面细分的合适预计算值。
因此,在诸如DirectX 11的一些实施例中,只存在64个离散边缘细节水平。其它实施例可以使用其它数量的边缘细节水平。可以对这些边缘细节水平的每一个预计算内部曲面细分,并进行存储以备运行时使用。
在运行时期间,当处理图像时,可以对图像的不同区域指定不同的边缘细节水平。通常,较靠近相机的物体(以及因此,占据较大屏幕空间的物体)会比离相机较远的物体被曲面细分得更多。因此,在挥拳的动画中,拳头的细节水平可以是最高的,并且远离拳头的区域可以使用较低的细节水平。因此,可以创建相对逼真的渲染,因为用户可能不会注意到绘图内较不感兴趣区域中使用的不同细节水平。结果,可能会遇到各种边缘细节水平。代替在运行时当其出现时才计算用于内部曲面细分的这些细节水平的每个,在一些实施例中,可以预先计算全部这些细节水平,并随后在运行时查找并简单地使用而无需因确定内部曲面细分点的值以及连接性或三角测量而延迟运行时计算。
在一些实施例中,可以使用线程化和矢量化,基于其内部曲面细分因子,对面片进行分类。然后,在多核处理器50的相同物理核上对具有相同细节水平的面片进行曲面细分,如图8所指示。在面片分类器52中分类和分组之后,可将具有相同内部曲面细分细节水平的、要进行曲面细分的所有面片发送到相同的核54或56,然后该核上的所有线程可以在该核的一级58和二级60高速缓存中只使用一个副本。然后,在后续点处,可以使用面片原始ID将三角形解分类(unsort)。就在三角测量中生成的点数而言,外带曲面细分是可变的。因此,可以通过在第一缓冲器62中放置预计算的已知内部曲面细分,使用双缓冲器方法。然后,计算外部曲面细分可变部分并将其存储在第二缓冲器64中。虽然在图8中只描绘了两个核,但是可以使用任何数量的核。
根据一个实施例,伪代码可以实现如下:
本文描述的图形处理技术可在各种硬件体系结构中实现。例如,图形功能可集成在芯片组内。或者,可使用分立的图形处理器。如又一个实施例,可由包括多核处理器的通用处理器实现图形功能。
说明书中提及“一个实施例”、“实施例”意味着结合该实施例所描述的特定特征、结构或特性被包括在本发明内涵盖的至少一个实现方式中。如此,短语“一个实施例”或“在一实施例中”的出现不一定是指同一个实施例。此外,还可以以除所示出的特定实施例以外的其他合适的形式构成该特定特征、结构或特性,所有这样的形式都可以涵盖在本申请的权利要求书内。
尽管本发明已针对有限数量的实施例作了描述,然而本领域技术人员将会从其中领会到许多修改和变型。所附权利要求旨在覆盖所有这样的修改和变型,只要其落在本发明的真实精神和范围内。

Claims (16)

1.一种用于曲面细分的方法,包括:
在运行时之前对多个不同边缘细节水平预计算内部曲面细分值;
基于其内部曲面细分因子对用于曲面细分的面片进行分类;
将具有相同边缘细节水平的面片分组到多核处理器的分立的物理核上;
在运行时查找经预计算的内部曲面细分值;
在运行时执行曲面细分时间随曲面细分细节水平增加而线性增加的曲面细分,其中执行所述曲面细分包括计算外部曲面细分可变部分。
2.如权利要求1所述的方法,其中所述曲面细分由软件镶嵌器执行。
3.如权利要求1所述的方法,包括预计算内部曲面细分的三角测量。
4.如权利要求1所述的方法,包括使用1轴内部曲面细分因子轴缩减。
5.如权利要求1所述的方法,包括使用四边形作为用于所述曲面细分的原始域。
6.如权利要求1所述的方法,包括使用线程化和矢量化对面片进行分类。
7.一种用于曲面细分的装置,包括:
外壳着色器;以及
镶嵌器,耦合到所述外壳着色器以在运行时之前对多个不同边缘细节水平预计算内部曲面细分值,基于其内部曲面细分因子对用于曲面细分的面片进行分类,将具有相同边缘细节水平的面片分组到多核处理器的分立物理核上,在运行时查找经预计算的内部曲面细分值,以及在运行时执行曲面细分时间随曲面细分细节水平增加而线性增加的曲面细分,其中执行所述曲面细分包括计算外部曲面细分可变部分。
8.如权利要求7所述的装置,其特征在于,镶嵌器是软件镶嵌器。
9.如权利要求7所述的装置,所述镶嵌器预计算内部曲面细分的三角测量。
10.如权利要求7所述的装置,所述镶嵌器使用1轴内部曲面细分因子轴缩减。
11.如权利要求7所述的装置,所述镶嵌器使用四边形作为原始域。
12.如权利要求7所述的装置,所述镶嵌器使用线程化和矢量化对面片进行分类。
13.一种用于曲面细分的系统,包括:
包括至少两个核的多核处理器,所述核的每一个包括第一和第二缓冲器,其中第一缓冲器存储预计算的内部曲面细分且第二缓冲器存储外部曲面细分可变部分;
面片分类器,基于其边缘细节水平对用于曲面细分的面片进行分类并向相同的核提供具有相同细节水平的面片;以及
镶嵌器,通过预计算用于内部曲面细分的间隔和三角测量、使用查找技术在运行时期间应用经预计算的间隔和三角测量并且计算外部曲面细分可变部分,来曲面细分所述面片。
14.如权利要求13所述的系统,所述面片分类器使用线程化和矢量化对面片进行分类。
15.如权利要求13所述的系统,所述系统执行其中曲面细分时间随曲面细分细节水平增加而线性增加的曲面细分。
16.如权利要求13所述的系统,所述镶嵌器是软件镶嵌器。
CN200980153800.4A 2008-12-31 2009-12-22 曲面细分时间随曲面细分量线性增长的镶嵌器 Expired - Fee Related CN102272798B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/347,114 2008-12-31
US12/347,114 US20100164954A1 (en) 2008-12-31 2008-12-31 Tessellator Whose Tessellation Time Grows Linearly with the Amount of Tessellation
PCT/US2009/069187 WO2010078153A2 (en) 2008-12-31 2009-12-22 A tessellator whose tessellation time grows linearly with the amount of tessellation

Publications (2)

Publication Number Publication Date
CN102272798A CN102272798A (zh) 2011-12-07
CN102272798B true CN102272798B (zh) 2015-03-11

Family

ID=42284353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980153800.4A Expired - Fee Related CN102272798B (zh) 2008-12-31 2009-12-22 曲面细分时间随曲面细分量线性增长的镶嵌器

Country Status (8)

Country Link
US (1) US20100164954A1 (zh)
EP (1) EP2380129A4 (zh)
JP (1) JP5224222B2 (zh)
KR (2) KR101351236B1 (zh)
CN (1) CN102272798B (zh)
BR (1) BRPI0923899A2 (zh)
DE (1) DE112009004418T5 (zh)
WO (1) WO2010078153A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967590B2 (en) 2008-04-10 2018-05-08 Qualcomm Incorporated Rate-distortion defined interpolation for video coding based on fixed filter or adaptive filter
US8917271B2 (en) * 2009-10-05 2014-12-23 Nvidia Corporation Redistribution of generated geometric primitives
CN102096948B (zh) * 2011-03-01 2012-10-31 西安邮电学院 一种适用图形硬件的分格化方法
US9437042B1 (en) * 2011-10-20 2016-09-06 Nvidia Corporation System, method, and computer program product for performing dicing on a primitive
US9390554B2 (en) * 2011-12-29 2016-07-12 Advanced Micro Devices, Inc. Off chip memory for distributed tessellation
CN104025030B (zh) * 2011-12-30 2017-08-29 英特尔公司 减少域着色器/镶嵌器调用的方法、装置及设备
US20130271465A1 (en) * 2011-12-30 2013-10-17 Franz P. Clarberg Sort-Based Tiled Deferred Shading Architecture for Decoupled Sampling
US9449419B2 (en) * 2012-03-30 2016-09-20 Intel Corporation Post tessellation edge cache
US10559123B2 (en) * 2012-04-04 2020-02-11 Qualcomm Incorporated Patched shading in graphics processing
CN102881046B (zh) * 2012-09-07 2014-10-15 山东神戎电子股份有限公司 三维电子地图的生成方法
US9305397B2 (en) * 2012-10-24 2016-04-05 Qualcomm Incorporated Vertex order in a tessellation unit
GB2544679B (en) 2012-12-20 2017-08-16 Imagination Tech Ltd Tessellating patches of surface data in tile based computer graphics rendering
US9123168B2 (en) * 2013-01-30 2015-09-01 Qualcomm Incorporated Output ordering of domain coordinates for tessellation
KR102104057B1 (ko) 2013-07-09 2020-04-23 삼성전자 주식회사 점별로 테셀레이션 팩터를 할당하는 방법과 상기 방법을 수행할 수 있는 장치들
KR102072656B1 (ko) * 2013-07-16 2020-02-03 삼성전자 주식회사 캐시를 포함하는 테셀레이션 장치, 그의 동작 방법, 및 상기 장치를 포함하는 시스템
US9483862B2 (en) * 2013-12-20 2016-11-01 Qualcomm Incorporated GPU-accelerated path rendering
KR101555426B1 (ko) * 2014-02-07 2015-09-25 고려대학교 산학협력단 지형 렌더링 방법 및 장치
US9679347B2 (en) * 2014-02-18 2017-06-13 Qualcomm Incorporated Shader pipeline with shared data channels
DE102014214666A1 (de) 2014-07-25 2016-01-28 Bayerische Motoren Werke Aktiengesellschaft Hardwareunabhängiges Anzeigen von graphischen Effekten
CN104183008B (zh) * 2014-07-31 2017-01-18 浙江大学 一种基于表面信号拟合和曲面细分的着色器简化方法、装置及图形渲染方法
CN104616327B (zh) * 2014-07-31 2017-07-14 浙江大学 一种基于曲面细分的着色器简化方法、装置及图形渲染方法
US10134171B2 (en) * 2014-09-29 2018-11-20 Arm Limited Graphics processing systems
KR102197064B1 (ko) 2014-10-10 2020-12-30 삼성전자 주식회사 Lod를 조절할 수 있는 그래픽스 프로세싱 유닛, 이의 작동 방법, 및 상기 그래픽스 프로세싱 유닛을 포함하는 장치들
GB2575503B (en) 2018-07-13 2020-07-01 Imagination Tech Ltd Scalable parallel tessellation
JP7374479B2 (ja) 2020-01-31 2023-11-07 株式会社フジキン 切換弁

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428718A (en) * 1993-01-22 1995-06-27 Taligent, Inc. Tessellation system
US6147689A (en) * 1998-04-07 2000-11-14 Adobe Systems, Incorporated Displaying 2D patches with foldover
US6167159A (en) * 1998-04-30 2000-12-26 Virtue Ltd. Triangle mesh compression
US6504537B1 (en) * 2000-09-05 2003-01-07 Nvidia Corporation System, method and article of manufacture for fractional tessellation during graphics processing
US6597356B1 (en) * 2000-08-31 2003-07-22 Nvidia Corporation Integrated tessellator in a graphics processing unit
US6940505B1 (en) * 2002-05-20 2005-09-06 Matrox Electronic Systems Ltd. Dynamic tessellation of a base mesh
US8482559B2 (en) * 2002-11-04 2013-07-09 Ati Technologies Ulc Method and apparatus for triangle tessellation
US7639252B2 (en) * 2004-08-11 2009-12-29 Ati Technologies Ulc Unified tessellation circuit and method therefor
JP4255449B2 (ja) * 2005-03-01 2009-04-15 株式会社ソニー・コンピュータエンタテインメント 描画処理装置、テクスチャ処理装置、およびテセレーション方法
JP4934789B2 (ja) * 2006-01-23 2012-05-16 国立大学法人横浜国立大学 補間処理方法および補間処理装置
US7561156B2 (en) * 2006-02-08 2009-07-14 INOVO Limited Adaptive quadtree-based scalable surface rendering
US20070247458A1 (en) * 2006-04-11 2007-10-25 Samsung Electronics Co., Ltd. Adaptive computation of subdivision surfaces
JP4757120B2 (ja) * 2006-07-06 2011-08-24 キヤノン株式会社 画像処理装置及びその制御方法
US7965291B1 (en) * 2006-11-03 2011-06-21 Nvidia Corporation Isosurface extraction utilizing a graphics processing unit
JP5220350B2 (ja) * 2007-06-13 2013-06-26 株式会社バンダイナムコゲームス プログラム、情報記憶媒体及び画像生成システム
US7928979B2 (en) * 2008-02-01 2011-04-19 Microsoft Corporation Efficient geometric tessellation and displacement
US20100079454A1 (en) * 2008-09-29 2010-04-01 Legakis Justin S Single Pass Tessellation

Also Published As

Publication number Publication date
KR20110112828A (ko) 2011-10-13
WO2010078153A3 (en) 2010-09-30
KR101351236B1 (ko) 2014-02-07
KR101559637B1 (ko) 2015-10-13
EP2380129A4 (en) 2017-06-14
BRPI0923899A2 (pt) 2018-10-16
US20100164954A1 (en) 2010-07-01
WO2010078153A2 (en) 2010-07-08
CN102272798A (zh) 2011-12-07
KR20130049824A (ko) 2013-05-14
JP5224222B2 (ja) 2013-07-03
EP2380129A2 (en) 2011-10-26
JP2012514273A (ja) 2012-06-21
DE112009004418T5 (de) 2012-08-09

Similar Documents

Publication Publication Date Title
CN102272798B (zh) 曲面细分时间随曲面细分量线性增长的镶嵌器
US8217962B2 (en) Single-pass bounding box calculation
AU2010202390B2 (en) Rasterising disjoint regions of a page in parallel
CN103761770A (zh) 图像形成技术
US9177351B2 (en) Multi-primitive graphics rendering pipeline
US9922442B2 (en) Graphics processing unit and method for performing tessellation operations
US10643369B2 (en) Compiler-assisted techniques for memory use reduction in graphics pipeline
CN102831634A (zh) 一种高效精确的通用软阴影生成方法
AU2011205085B2 (en) 2D region rendering
JP5864474B2 (ja) 空間を分割してグラフィックスを処理する画像処理装置及び画像処理方法
US20220414950A1 (en) Per-pixel variable rate shading controls using stencil data
US11741653B2 (en) Overlapping visibility and render passes for same frame
US11972518B2 (en) Hybrid binning
US10593111B2 (en) Method and apparatus for performing high throughput tessellation
US20240104685A1 (en) Device and method of implementing subpass interleaving of tiled image rendering
US20220319091A1 (en) Post-depth visibility collection with two level binning
KR102666054B1 (ko) 그래픽 처리 시스템
CN116342778A (zh) 混合式的光栅化装置和方法
WO2021262370A1 (en) Fine grained replay control in binning hardware
CN103186648A (zh) 一种页面图元叠印处理的方法及装置
Hemingway GPU-Based NURBS Geometry Evaluation and Rendering.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150311

Termination date: 20181222

CF01 Termination of patent right due to non-payment of annual fee