CN102231623A - 一种基于正反馈电感替代法的有源低通滤波器 - Google Patents

Abstract

本发明涉及一种基于正反馈电感替代法的有源低通滤波器，属于模拟滤波器设计领域。包括：电容单元，用于综合低通滤波特性，其中，第二电容和第四电容用于变换有源电感；输入单元，用于在电压域转换输入信号；有源电感单元，用于实现基于正反馈的有源电感。本发明的基于正反馈电感替代法的有源低通滤波器，基于正反馈技术实现实现电感替代法设计高阶有源低通滤波器，使其受工艺偏差影响很小；采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度；可由很少的晶体管实现，结构对称简单，易于设计；还可通过调整输入部分中第一PMOS管和第三PMOS管、第二PMOS管和第四PMOS管的宽的比例，实现不同通带增益。

Description

一种基于正反馈电感替代法的有源低通滤波器

技术领域

本发明涉及模拟滤波器设计领域，特别是一种基于正反馈电感替代法的有源低通滤波器。

背景技术

基于CMOS工艺的模拟滤波器设计技术飞速发展，新型滤波器电路结构不断涌现。D’Amico在参考文献《Stefano D’Amico，Matteo Conta and Andrea Baschirotto，“A4.1-mW 10-MHz Fourth-Order Source-Follower-Based Continuous-Time Filter With79-dB DR，”IEEE Journal of Solid-State Circuits，pp.2713-2719，Dec.2006》中描述了基于源极跟随器的有源滤波器打破了传统有源滤波器设计结构，在低功耗下实现了高线性特性和高动态范围。图1中所示一个一阶基于源极跟随器积分器由源极跟随器M_p1(其跨导为G_m1)和负载电容C_L组成积分器，其传输函数为：

$H\left(s\right)=\frac{G_{m1}}{G_{m1}+\mathrm{sg}{C}_L}---\left(1\right)$

在一阶基于源极跟随器积分器的基础上，采用局部正反馈技术综合复数极点，D’Amico提出了全PMOS双二阶单元(双二阶单元1)和全NMOS双二阶单元(双二阶单元2)，如图2所示，这些双二阶单元均为二阶低通滤波器。全PMOS双二阶单元和全NMOS双二阶单元通过级联形成四阶低通滤波器。

在实际应用中，对高阶滤波器的需求更多。通常低通双二阶单元主要应用在采用级联法设计高阶低通滤波器中。高阶滤波器中的每个双二阶单元相对级联的其他双二阶单元独立，因此受到工艺偏差影响很大，级联级数越高，影响越大。这就是目前基于源极跟随器的有源低通滤波器存在主要问题。(有关有源滤波器的级联法和电感替代法设计高阶滤波器相关知识可参考Deliyannis，T.，Sun，Y.，and Fidler，J.，K.：‘Continuous-Time ActiveFilter Design’Boca Raton，FL：CRC，1999。)

采用电感替代法实现的高阶滤波器中的各个极点相互关联，使得采用该种方法实现的高阶滤波器受到工艺偏差影响很小。但是目前该方法主要是基于负反馈技术(可参考文献Bram Nauta，“A CMOS Transconductance-C Filter Technique for Very High Frequencies”IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.27，NO.2.FEBRUARY 1992)，每个无源电感由四个跨导单元组成有源电感替代，而每个跨导单元由于八个晶体管组成，一个五阶滤波器至少需要六十四个晶体管(仅考虑电感替代所需晶体管的数量)。因此，基于负反馈电感替代法的电路设计复杂。

总之，目前已有技术存在两点不足：(1)采用基于双二阶单元的级联法实现高阶滤波器受工艺偏差影响很大；(2)基于负反馈技术的电感替代法电路设计复杂，采用更多的晶体管。

发明内容

本发明的目的是为克服已有技术的不足之处，提出一种基于正反馈电感替代法的有源低通滤波器，本发明采用了基于正反馈技术的电感替代法实现受工艺偏差影响很小的高阶低通滤波器，同时使用了很少的晶体管。可广泛应用于电感替代法设计有源低通滤波器。

本发明提出的一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全PMOS管实现，该有源低通滤波器包括：

电容单元，用于综合低通滤波特性，

输入单元，用于在电压域转换输入信号；

有源电感单元，用于实现基于正反馈的有源电感；

所述的电容单元、，由第一电容C₁、第二电容C₂、第三电容C₃、第四电容C₄和第五电容C₅组成，第二电容和第四电容用于变换有源电感；其中，第一电容C₁的正极接第一节点的正端V_1p，第一电容C₁的负极接第一节点的负端V_1n；第二电容C₂的正极接第二节点的正端V_2p，第二电容C₂的负极接第二节点的负端V_2n；第三电容C₃的正极接第三节点的正端V_3p，第三电容C₃的负极接第三节点的负端V_3n；第四电容C₄的正极接第四节点的正端V_4p，第四电容C₄的负极接第四节点的负端V_4n；第五电容C₅的正极接输出节点的正端V_op，第五电容C₅的负极接输出节点的负端V_on；

所述的输入单元，由第一PMOS管M_1l和第二PMOS管M_1r组成；第一PMOS管M_1l的漏极接地电压GND，第一PMOS管M_1l的栅极接输入正端V_ip，第一PMOS管M₁的源极接第一节点的正端V_1p；第二PMOS管M_1r的漏极接地电压GND，第二PMOS管M_1r的栅极接输入负端V_in，第二PMOS管M_1r的源极接第一节点的负端V_1n；

所述的有源电感单元，由第三PMOS管M_0l、第四PMOS管M_0r、第五PMOS管M_5l、第六PMOS管M_5r、第七PMOS管M_9l、第八PMOS管M_9r、第九PMOS管M_2l、第十PMOS管M_2r、第十一PMOS管M_4l、第十二PMOS管M_4r、第十三PMOS管M_6l、第十四PMOS管M_6r、第十五PMOS管M_8l、第十六PMOS管M_8r、第十七PMOS管M_3l、第十八PMOS管M_3r、第十九PMOS管M_7l和第二十PMOS管M_7r；第三PMOS管M_0l的漏极接地电压GND，第三PMOS管M_0l的栅极接偏置电压V_b，第三PMOS管M_0l的源极接第一节点的正端V_1p；第四PMOS管M_0r的漏极接地电压GND，第四PMOS管M_0r的栅极接偏置电压V_b，第四PMOS管M_0r的源极接第一节点的负端V_2n；第五PMOS管M_5l的漏极和栅极接地电压GND，第五PMOS管M_5l的源极接第三节点的正端V_3p；第六PMOS管M_5r的漏极和栅极接地电压GND，第六PMOS管M_5r的源极接第三节点的负端V_3n；第七PMOS管M_9l的漏极和栅极接地电压GND，第七PMOS管M_9l的源极接输出节点的正端V_op；第八PMOS管M_9r的漏极和栅极接地电压GND，第八PMOS管M_9r的源极接输出节点的负端V_on；第九PMOS管M_2l的漏极接第一节点的正端V_1p，第九PMOS管M_2l的栅极接第一节点的负端V_1n，第九PMOS管M_2l的源极接第二节点的正端V_2p；第十PMOS管M_2r的漏极接第一节点的负端V_1n，第十PMOS管M_2r的栅极接第一节点的正端V_1p，第十PMOS管M_2r的源极接第二节点的负端V_2n；第十一PMOS管M_4l的漏极接第三节点的正端V_3p，第十一PMOS管M_4l的栅极接第三节点的负端V_3n，第十一PMOS管M_4l的源极接第二节点的正端V_2p；第十二PMOS管M_4r的漏极接第三节点的负端V_3n，第十二PMOS管M_4r的栅极接第三节点的正端V_3p，第十二PMOS管M_4r的源极接第二节点的负端V_2n；第十三PMOS管M_6l的漏极接第三节点的正端V_3p，第十三PMOS管M_6l的栅极接第三节点的负端V_3n，第十三PMOS管M_6l的源极接第四节点的正端V_4p；第十四PMOS管M_6r的漏极接第三节点的负端V_3n，第十四PMOS管M_6r的栅极接第三节点的正端V_3p，第十四PMOS管M_6r的源极接第四节点的负端V_4n；第十五PMOS管M_8l的漏极接输出节点的正端V_5p，第十五PMOS管M_8l的栅极接输出节点的负端V_5n，第十五PMOS管M_8l的源极接第四节点的正端V_4p；第十六PMOS管M_8r的漏极接输出节点的负端V_5n，第十六PMOS管M_8r的栅极输出节点的正端V_5p，第十六PMOS管M_8r的源极接第四节点的负端V_4n；第十七PMOS管M_3l的漏极接第二节点的正端V_2p，第十七PMOS管M_3l的栅极接第二节点的负端V_2n，第十七PMOS管M_3l的源极接电源电压VDD；第十八PMOS管M_3r的漏极接第二节点的负端V_2n，第十八PMOS管M_3r的栅极接第二节点的正端V_2p，第十八PMOS管M_3r的源极接电源电压VDD；第十九PMOS管M_7l的漏极接第四节点的正端V_4p，第十九PMOS管M_7l的栅极接第四节点的负端V_4n，第十九PMOS管M_7l的源极接电源电压VDD；第二十PMOS管M_7r的漏极接第四节点的负端V_4n，第二十PMOS管M_7r的栅极接第四节点的正端V_4p，第二十PMOS管M_7r的源极接电源电压VDD。

本发明提出的另一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全NMOS管实现，该有源低通滤波器包括：

电容单元，用于综合低通滤波特性；

输入单元，用于在电压域转换输入信号；

有源电感单元，用于实现基于正反馈的有源电感；

所述的电容，由第一电容C₁、第二电容C₂、第三电容C₃、第四电容C₄和第五电容C₅组成，其中，第二电容和第四电容用于变换有源电感；第一电容C₁的正极接第一节点的正端V_1p，第一电容C₁的负极接第一节点的负端V_1n；第二电容C₂的正极接第二节点的正端V_2p，第二电容C₂的负极接第二节点的负端V_2n；第三电容C₃的正极接第三节点的正端V_3p，第三电容C₃的负极接第三节点的负端V_3n；第四电容C₄的正极接第四节点的正端V_4p，第四电容C₄的负极接第四节点的负端V_4n；第五电容C₅的正极接输出节点的正端V_op，第五电容C₅的负极接输出节点的负端V_on；

所述的输入单元，由第一NMOS管M_1l和第二NMOS管M_1r组成；第一NMOS管M_1l的漏极接电源电压VDD，第一NMOS管M_1l的栅极接输入正端V_ip，第一NMOS管M_1l的源极接第一节点的正端V_1p；第二NMOS管M_1r的漏极接电源电压VDD，第二NMOS管M_1r的栅极接输入负端V_in，第二NMOS管M_1r的源极接第一节点的负端V_1n；

所述的有源电感单元，由第三NMOS管M_0l、第四NMOS管M_0r、第五NMOS管M_5l、第六NMOS管M_5r、第七NMOS管M_9l、第八NMOS管M_9r、第九NMOS管M_2l、第十NMOS管M_2r、第十一NMOS管M_4l、第十二NMOS管M_4r、第十三NMOS管M_6l、第十四NMOS管M_6r、第十五NMOS管M_8l、第十六NMOS管M_8r、第十七NMOS管M_3l、第十八NMOS管M_3r、第十九NMOS管M_7l和第二十NMOS管M_7r；第三NMOS管M_0l的漏极接电源电压VDD，第三NMOS管M_0l的栅极接偏置电压V_b，第三NMOS管M_0l的源极接第一节点的正端V_1p；第四NMOS管M_0r的漏极接电源电压VDD，第四NMOS管M_0r的栅极接偏置电压V_b，第四NMOS管M_0r的源极接第一节点的负端V_2n；第五NMOS管M_5l的漏极和栅极接电源电压VDD，第五NMOS管M_5l的源极接第三节点的正端V_3p；第六NMOS管M_5r的漏极和栅极接电源电压VDD，第六NMOS管M_5r的源极接第三节点的负端V_3n；第七NMOS管M_9l的漏极和栅极接电源电压VDD，第七NMOS管M_9l的源极接输出节点的正端V_op；第八NMOS管M_9r的漏极和栅极接电源电压VDD，第八NMOS管M_9r的源极接输出节点的负端V_on；第九NMOS管M_2l的漏极接第一节点的正端V_1p，第九NMOS管M_2l的栅极接第一节点的负端V_1n，第九NMOS管M_2l的源极接第二节点的正端V_2p；第十NMOS管M_2r的漏极接第一节点的负端V_1n，第十NMOS管M_2r的栅极接第一节点的正端V_1p，第十NMOS管M_2r的源极接第二节点的负端V_2n；第十一NMOS管M_4l的漏极接第三节点的正端V_3p，第十一NMOS管M_4l的栅极接第三节点的负端V_3n，第十一NMOS管M_4l的源极接第二节点的正端V_2p；第十二NMOS管M_4r的漏极接第三节点的负端V_3n，第十二NMOS管M_4r的栅极接第三节点的正端V_3p，第十二NMOS管M_4r的源极接第二节点的负端V_2n；第十三NMOS管M_6l的漏极接第三节点的正端V_3p，第十三NMOS管M_6l的栅极接第三节点的负端V_3n，第十三NMOS管M_6l的源极接第四节点的正端V_4p；第十四NMOS管M_6r的漏极接第三节点的负端V_3n，第十四NMOS管M_6r的栅极接第三节点的正端V_3p，第十四NMOS管M_6r的源极接第四节点的负端V_4n；第十五NMOS管M_8l的漏极接输出节点的正端V_op，第十五NMOS管M_8l的栅极接输出节点的负端V_on，第十五NMOS管M_8l的源极接第四节点的正端V_4p；第十六NMOS管M_8r的漏极接输出节点的负端V_5n，第十六NMOS管M_8r的栅极接输出节点的正端V_5p，第十六NMOS管M_8r的源极接第四节点的负端V_4n；第十七NMOS管M_3l的漏极接第二节点的正端V_2p，第十七NMOS管M_3l的栅极接第二节点的负端V_2n，第十七NMOS管M_3l的源极接地电压GND；第十八NMOS管M_3r的漏极接第二节点的负端V_2n，第十八NMOS管M_3r的栅极接第二节点的正端V_2p，第十八NMOS管M_3r的源极接地电压GND；第十九NMOS管M_7l的漏极接第四节点的正端V_4p，第十九NMOS管M_7l的栅极接第四节点的负端V_4n，第十九NMOS管M_7l的源极接地电压GND；第二十NMOS管M_7r的漏极接第四节点的负端V_4n，第二十NMOS管M_7r的栅极接第四节点的正端V_4p，第二十NMOS管M_7r的源极接地电压GND。

本发明的特点及效果：

(1)本发明与传统基于负反馈电感替代法不同，基于正反馈技术实现电感替代法设计高阶有源低通滤波器。

(2)本发明采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度。

(3)本发明与基于双二阶单元的级联法设计高阶有源低通滤波器相比，采用了电感替代法使其受工艺偏差影响很小。

(4)本发明可由很少的晶体管实现，结构对称简单，易于设计。

(5)本发明进一步还可根据应用对滤波器的增益要求，调整部分MOS管的宽的比例，实现不同通带增益。

(6)本发明还可通过合理设定晶体管的尺寸，在各种工艺角下使得第一节点到输出节点的正跨导总和(包括寄生跨导)大于负跨导，这样就可以保证电路的稳定性。

附图说明

图1是已有的一阶基于源极跟随器积分器的示意图；

图2是已有的全PMOS双二阶单元和全NMOS双二阶单元通过级联形成四阶低通滤波器的示意图；

图3是本发明提出的全PMOS管基于正反馈电感替代法的有源低通滤波器的示意图；

图4是本发明提出的全NMOS管基于正反馈电感替代法的有源低通滤波器的示意图；

图5是本发明提出的5阶有源低通滤波器的幅度传输曲线。

具体实施方式

本发明的基于正反馈电感替代法的有源低通滤波器结合附图及实施例详细说明如下：

本发明提出的基于正反馈电感替代法的有源低通滤波器，如图3所示，其特征在于，采用全PMOS管实现，该有源低通滤波器包括：

电容单元1，用于综合低通滤波特性，

输入单元2，用于在电压域转换输入信号；

有源电感单元3，用于实现基于正反馈的有源电感；各单元分别用虚线框标出；

其中，所述的电容单元1，由第一电容C₁、第二电容C₂、第三电容C₃、第四电容C₄和第五电容C₅组成，第二电容和第四电容用于变换有源电感；其中，第一电容C₁的正极接第一节点的正端V_1p，第一电容C₁的负极接第一节点的负端V_1n；第二电容C₂的正极接第二节点的正端V_2p，第二电容C₂的负极接第二节点的负端V_2n；第三电容C₃的正极接第三节点的正端V_3p，第三电容C₃的负极接第三节点的负端V_3n；第四电容C₄的正极接第四节点的正端V_4p，第四电容C₄的负极接第四节点的负端V_4n；第五电容C₅的正极接输出节点的正端V_op，第五电容C₅的负极接输出节点的负端V_on；

所述的输入单元2，由第一PMOS管M_1l和第二PMOS管M_1r组成；第一PMOS管M_1l的漏极接地电压GND，第一PMOS管M_1l的栅极接输入正端V_ip，第一PMOS管M_1l的源极接第一节点的正端V_1p；第二PMOS管M_1r的漏极接地电压GND，第二PMOS管M_1r的栅极接输入负端V_in，第二PMOS管M_1r的源极接第一节点的负端V_1n；

所述的有源电感单元3，由第三PMOS管M_0l、第四PMOS管M_0r、第五PMOS管M_5l、第六PMOS管M_5r、第七PMOS管M₉₁、第八PMOS管M_9r、第九PMOS管M₂₁、第十PMOS管M_2r、第十一PMOS管M₄₁、第十二PMOS管M_4r、第十三PMOS管M₆₁、第十四PMOS管M_6r、第十五PMOS管M_8l、第十六PMOS管M_8r、第十七PMOS管M₃₁、第十八PMOS管M_3r、第十九PMOS管M₇₁和第二十PMOS管M_7r；第三PMOS管M_0l的漏极接地电压GND，第三PMOS管M_0l的栅极接偏置电压V_b，第三PMOS管M_0l的源极接第一节点的正端V_1p；第四PMOS管M_0r的漏极接地电压GND，第四PMOS管M_0r的栅极接偏置电压V_b，第四PMOS管M_0r的源极接第一节点的负端V_2n；第五PMOS管M_5l的漏极和栅极接地电压GND，第五PMOS管M_5l的源极接第三节点的正端V_3p；第六PMOS管M_5r的漏极和栅极接地电压GND，第六PMOS管M_5r的源极接第三节点的负端V_3n；第七PMOS管M₉₁的漏极和栅极接地电压GND，第七PMOS管M₉₁的源极接输出节点的正端V_op；第八PMOS管M_9r的漏极和栅极接地电压GND，第八PMOS管M_9r的源极接输出节点的负端V_on；第九PMOS管M₂₁的漏极接第一节点的正端V_1p，第九PMOS管M₂₁的栅极接第一节点的负端V_1n，第九PMOS管M₂₁的源极接第二节点的正端V_2p；第十PMOS管M_2r的漏极接第一节点的负端V_1n，第十PMOS管M_2r的栅极接第一节点的正端V_1p，第十PMOS管M_2r的源极接第二节点的负端V_2n；第十一PMOS管M₄₁的漏极接第三节点的正端V_3p，第十一PMOS管M₄₁的栅极接第三节点的负端V_3n，第十一PMOS管M₄₁的源极接第二节点的正端V_2p；第十二PMOS管M_4r的漏极接第三节点的负端V_3n，第十二PMOS管M_4r的栅极接第三节点的正端V_3p，第十二PMOS管M_4r的源极接第二节点的负端V_2n；第十三PMOS管M₆₁的漏极接第三节点的正端V_3p，第十三PMOS管M₆₁的栅极接第三节点的负端V_3n，第十三PMOS管M₆₁的源极接第四节点的正端V_4p；第十四PMOS管M_6r的漏极接第三节点的负端V_3n，第十四PMOS管M_6r的栅极接第三节点的正端V_3p，第十四PMOS管M_6r的源极接第四节点的负端V_4n；第十五PMOS管M₈₁的漏极接输出节点的正端V_5p，第十五PMOS管M₈₁的栅极接输出节点的负端V_5n，第十五PMOS管M₈₁的源极接第四节点的正端V_4p；第十六PMOS管M_8r的漏极接输出节点的负端V_5n，第十六PMOS管M_8r的栅极输出节点的正端V_5p，第十六PMOS管M_8r的源极接第四节点的负端V_4n；第十七PMOS管M₃₁的漏极接第二节点的正端V_2p，第十七PMOS管M₃₁的栅极接第二节点的负端V_2n，第十七PMOS管M₃₁的源极接电源电压VDD；第十八PMOS管M_3r的漏极接第二节点的负端V_2n，第十八PMOS管M_3r的栅极接第二节点的正端V_2p，第十八PMOS管M_3r的源极接电源电压VDD；第十九PMOS管M₇₁的漏极接第四节点的正端V_4p，第十九PMOS管M₇₁的栅极接第四节点的负端V_4n，第十九PMOS管M₇₁的源极接电源电压VDD；第二十PMOS管M_7r的漏极接第四节点的负端V_4n，第二十PMOS管M_7r的栅极接第四节点的正端V_4p，第二十PMOS管M_7r的源极接电源电压VDD。

在上述结构的基础上，本发明可根据应用对滤波器的增益要求，调整部分PMOS管的宽度比例，实现不同通带增益。例如：所述的第一PMOS管M_1l的宽(W1)与第三PMOS管M_0l的宽(W0)之和等于第七PMOS管M_9l的宽(W9)；所述的第二PMOS管M_1r的宽(W1)与第四PMOS管M_0r的宽(W0)之和等于第八PMOS管M_9r的宽(W9)；第五PMOS管M_5l、第六PMOS管M_5r、第七PMOS管M_9l和第八PMOS管M_9r的宽都相等。

本发明提出的另一种基于正反馈电感替代法的有源低通滤波器，如图4所示，采用全NMOS管实现，该有源低通滤波器包括：

电容单元1，用于综合低通滤波特性；

输入单元2，用于在电压域转换输入信号；

有源电感单元3，用于实现基于正反馈的有源电感；各单元分别用虚线框标出；

所述的电容，由第一电容C₁、第二电容C₂、第三电容C₃、第四电容C₄和第五电容C₅组成，其中，第二电容和第四电容用于变换有源电感；第一电容C₁的正极接第一节点的正端V_1p，第一电容C₁的负极接第一节点的负端V_1n；第二电容C₂的正极接第二节点的正端V_2p，第二电容C₂的负极接第二节点的负端V_2n；第三电容C₃的正极接第三节点的正端V_3p，第三电容C₃的负极接第三节点的负端V_3n；第四电容C₄的正极接第四节点的正端V_4p，第四电容C₄的负极接第四节点的负端V_4n；第五电容C₅的正极接输出节点的正端V_op，第五电容C₅的负极接输出节点的负端V_on；

所述的输入单元2，由第一NMOS管M_1l和第二NMOS管M_1r组成；第一NMOS管M_1l的漏极接电源电压VDD，第一NMOS管M_1l的栅极接输入正端V_ip，第一NMOS管M_1l的源极接第一节点的正端V_1p；第二NMOS管M_1r的漏极接电源电压VDD，第二NMOS管M_1r的栅极接输入负端V_in，第二NMOS管M_1r的源极接第一节点的负端V_1n；

所述的有源电感单元3，由第三NMOS管M_0l、第四NMOS管M_0r、第五NMOS管M_5l、第六NMOS管M_5r、第七NMOS管M_9l、第八NMOS管M_9r、第九NMOS管M_2l、第十NMOS管M_2r、第十一NMOS管M_4l、第十二NMOS管M_4r、第十三NMOS管M_6l、第十四NMOS管M_6r、第十五NMOS管M_8l、第十六NMOS管M_8r、第十七NMOS管M_3l、第十八NMOS管M_3r、第十九NMOS管M_7l和第二十NMOS管M_7r；第三NMOS管M_0l的漏极接电源电压VDD，第三NMOS管M_0l的栅极接偏置电压V_b，第三NMOS管M_0l的源极接第一节点的正端V_1p；第四NMOS管M_0r的漏极接电源电压VDD，第四NMOS管M_0r的栅极接偏置电压V_b，第四NMOS管M_0r的源极接第一节点的负端V_2n；第五NMOS管M_5l的漏极和栅极接电源电压VDD，第五NMOS管M_5l的源极接第三节点的正端V_3p；第六NMOS管M_5r的漏极和栅极接电源电压VDD，第六NMOS管M_5r的源极接第三节点的负端V_3n；第七NMOS管M_9l的漏极和栅极接电源电压VDD，第七NMOS管M_9l的源极接输出节点的正端V_op；第八NMOS管M_9r的漏极和栅极接电源电压VDD，第八NMOS管M_9r的源极接输出节点的负端V_on；第九NMOS管M_2l的漏极接第一节点的正端V_1p，第九NMOS管M_2l的栅极接第一节点的负端V_1n，第九NMOS管M_2l的源极接第二节点的正端V_2p；第十NMOS管M_2r的漏极接第一节点的负端V_1n，第十NMOS管M_2r的栅极接第一节点的正端V_1p，第十NMOS管M_2r的源极接第二节点的负端V_2n；第十一NMOS管M_4l的漏极接第三节点的正端V_3p，第十一NMOS管M_4l的栅极接第三节点的负端V_3n，第十一NMOS管M_4l的源极接第二节点的正端V_2p；第十二NMOS管M_4r的漏极接第三节点的负端V_3n，第十二NMOS管M_4r的栅极接第三节点的正端V_3p，第十二NMOS管M_4r的源极接第二节点的负端V_2n；第十三NMOS管M_6l的漏极接第三节点的正端V_3p，第十三NMOS管M_6l的栅极接第三节点的负端V_3n，第十三NMOS管M_6l的源极接第四节点的正端V_4p；第十四NMOS管M_6r的漏极接第三节点的负端V_3n，第十四NMOS管M_6r的栅极接第三节点的正端V_3p，第十四NMOS管M_6r的源极接第四节点的负端V_4n；第十五NMOS管M_8l的漏极接输出节点的正端V_op，第十五NMOS管M_8l的栅极接输出节点的负端V_on，第十五NMOS管M_8l的源极接第四节点的正端V_4p；第十六NMOS管M_8r的漏极接输出节点的负端V_5n，第十六NMOS管M_8r的栅极接输出节点的正端V_5p，第十六NMOS管M_8r的源极接第四节点的负端V_4n；第十七NMOS管M_3l的漏极接第二节点的正端V_2p，第十七NMOS管M_3l的栅极接第二节点的负端V_2n，第十七NMOS管M_3l的源极接地电压GND；第十八NMOS管M_3r的漏极接第二节点的负端V_2n，第十八NMOS管M_3r的栅极接第二节点的正端V_2p，第十八NMOS管M_3r的源极接地电压GND；第十九NMOS管M_7l的漏极接第四节点的正端V_4p，第十九NMOS管M_7l的栅极接第四节点的负端V_4n，第十九NMOS管M_7l的源极接地电压GND；第二十NMOS管M_7r的漏极接第四节点的负端V_4n，第二十NMOS管M_7r的栅极接第四节点的正端V_4p，第二十NMOS管M_7r的源极接地电压GND。

在上述结构的基础上，本发明可根据应用对滤波器的增益要求，调整部分NMOS管的宽度比例，实现不同通带增益。例如：所述的第一NMOS管M_1l的宽(W1)与第三NMOS管M_0l的宽(W0)之和等于第七NMOS管M_9l的宽(W9)；所述的第二NMOS管M_1r的宽(W1)与第四NMOS管M_0r的宽(W0)之和等于第八NMOS管M_9r的宽(W9)；第五NMOS管M_5l、第六NMOS管M_5r、第七NMOS管M_9l和第八NMOS管M_9r的宽都相等。

本发明所述的基于正反馈电感替代法的有源低通滤波器，与传统基于负反馈电感替代法不同，基于正反馈技术实现电感替代法设计高阶有源低通滤波器。通过合理设定晶体管的尺寸，在各种工艺角下使得第一节点到输出节点的正跨导总和(包括寄生跨导)大于负跨导，这样就可以保证电路的稳定性；采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度；与基于双二阶单元的级联法设计高阶有源低通滤波器相比，采用了电感替代法使其受工艺偏差影响很小；根据应用对滤波器的增益要求，调整输入部分中第一PMOS管和第三PMOS管、第二PMOS管和第四PMOS管的宽的比例，实现不同通带增益；可由很少的晶体管实现，结构对称简单，易于设计。

以下介绍对本发明所述的基于正反馈电感替代法的有源低通滤波器进行仿真验证的结果：

基于5阶无源电感电容滤波器原型，采用CMOS 90nm工艺对图3所示本发明提出的基于正反馈电感替代法的有源低通滤波器进行设计，以验证本发明的正确性。图5中描述的曲线是图3中的基于正反馈电感替代法的有源低通滤波器的幅度传输曲线，该曲线图的垂直坐标轴和水平坐标轴分别表示以dB为单位的幅度和相应的频率(MHz)。从该曲线可知道：(1)通带增益为-3.0dB；(2)3dB带宽为20MHz；(3)实现带外5阶滤波器特性。本设计功耗消耗2.8mW，带内IIP3线性度为15dBm。

通过改变输入部分中的第一PMOS管和第三PMOS管、第二PMOS管和第四PMOS管的宽的比例，如表1所示，得到不同的通带增益。随着输入部分中的第一PMOS管和第二PMOS管的宽(W₁)的比例不断增加，低通滤波器的通带增益不断增加，也就是有更多输入信号被后续的电路处理。

表1：图3中晶体管输入部分和虚设部分的晶体管的宽比例不同和仿真得到的通带增益

晶体管的宽	W1	Wd	W11	带内增益(dB)
					1比例	0.1	0.9	1	-25.3
2比例	0.3	0.7	1	-12.5
					3比例	0.7	0.3	1	-6.3
4比例	0.9	0.1	1	-3.0

本发明所述的基于正反馈电感替代法的有源低通滤波器还可以将图3中的全部PMOS晶体管替换全部的NPN双极管，或者全部的PNP双极管。同时本发明所述的技术方案还可以其他阶数的高阶有源低通滤波器。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全PMOS管实现，该有源低通滤波器包括：

电容单元，用于综合低通滤波特性，

输入单元，用于在电压域转换输入信号；

有源电感单元，用于实现基于正反馈的有源电感；

所述的电容单元、，由第一电容(C₁)、第二电容(C₂)、第三电容(C₃)、第四电容(C₄)和第五电容(C₅)组成，第二电容和第四电容用于变换有源电感；其中，第一电容(C₁)的正极接第一节点的正端(V_1p)，第一电容(C₁)的负极接第一节点的负端(V_1n)；第二电容(C₂)的正极接第二节点的正端(V_2p)，第二电容(C₂)的负极接第二节点的负端(V_2n)；第三电容(C₃)的正极接第三节点的正端(V_3p)，第三电容(C₃)的负极接第三节点的负端(V_3n)；第四电容(C₄)的正极接第四节点的正端(V_4p)，第四电容(C₄)的负极接第四节点的负端(V_4n)；第五电容(C₅)的正极接输出节点的正端(V_op)，第五电容(C₅)的负极接输出节点的负端(V_on)；

所述的输入单元，由第一PMOS管(M_1l)和第二PMOS管(M_1r)组成；第一PMOS管(M_1l)的漏极接地电压(GND)，第一PMOS管(M_1l)的栅极接输入正端(V_ip)，第一PMOS管(M_1l)的源极接第一节点的正端(V_1p)；第二PMOS管(M_1r)的漏极接地电压(GND)，第二PMOS管(M_1r)的栅极接输入负端(V_in)，第二PMOS管(M_1r)的源极接第一节点的负端(V_1n)；

所述的有源电感单元，由第三PMOS管(M_0l)、第四PMOS管(M_0r)、第五PMOS管(M_5l)、第六PMOS管(M_5r)、第七PMOS管(M_9l)、第八PMOS管(M_9r)、第九PMOS管(M_2l)、第十PMOS管(M_2r)、第十一PMOS管(M_4l)、第十二PMOS管(M_4r)、第十三PMOS管(M_6l)、第十四PMOS管(M_6r)、第十五PMOS管(M_8l)、第十六PMOS管(M_8r)、第十七PMOS管(M_3l)、第十八PMOS管(M_3r)、第十九PMOS管(M_7l)和第二十PMOS管(M_7r)；第三PMOS管(M_0l)的漏极接地电压(GND)，第三PMOS管(M_0l)的栅极接偏置电压(V_b)，第三PMOS管(M_0l)的源极接第一节点的正端(V_1p)；第四PMOS管(M_0r)的漏极接地电压(GND)，第四PMOS管(M_0r)的栅极接偏置电压(V_b)，第四PMOS管(M_0r)的源极接第一节点的负端(V_2n)；第五PMOS管(M_5l)的漏极和栅极接地电压(GND)，第五PMOS管(M_5l)的源极接第三节点的正端(V_3p)；第六PMOS管(M_5r)的漏极和栅极接地电压(GND)，第六PMOS管(M_5r)的源极接第三节点的负端(V_3n)；第七PMOS管(M_9l)的漏极和栅极接地电压(GND)，第七PMOS管(M_9l)的源极接输出节点的正端(V_op)；第八PMOS管(M_9r)的漏极和栅极接地电压(GND)，第八PMOS管(M_9r)的源极接输出节点的负端(V_on)；第九PMOS管(M_2l)的漏极接第一节点的正端(V_1p)，第九PMOS管(M_2l)的栅极接第一节点的负端(V_1n)，第九PMOS管(M_2l)的源极接第二节点的正端(V_2p)；第十PMOS管(M_2r)的漏极接第一节点的负端(V_1n)，第十PMOS管(M_2r)的栅极接第一节点的正端(V_1p)，第十PMOS管(M_2r)的源极接第二节点的负端(V_2n)；第十一PMOS管(M_4l)的漏极接第三节点的正端(V_3p)，第十一PMOS管(M_4l)的栅极接第三节点的负端(V_3n)，第十一PMOS管(M_4l)的源极接第二节点的正端(V_2p)；第十二PMOS管(M_4r)的漏极接第三节点的负端(V_3n)，第十二PMOS管(M_4r)的栅极接第三节点的正端(V_3p)，第十二PMOS管(M_4r)的源极接第二节点的负端(V_2n)；第十三PMOS管(M_6l)的漏极接第三节点的正端(V_3p)，第十三PMOS管(M_6l)的栅极接第三节点的负端(V_3n)，第十三PMOS管(M_6l)的源极接第四节点的正端(V_4p)；第十四PMOS管(M_6r)的漏极接第三节点的负端(V_3n)，第十四PMOS管(M_6r)的栅极接第三节点的正端(V_3p)，第十四PMOS管(M_6r)的源极接第四节点的负端(V_4n)；第十五PMOS管(M_8l)的漏极接输出节点的正端(V_5p)，第十五PMOS管(M_8l)的栅极接输出节点的负端(V_5n)，第十五PMOS管(M_8l)的源极接第四节点的正端(V_4p)；第十六PMOS管(M_8r)的漏极接输出节点的负端(V_5n)，第十六PMOS管(M_8r)的栅极输出节点的正端(V_5p)，第十六PMOS管(M_8r)的源极接第四节点的负端(V_4n)；第十七PMOS管(M_3l)的漏极接第二节点的正端(V_2p)，第十七PMOS管(M_3l)的栅极接第二节点的负端(V_2n)，第十七PMOS管(M_3l)的源极接电源电压(VDD)；第十八PMOS管(M_3r)的漏极接第二节点的负端(V_2n)，第十八PMOS管(M_3r)的栅极接第二节点的正端(V_2p)，第十八PMOS管(M_3r)的源极接电源电压(VDD)；第十九PMOS管(M_7l)的漏极接第四节点的正端(V_4p)，第十九PMOS管(M_7l)的栅极接第四节点的负端(V_4n)，第十九PMOS管(M_7l)的源极接电源电压(VDD)；第二十PMOS管(M_7r)的漏极接第四节点的负端(V_4n)，第二十PMOS管(M_7r)的栅极接第四节点的正端(V_4p)，第二十PMOS管(M_7r)的源极接电源电压(VDD)。

2.如权利要求1所述的有源低通滤波器，其特征在于，所述的第一PMOS管(M_1l)的宽度与第三PMOS管(M_0l)的宽度之和等于第七PMOS管(M_9l)的宽度；所述的第二PMOS管(M_1r)宽度与第四PMOS管(M_0r)的宽度之和等于第八PMOS管(M_9r)的宽度；第五PMOS管(M_5l)、第六PMOS管(M_5r)、第七PMOS管(M_9l)和第八PMOS管(M_9r)的宽度都相等。

3.一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全NMOS管实现，该有源低通滤波器包括：

电容单元，用于综合低通滤波特性；

输入单元，用于在电压域转换输入信号；

有源电感单元，用于实现基于正反馈的有源电感；

所述的电容，由第一电容(C₁)、第二电容(C₂)、第三电容(C₃)、第四电容(C₄)和第五电容(C₅)组成，其中，第二电容和第四电容用于变换有源电感；第一电容(C₁)的正极接第一节点的正端(V_1p)，第一电容(C₁)的负极接第一节点的负端(V_1n)；第二电容(C₂)的正极接第二节点的正端(V_2p)，第二电容(C₂)的负极接第二节点的负端(V_2n)；第三电容(C₃)的正极接第三节点的正端(V_3p)，第三电容(C₃)的负极接第三节点的负端(V_3n)；第四电容(C₄)的正极接第四节点的正端(V_4p)，第四电容(C₄)的负极接第四节点的负端(V_4n)；第五电容(C₅)的正极接输出节点的正端(V_op)，第五电容(C₅)的负极接输出节点的负端(V_on)；

所述的输入单元，由第一NMOS管(M_1l)和第二NMOS管(M_1r)组成；第一NMOS管(M_1l)的漏极接电源电压(VDD)，第一NMOS管(M_1l)的栅极接输入正端(V_ip)，第一NMOS管(M_1l)的源极接第一节点的正端(V_1p)；第二NMOS管(M_1r)的漏极接电源电压(VDD)，第二NMOS管(M_1r)的栅极接输入负端(V_in)，第二NMOS管(M_1r)的源极接第一节点的负端(V_1n)；

所述的有源电感单元，由第三NMOS管(M_0l)、第四NMOS管(M_0r)、第五NMOS管(M_5l)、第六NMOS管(M_5r)、第七NMOS管(M_9l)、第八NMOS管(M_9r)、第九NMOS管(M_2l)、第十NMOS管(M_2r)、第十一NMOS管(M_4l)、第十二NMOS管(M_4r)、第十三NMOS管(M_6l)、第十四NMOS管(M_6r)、第十五NMOS管(M_8l)、第十六NMOS管(M_8r)、第十七NMOS管(M_3l)、第十八NMOS管(M_3r)、第十九NMOS管(M_7l)和第二十NMOS管(M_7r)；第三NMOS管(M_0l)的漏极接电源电压(VDD)，第三NMOS管(M_0l)的栅极接偏置电压(V_b)，第三NMOS管(M_0l)的源极接第一节点的正端(V_1p)；第四NMOS管(M_0r)的漏极接电源电压(VDD)，第四NMOS管(M_0r)的栅极接偏置电压(V_b)，第四NMOS管(M_0r)的源极接第一节点的负端(V_2n)；第五NMOS管(M_5l)的漏极和栅极接电源电压(VDD)，第五NMOS管(M_5l)的源极接第三节点的正端(V_3p)；第六NMOS管(M_5r)的漏极和栅极接电源电压(VDD)，第六NMOS管(M_5r)的源极接第三节点的负端(V_3n)；第七NMOS管(M_9l)的漏极和栅极接电源电压(VDD)，第七NMOS管(M_9l)的源极接输出节点的正端(V_op)；第八NMOS管(M_9r)的漏极和栅极接电源电压(VDD)，第八NMOS管(M_9r)的源极接输出节点的负端(V_on)；第九NMOS管(M_2l)的漏极接第一节点的正端(V_1p)，第九NMOS管(M_2l)的栅极接第一节点的负端(V_1n)，第九NMOS管(M_2l)的源极接第二节点的正端(V_2p)；第十NMOS管(M_2r)的漏极接第一节点的负端(V_1n)，第十NMOS管(M_2r)的栅极接第一节点的正端(V_1p)，第十NMOS管(M_2r)的源极接第二节点的负端(V_2n)；第十一NMOS管(M_4l)的漏极接第三节点的正端(V_3p)，第十一NMOS管(M_4l)的栅极接第三节点的负端(V_3n)，第十一NMOS管(M_4l)的源极接第二节点的正端(V_2p)；第十二NMOS管(M_4r)的漏极接第三节点的负端(V_3n)，第十二NMOS管(M_4r)的栅极接第三节点的正端(V_3p)，第十二NMOS管(M_4r)的源极接第二节点的负端(V_2n)；第十三NMOS管(M_6l)的漏极接第三节点的正端(V_3p)，第十三NMOS管(M_6l)的栅极接第三节点的负端(V_3n)，第十三NMOS管(M_6l)的源极接第四节点的正端(V_4p)；第十四NMOS管(M_6r)的漏极接第三节点的负端(V_3n)，第十四NMOS管(M_6r)的栅极接第三节点的正端(V_3p)，第十四NMOS管(M_6r)的源极接第四节点的负端(V_4n)；第十五NMOS管(M_8l)的漏极接输出节点的正端(V_op)，第十五NMOS管(M_8l)的栅极接输出节点的负端(V_on)，第十五NMOS管(M_8l)的源极接第四节点的正端(V_4p)；第十六NMOS管(M_8r)的漏极接输出节点的负端(V_5n)，第十六NMOS管(M_8r)的栅极接输出节点的正端(V_5p)，第十六NMOS管(M_8r)的源极接第四节点的负端(V_4n)；第十七NMOS管(M_3l)的漏极接第二节点的正端(V_2p)，第十七NMOS管(M_3l)的栅极接第二节点的负端(V_2n)，第十七NMOS管(M_3l)的源极接地电压(GND)；第十八NMOS管(M_3r)的漏极接第二节点的负端(V_2n)，第十八NMOS管(M_3r)的栅极接第二节点的正端(V_2p)，第十八NMOS管(M_3r)的源极接地电压(GND)；第十九NMOS管(M_7l)的漏极接第四节点的正端(V_4p)，第十九NMOS管(M_7l)的栅极接第四节点的负端(V_4n)，第十九NMOS管(M_7l)的源极接地电压(GND)；第二十NMOS管(M_7r)的漏极接第四节点的负端(V_4n)，第二十NMOS管(M_7r)的栅极接第四节点的正端(V_4p)，第二十NMOS管(M_7r)的源极接地电压(GND)。

4.如权利要求3所述的有源低通滤波器，其特征在于：所述的第一NMOS管(M_1l)的宽度与第三NMOS管(M_0l)的宽度之和等于第七NMOS管(M_9l)的宽度；所述的第二NMOS管(M_1r)的宽度与第四NMOS管(M_0r)的宽度之和等于第八NMOS管(M_9r)的宽度；第五NMOS管(M_5l)、第六NMOS管(M_5r)、第七NMOS管(M_9l)和第八NMOS管(M_9r)的宽度都相等。

Images