CN102226999B - 衬底结构及其制作方法 - Google Patents

衬底结构及其制作方法 Download PDF

Info

Publication number
CN102226999B
CN102226999B CN201110121476.7A CN201110121476A CN102226999B CN 102226999 B CN102226999 B CN 102226999B CN 201110121476 A CN201110121476 A CN 201110121476A CN 102226999 B CN102226999 B CN 102226999B
Authority
CN
China
Prior art keywords
substrate
layer
conductor interconnection
interconnection layer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110121476.7A
Other languages
English (en)
Other versions
CN102226999A (zh
Inventor
柳连俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MYERSON ELECTRONIC (TIANJIN) CO Ltd
Original Assignee
MYERSON ELECTRONIC (TIANJIN) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MYERSON ELECTRONIC (TIANJIN) CO Ltd filed Critical MYERSON ELECTRONIC (TIANJIN) CO Ltd
Priority to CN201110121476.7A priority Critical patent/CN102226999B/zh
Publication of CN102226999A publication Critical patent/CN102226999A/zh
Priority to US14/111,093 priority patent/US9633952B2/en
Priority to PCT/CN2012/071489 priority patent/WO2012152104A1/zh
Application granted granted Critical
Publication of CN102226999B publication Critical patent/CN102226999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供一种衬底结构，包括：相对设置的第一衬底和第二衬底；所述第一衬底的第一表面朝向第二衬底的第二表面，所述第一表面依次设置有导体互连层和键合层；所述键合层将第一衬底及导体互连层与第二衬底连接。该衬底结构及其制作方法。可以将第二衬底作为支撑功能的衬底，第一衬底作为直接制作器件的衬底，而第一衬底为通过晶体生长形成的，不会有厚度和自身的应力的问题，避免了不必要的应力，进而提高在第一衬底中形成的器件的性能。

Description

衬底结构及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种衬底结构及其制作方法。
背景技术
随着集成电路技术的不断发展，在MEMS(Micro ElectromechanicalSystem，微电子机械系统)、功率器件及电路等方面也得到了广泛的应用，通过将微机械技术或其他技术同集成电路制造工艺相结合，在半导体材料的衬底上制作微型器件、微型系统或功率器件、功率电路等。
传统地，多采用单晶硅衬底和SOI(Silicon On Insulator，绝缘体上硅)衬底来进行器件的制作。
对于SOI衬底，SOI本身的价格就高，而且微机械器件及电路的制作工艺也较传统工艺更复杂，会大大提高产品的成本。对于单晶硅衬底，主要通过在单晶硅衬底上淀积多晶材料及其他绝缘材料后，通过刻蚀来形成器件，但由于多晶材料淀积工艺及材料本身的缺陷，这使得其淀积厚度受到限制，也影响到器件的性能。
具体的，上述单晶硅衬底形成器件的问题在于，在衬底上淀积的多晶材料的本身具有较大的应力，该应力会影响多晶硅可以实现的淀积厚度及器件的性能，尤其会影响对应力敏感的器件，例如，对于MEMS惯性传感器或电容式压力传感器，它们是利用多晶硅结构释放后在惯性或压力的作用下使电容发生变化的原理，在制造这种传感器时，多晶硅的应力会严重影响到器件的性能。
发明内容
本发明解决的问题是提供一种半导体衬底及其制作方法，能够避免形成器件中的应力，进而提高在衬底中形成的功能器件的性能。
为解决上述问题，本发明提供一种衬底结构，包括：
相对设置的第一衬底和第二衬底；
所述第一衬底的第一表面朝向第二衬底的第二表面，所述第一表面依次设置有导体互连层和键合层；
所述键合层将第一衬底及导体互连层与第二衬底连接。
可选地，所述第一衬底包括单晶半导体或单晶半导体化合物。
可选地，所述导体互连层至少包括一层导电层。
可选地，所述键合层为绝缘层或导电层。
可选地，所述键合层为导电层，所述导电层为屏蔽功能层。
可选地，所述键合层为绝缘层，所述导体互连层至少包括两层导电层。
可选地，还包括：贯通第一衬底的隔离区，多个隔离区将第一衬底分隔成相互绝缘的区域。
可选地，还包括：位于所述第二衬底中的、由第二衬底与键合层组成的第一空腔。
可选地，还包括：位于所述第一表面和所述第二表面之间的第二空腔。
可选地，还包括：由第一空腔贯通第二空腔组成的第三空腔。
可选地，所述第一衬底下表面具有外延层或掺杂层，所述外延层或掺杂层用于形成器件的部分功能层。
可选地，还包括：贯穿所述第一衬底的引出通孔，所述引出通孔外壁具有绝缘隔离层，所述引出通孔用于向外电电引出导体互连层。
相应的、还提供一种衬底结构的制作方法，包括：
提供第一衬底；
在所述第一衬底的第一表面上依次形成导体互连层以及键合层；
提供第二衬底；
通过键合层将所述第一衬底及导体互连层连接至第二衬底的第二表面，以将第一衬底及导体互连层固定于第二衬底。
可选地，形成所述导体互连层的步骤包括：在所述第一表面上形成至少包括一层导电层的导体互连层。
可选地，所述键合层为绝缘层或导电层。
可选地，所述键合层为导电层，所述导电层为屏蔽功能层。
可选地，所述键合层为绝缘层，形成所述导体互连层的步骤为：在所述第一表面上形成至少包括两层导电层的导体互连层。
可选地，在连接第二衬底后，还包括步骤：从与第一表面相对的表面减薄及抛光所述第一衬底。
可选地，在提供第一衬底时，还包括：从第一衬底的第一表面在第一衬底内形成隔离区；以及在连接第二衬底后，还包括：从与第一表面相对的表面减薄及抛光第一衬底，暴露所述隔离区，以使隔离区贯通第一衬底，多个隔离区将第一衬底分隔成相互绝缘的区域。
可选地，在提供第二衬底时，还包括：从第二衬底的第二表面在所述第二衬底内形成第一开口；连接第二衬底的步骤具体为：通过键合层将所述第一衬底及导体互连层连接至第二表面，以使第一开口与键合层形成第一空腔，并将第一衬底及导体互连层固定于第二衬底。
可选地，在形成导体互连层和键合层后，还包括：刻蚀所述键合层以及导体互连层，形成暴露第一表面的第二开口；连接第二衬底的步骤具体为：通过键合层将第一衬底及导体互连层连接至第二衬底的第二表面，以使第二开口同第二表面形成第二空腔，并将所述第一衬底及导体互连层固定于第二衬底；
或者，连接第二衬底的步骤具体为：通过键合层将第一衬底及导体互连层连接至第二表面，以使第一开口形成第一空腔，以及第二开口形成第二空腔，并将所述第一衬底及导体互连层固定于第二衬底。
可选地，提供第一衬底时，包括：提供第一衬底，所述第一衬底的第一表面上具有掺杂层或外延层，用于形成器件的部分功能层。
可选地，在提供第一衬底时，还包括：从第一表面在第一衬底内形成具有绝缘隔离层的引出通孔；以及在连接第二衬底后，还包括：从与第一表面相对的表面减薄及抛光第一衬底，暴露所述引出通孔，以使引出通孔贯通第一衬底，所述引出通孔用于向外电引出导体互连层。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例提供的衬底结构及其制作方法包括两个衬底，第一衬底及导体互连层同第二衬底通过键合层键合连接集成在一起，这样，第二衬底可以作为支撑功能的衬底，第一衬底作为直接制作器件的衬底，而第一衬底为通过晶体生长形成的，不会有厚度和自身的应力的问题，避免了不必要的应力，进而提高在第一衬底中形成的器件的性能。
此外，所述导体互连层中或键合层可以具有屏蔽功能，在该衬底结构用于对电信号有特别要求的器件制造时，作为导电层和/或键合层的同时，还用于屏蔽不需要的电信号。
此外，第一衬底中还可以包括隔离区，多个隔离区将第一衬底分隔成多个相互绝缘的区域，使第一衬底在电性上相隔离，而衬底结构在机械上却仍是连接的。
此外，第二衬底中还可以有第一空腔和/或第一衬底和第二衬底之间还可以有第二空腔，所述第一空腔可以作为器件的一部分，也可以为第二衬底上的对准图形，所述第二空腔或第一与第二空腔的组合可以用于后续形成需要空腔的器件或结构，例如用于压力传感器的参考压力腔。
此外，第一衬底中还可以具有引出通孔，所述引出通孔用于向外电引出导体互连层，相当于将埋在第一衬底之下的导体互连层引出到第一衬底之上，进而便于进行后续的器件电连接，一方面简化后续制造工艺，另一方面节约了后续集成器件的面积。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1、2为实施例一中衬底结构的结构示意图；
图3为实施例一中衬底结构的制作方法的流程图；
图4-图6为实施例一中的衬底结构的各个制造阶段的结构示意图；
图7、图8为实施例二中衬底结构的结构示意图；
图9、图10为实施例三中衬底结构的结构示意图；
图11、图12为实施例四中衬底结构的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了避免用于形成器件过程中的应力，本发明提供了一种衬底结构，参考图2，所述结构包括：
相对设置的第一衬底100和第二衬底200；
所述第一衬底100的第一表面100-1朝向第二衬底200的第二表面200-1，所述第一表面100-1依次设置有导体互连层110和键合层130；
所述键合层130将第一衬底100及导体互连层110与第二衬底200连接。
在本发明中，所述导体互连层110至少包括一层导电层110a，所述导电层可以为一层或叠层结构。
在本发明中，所述导体互连层110还可以包括导电通孔110b，导电层110a之间和/或导电层110a同第一衬底110之间可以通过导电通孔110b实现电连接，所述导电层110a、导电通孔110b可以为金属或掺杂的半导体材料或其他合适的导电材料，例如Al、Cu、AlSi、Ti、W或多晶硅等。
在本发明中，所述导体互连层110可以位于导体间介质层120中。
在本发明中，所述键合层130为绝缘层或导电层，具有键合连接功能，所述键合层用于将第一衬底和导体互连层与第二衬底连接，可以为多晶硅、多晶锗硅(SiGe)、铝(Al)、铜(Cu)、氧化硅、氮氧化硅或非晶硅或其他合适的材料。
在本发明中，所述第一衬底100可以为单晶半导体或单晶半导体化合物或其他合适的材料，例如单晶硅、单晶锗、单晶锗硅或其他单晶材料，优选地，第一衬底可以为单晶硅，可以用于在其上进一步形成所需器件或电路；所述第二衬底200可以为单晶、多晶或非晶半导体材料或其他合适的材料，例如单晶硅、多晶硅、石英、玻璃等，所述第二衬底200还可以是由不同材料形成的叠层，例如表面具有氧化层或其他材料层的单晶或多晶硅的叠层。可以用于机械支撑或其他作用。对于所述第一衬底、第二衬底的材料及应用，此处仅为示例，本发明并不限于此。
本发明通过键合层连接第一衬底及导体互连层和第二衬底组成衬底结构，这样，第二衬底可以作为支撑功能的衬底，第一衬底作为直接制造器件的衬底，而第一衬底为通过晶体生长形成的，不会有厚度和自身应力的问题，避免了衬底内不必要的应力，进而提高在第一衬底上形成的器件的性能。
基于上述思想，以下将对具体的实施例进行详细的描述。
实施例一
参考图1、图2，为本实施例中键合层分别为绝缘层和导电层的衬底结构的实施例，如图所示，该衬底结构包括：
相对设置的第一衬底100和第二衬底200；
所述第一衬底100的第一表面100-1朝向第二衬底200的第二表面200-1，所述第一表面100-1依次设置有导体互连层110和键合层130；
所述键合层130将第一衬底100及导体互连层110与第二衬底200连接。
其中，如图1所示，所述键合层130可以为绝缘层，可以为非导电材料，例如氧化硅、氮氧化硅或未掺杂的非晶硅或其他合适的材料。在键合层130为绝缘层的实施例中，所述导体互连层110包括至少一层导电层110a，可以用作电极或电连线，优选地，在用于对电信号有特别要求的器件制造时，所述导体互连层110可以包括至少两层导电层110a，第一层导电层(靠近第一衬底的导电层)可以用作电极或电连线，第二层导电层(靠近第二衬底的导电层)可以用作屏蔽功能层，来屏蔽不需要的电信号，所述键合层130用于将第一衬底100及导体互连层110同第二衬底200固定连接。
其中，如图2所示，所述键合层130可以为导电层，在键合层130为导电层的实施例中，所述导体互连层110包括至少一层导电层110a，通过导电通孔110b同导电层110a电连接，该导电层的键合层130具有导电功能及键合连接第一衬底100和第二衬底的功能。所述键合层130可以为掺杂的半导体材料、金属材料或其他合适的导电材料，例如多晶硅、多晶锗硅、非晶硅、铝(Al)或铜(Cu)或其他合适的材料。优选地，在该衬底结构用于对电信号有特别要求的器件制造时，所述导电层的键合层130还可以为屏蔽功能层，在具有导电功能和键合功能的同时，来屏蔽不需要的电信号。
在本实施例中，所述导体互连层110形成于导体间介质层120中。
在本实施例中，所述导电层110a还包括导电通孔110b，导电层110a之间和/或导电层110a同第一衬底110之间通过导电通孔110b实现电连接，所述导电层110a、导电通孔110b可以为金属或掺杂的半导体材料或其他合适的导电材料，例如Al、Cu、AlSi、Ti、W或多晶硅等。
在本实施例中，所述第一衬底100为单晶硅，所述第二衬底200为单晶或多晶硅，在其他实施例中，所述第一衬底还可以是其他单晶半导体、单晶半导体化合物或其他合适的材料，可以用于在其上进一步形成所需器件或电路；在其他实施例中，所述第二衬底还可以为其他单晶或多晶或非晶半导体材料或其他合适的材料，例如单晶硅、玻璃、石英等，可以用于机械支撑或其他作用，所述第二衬底200还可以是由不同材料形成的叠层，例如表面具有氧化层或其他材料层的单晶或多晶硅的跌层。此处仅为示例，本发明并不限于此。
该实施例中，通过为绝缘层或导电层的键合层130将具有导体互连层110的第一衬底100同第二衬底200连接起来，第二衬底可以作为支撑功能的衬底，第一衬底作为直接制造器件的衬底，而第一衬底为通过晶体生长形成的，不会有厚度和自身应力的问题，避免了不必要的应力，进而提高在第一衬底中形成的器件的性能。此外，在优选的实施例中，所述导体互连层或键合层具有屏蔽功能，用于屏蔽不需要的电信号。
下面结合附图详细说明上述衬底结构的制作方法。图3为本发明实施例中所述衬底结构的制作方法的流程图，图4至图6为所述衬底结构的制作方法的示意图。如图所示，所述制作方法包括：
在步骤S11，提供第一衬底100。
参考图4，所述第一衬底100具有第一表面100-1和与第一表面100-1相对的表面100-2。在本实施例中，所述第一衬底为单晶硅衬底，在其他实施例中，第一衬底还可以是其他单晶半导体、单晶半导体化合物或其他合适的材料。
在步骤S12，参考图4，在所述第一衬底100的第一表面100-1上依次形成导体互连层110以及键合层130。
具体地，可以通过传统的互连工艺或双大马士革互连工艺，在所述第一表面100-1上形成导体间介质层120以及在导体间介质层120中形成导体互连层110，所述导体互连层110至少包括一层导电层110a，还包括导电通孔110b，导电层110a之间和/或导电层110a同第一衬底110之间可以通过导电通孔110b实现电连接。
而后，在导体互连层110上形成键合层130。
在键合层130为多晶硅层的实施例中，可以通过上述互连工艺来形成同导体互连层110电连接的键合层130，优选地，该键合层130具有屏蔽功能，为屏蔽功能层，例如多晶硅、多晶锗硅、非晶硅、铝(Al)、铜(Cu)等。
在键合层130为绝缘层的实施例中，可以通过淀积及平坦化的方法，在导体互连层110上形成介质材料的键合层，例如氧化硅、氮氧化硅、非晶硅等，优选地，所述导体互连层110至少包括两层导电层110a。
其中，所述导体互连层110、导电层110a和导电通孔110b可以为金属或掺杂的半导体材料或其他合适的导电材料，例如Al、Cu、多晶硅等。
在步骤S13，提供第二衬底200。
参考图5，所述第二衬底200具有第二表面200-1和与其相对的表面。在本实施例中，所述第二衬底200为单晶或多晶硅，在其他实施例中，所述第二衬底还可以为其他单晶或多晶或非晶半导体材料或其他合适的材料，例如玻璃、石英等，所述第二衬底200也可以是由不同材料形成的叠层。
在步骤S14，通过键合层130将所述第一衬底100及导体互连层110连接至第二衬底200的第二表面200-1，以将第一衬底100及导体互连层110固定于第二衬底200，参考图6。
具体地，先将第一衬底100及其第一表面上的导体互连层110和键合层130与第二衬底200的第二表面200-1相对设置，使键合层130与第二表面200-1相接触，而后，从第一100和第二衬底200的背面施加压力，使键合层130与第二衬底200重复键合连接，以将第一衬底100及导体互连层110固定于第二衬底200，例如键合层为多晶硅。此处仅为示例，本发明并不限于此，所述键合连接的步骤因键合层130材料不同而不同。
优选地，在键合连接第二衬底200后，还可以进一步对第一衬底从背面100-2进行减薄和抛光，以使第一衬底100达到所需厚度。
至此，本实施例提供的衬底结构制作完成，第一衬底100和第二衬底200之间形成有导体互连层110，可以根据器件的设计需要，在第一衬底和/或第二衬底上形成器件、电路或其他结构，例如制造MEMS或功率器件/电路等，由于第一衬底和/或第二衬底可以为通过晶体生长形成的衬底，因此不会有厚度和自身应力的问题，避免了衬底内不必要的应力。
以上对通过键合层将第一衬底及导体互连层和第二衬底连接起来的衬底结构及其制造方法进行了详细的描述，此外，在此衬底结构的基础上，还可以进一步包括其他的结构，例如在第一衬底中的隔离区、第二衬底中的第一空腔、第一衬底和第二衬底之间的第二空腔、第一衬底的第一表面上的掺杂层或外延层、第一衬底中的引出通孔或他们的任意组合，以下将根据具体的实施例对这些衬底结构进行详细的描述。
实施例二
下面将仅就实施例二区别于实施例一的方面进行阐述。未描述的部分应当认为与实施例一采用了相同的步骤、方法或者工艺来进行，因此在此不再赘述。
参考图7、图8，为实施例二中键合层分别为绝缘层和导电层的衬底结构的实施例，可以在实施例一的衬底结构的基础上，进一步包括贯通第一衬底的隔离区，如图所示，具体地，该衬底结构包括：
相对设置的第一衬底100和第二衬底200；
贯通第一衬底100的隔离区140，多个隔离区140将第一衬底100分隔成相互绝缘的区域；
所述第一衬底100的第一表面100-1朝向第二衬底200的第二表面200-1，所述第一表面100-1依次设置有导体互连层110和键合层130；
所述键合层130将第一衬底100及导体互连层110与第二衬底200连接。
其中，多个所述隔离区140将第一衬底100分隔成多个相互绝缘的区域。
同实施例一相比，区别仅在于，进一步包括了隔离区140，该隔离区140为绝缘材料，以将第一衬底100分隔成多个相互绝缘的区域，使第一衬底在电性上相隔离，而衬底结构在机械上却仍是连接的。同实施例一相同的部分不再赘述。
对于实施例二的制作方法，参考图7-8，具体包括以下步骤：
S21，提供第一衬底100，从第一衬底100的第一表面100-1在第一衬底内形成隔离区140。
可以通过半导体工艺中形成隔离的传统工艺，从第一表面100-1在第一衬底内刻蚀开口，而后通过淀积绝缘材料并进行平坦化来形成隔离区140(图未示出)，可以根据最终形成的衬底结构中第一衬底100的厚度来确定所述隔离区140的深度，可以等于或大于最终结构中第一衬底100的厚度。
S22，在所述第一衬底100的第一表面100-1上依次形成导体互连层110以及键合层130。
在步骤S23，提供第二衬底200。
在步骤S24，通过键合层130将所述第一衬底100及导体互连层110连接至第二衬底200的第二表面200-1，以将第一衬底100及导体互连层110固定于第二衬底200。
在步骤S25，从与第一表面100-1相对的表面100-2减薄及抛光第一衬底100，暴露所述隔离区140。从而形成贯通第一衬底的隔离区140，多个隔离区140将第一衬底100分隔成相互绝缘的区域。
同实施例一的制作方法相比，区别仅在于步骤S21和步骤S25，相同部分不再赘述。通过形成隔离区140，将第一衬底100分隔成相互绝缘的区域，进而可以在后续器件制作中，在相互绝缘的衬底区域制造所需器件。
实施例三
下面将仅就实施例三区别于实施例一的方面进行阐述。未描述的部分应当认为与实施例一采用了相同的步骤、方法或者工艺来进行，因此在此不再赘述。
图9、图10为实施例三中键合层分别为绝缘层和导电层的衬底结构的实施例，可以在实施例一或实施例二的衬底结构的基础上，进一步包括第二衬底中的第一空腔150或第一表面100-1和第二表面200-1之间的第二空腔152，或者进一步包括第一空腔150和第二空腔152的组合。
如图9所示，具体地，在一些实施例中，所述衬底结构包括：
相对设置的第一衬底100和第二衬底200；
所述第一衬底100的第一表面100-1朝向第二衬底200的第二表面200-1，所述第一表面100-1依次设置有导体互连层110和键合层130；
位于所述第二衬底200中的、由第二衬底200与键合层130组成的第一空腔150；
所述键合层130将第一衬底100及导体互连层110与第二衬底200连接。
其中，所述第一空腔可以作为器件的一部分，例如压力传感器的参考压力腔；也可以作为第二衬底上的对准图形，可以用于键合层连接第一衬底和第二衬底时，第二衬底相对于第一衬底的对准结构。
如图10所示，在另一些实施例中，所述衬底结构包括：
相对设置的第一衬底100和第二衬底200；
所述第一衬底100的第一表面100-1朝向第二衬底200的第二表面200-1，所述第一表面100-1依次设置有导体互连层110和键合层130；
位于第一表面100-1和第二表面200-1之间的第二空腔152；
所述键合层130将第一衬底100及导体互连层110与第二衬底200连接。
其中，所述第二空腔可以用于后续形成需要空腔的器件或结构，例如用于压力传感器的参考压力腔，或其他用途。此处仅为示例，本发明并不限于此。
此外，在又一些实施例中(图未示出)，所述衬底可以同时包括上述第一空腔和第二空腔，具体地，所述衬底结构包括：
相对设置的第一衬底和第二衬底；
所述第一衬底的第一表面朝向第二衬底的第二表面，所述第一表面依次设置有导体互连层和键合层；
位于所述第二衬底中的、由第二衬底与键合层组成的第一空腔，以及位于第一表面和第二表面之间的第二空腔；
所述键合层将第一衬底及导体互连层与第二衬底连接。
更进一步地，所述第一空腔可以对应于第二空腔，由第一空腔150贯通第二空腔152组成第三空腔(图未示出)，组成一个更深的或更大的空腔，用于后续形成需要大空腔的器件或结构，或其他功能。
可选地，该衬底结构还可以进一步包括第一衬底100中的隔离区140(图未示出，参照上述实施例的图示)。
同实施例一或实施例二相比，区别仅在于，进一步包括了第一空腔150和/或第二空腔152，相同部分不再赘述。所述第一空腔可以作为器件的一部分，也可以为第二衬底上的对准图形，可以用于键合层连接第一衬底和第二衬底时，第二衬底相对于第一衬底的对准结构，所述第二空腔或第一与第二空腔的组合可以用于后续形成需要空腔的器件或结构，例如用于压力传感器的参考压力腔。
对于实施例三的制作方法，同实施例一或实施例二相比，区别在于：
在一些实施例中，区别在于，提供第二衬底200的步骤，具体地，在提供第二衬底时包括：提供第二衬底200，并从第二衬底200的第二表面200-1在所述第二衬底200内形成第一开口；以及在连接第二衬底的步骤中，包括：通过键合层130将所述第一衬底100及导体互连层110连接至第二衬底200的第二表面200-1，以将第一衬底100及导体互连层110固定于第二衬底200，并使第一开口与键合层形成第一空腔150。
其中，根据器件设计的需要，在连接时，所述第一空腔150可以对准于第一衬底上的导体互连层或第一衬底中的其他结构。
在另外一些实施例中，区别在于，形成导体互连层和键合层的步骤，具体地，包括：形成导体互连层110和键合层130，而后，刻蚀所述键合层130以及导体互连层120，形成暴露第一表面110-1的第二开口；以及在连接第二衬底的步骤中，包括：通过键合层130将所述第一衬底100及导体互连层110连接至第二衬底200的第二表面200-1，以将第一衬底100及导体互连层110固定于第二衬底200，并使第二开口与第二表面200-1形成第二空腔152。
其中，所述第二空腔可以用于后续形成需要空腔的器件或结构，例如用于压力传感器的参考压力腔，或其他用途。
在又一些实施例中，区别在于，提供第二衬底以及形成导体互连层和键合层的步骤，具体地，形成导体互连层和键合层的步骤，包括：形成导体互连层110和键合层130，而后，刻蚀所述键合层130以及导体互连层120，形成暴露第一表面110-1的第二开口；以及提供第二衬底的步骤，包括：提供第二衬底200，并从第二衬底200的第二表面200-1在所述第二衬底200内形成第一开口；连接第二衬底的步骤具体为：通过键合层130将第一衬底100及导体互连层110连接至第二表面200-1，以使第一开口形成第一空腔150，以及第二开口形成第二空腔152，并将所述第一衬底及导体互连层固定于第二衬底。
其中，在连接时，根据器件设计的需要，所述第一空腔150可以对准第二空腔152、第一衬底上的导体互连层110或第一衬底100中的其他结构。
在第一空腔对准第二空腔的实施例中，第一空腔150贯通第二空腔152，形成第一空腔150贯通第二空腔152的第三空腔，组成一个更深的或更大的空腔，用于后续形成需要大空腔的器件或结构，或其他功能。。
同实施例一或实施例二的制作方法相比，区别仅在于，进一步形成了第一空腔150和/或第二空腔152，相同部分不再赘述。所述第一空腔可以作为器件的一部分，也可以用于后续器件制造中的对准结构，所述第二空腔或第一与第二空腔的组合可以用于后续形成需要空腔的器件或结构，例如用于压力传感器的参考压力腔。
实施例四
下面将仅就实施例四区别于实施例一的方面进行阐述。未描述的部分应当认为与实施例一采用了相同的步骤、方法或者工艺来进行，因此在此不再赘述。
参考图11、图12，为实施例四中键合层分别为绝缘层和导电层的衬底结构的实施例，可以在实施例一、实施例二或实施例三的基础上，进一步包括掺杂层或外延层160，具体地，如图所示，该衬底结构包括：
相对设置的第一衬底100和第二衬底200，所述第一衬底100的第一表面100-1具有掺杂层或外延层160；
所述第一衬底100的第一表面100-1朝向第二衬底200的第二表面200-1，所述第一表面100-1依次设置有导体互连层110和键合层130；
所述键合层130将第一衬底100及导体互连层110与第二衬底200连接。
其中，所述掺杂层或外延层160可以用于形成器件的部分功能层，例如形成埋栅或连线或其他功能，此处仅为示例。
或者，在实施例一、实施例二或实施例三的基础上，进一步包括引出通孔170，通过该引出通孔170可以将导体互连层引出到第一衬底的第二表面100-2之上，相当于将埋在第一衬底之下的导体互连层引出到第一衬底之上，进而便于进行后续的器件电连接，一方面简化后续制造工艺，另一方面节约了后续集成器件的面积。
或者，在一些实施例中，更进一步地，如图11、图12，还可以包括贯穿所述第一衬底110的引出通孔170。根据具体设计需要，该引出通孔170可以通过所述导体互连层110将用于形成部分器件的掺杂层或外延层160连接起来，进一步通过引出通孔将这种连接引出到第一衬底的第二表面100-2之上，进而进行后续的电连接。
上述引出通孔170外壁可以具有绝缘隔离层172。
上述的导电通孔170可以用于向外电引出导体互连层110，以便对导体互连层110进一步的电连接或者在封装时引向压焊焊垫，或者其他功能。
此外，可选地，该实施例中的衬底结构还可以进一步包括第一衬底100中的隔离区140、第二衬底中的第一空腔150或第一表面与第二表面之间的第二空腔152，或者他们的任意组合(图未示出，参照上述实施例的图示)。
同实施例一、实施例二和实施例三相比，本实施例的区别在于具有掺杂层或外延层和/或引出通孔，相同部分不再赘述。所述掺杂层和/或外延层可以用于形成器件的部分功能层，以在后续器件制造中，形成所需的器件，所述引出通孔用于向外电引出导体互连层，相当于将埋在第一衬底之下的导体互连层引出到第一衬底之上，进而便于进行后续的器件电连接，一方面简化后续制造工艺，另一方面节约了后续集成器件的面积。
对于实施例四的制作方法，同实施例一、实施例二或实施例三相比，区别在于：
在提供第一衬底时，包括：提供第一衬底100，第一衬底的第一表面100-1上具有掺杂层或外延层160，用于形成器件的部分功能层。
或者，在提供第一衬底时，还包括：从第一表面100-1、掺杂层或外延层160在第一衬底100内形成具有绝缘隔离层172的引出通孔170；以及在连接第二衬底200后，还包括：从与第一表面相对的表面100-2减薄及抛光第一衬底100，暴露所述引出通孔170，以使引出通孔170贯通第一衬底100，所述引出通孔170用于向外电引出导体互连层110。
同上述制作方法相比，区别仅在于，进一步形成了掺杂层或外延层160和/或引出通孔，相同部分不再赘述。所述掺杂层和/或外延层160可以用于形成器件的部分功能层，以在后续器件制造中，形成所需的器件，所述引出通孔170用于向外电引出导体互连层11，以便对导体互连层110进一步的电连接或者在封装时引向压焊焊垫，或者其他功能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。本发明提供的衬底结构避免了形成器件的衬底中的应力，可以根据具体设计的需要，进一步制作器件、电路或其他结构，尤其是MEMS和功率器件及电路。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (23)

1.一种衬底结构，其特征在于，包括：
相对设置的第一衬底和第二衬底；
所述第一衬底的第一表面朝向第二衬底的第二表面，所述第一表面依次设置有导体互连层和键合层；
所述键合层将第一衬底及导体互连层与第二衬底连接；
其中，所述第一衬底作为直接制作器件的衬底，所述第二衬底不包含导体互连层。
2.根据权利要求1所述的衬底结构，其特征在于，所述第一衬底为单晶半导体。
3.根据权利要求1所述的衬底结构，其特征在于，所述导体互连层至少包括一层导电层。
4.根据权利要求1所述的衬底结构，其特征在于，所述键合层为绝缘层或导电层。
5.根据权利要求1所述的衬底结构，其特征在于，所述键合层为导电层，所述导电层为屏蔽功能层。
6.根据权利要求1所述的衬底结构，其特征在于，所述键合层为绝缘层，所述导体互连层至少包括两层导电层。
7.根据权利要求1所述的衬底结构，其特征在于，还包括：贯通第一衬底的隔离区，多个隔离区将第一衬底分隔成相互绝缘的区域。
8.根据权利要求1所述的衬底结构，其特征在于，还包括：位于所述第二衬底中的、由第二衬底与键合层组成的第一空腔。
9.根据权利要求8所述的衬底结构，其特征在于，还包括：位于所述第一表面和所述第二表面之间的第二空腔。
10.根据权利要求9所述的衬底结构，其特征在于，还包括：由第一空腔贯通第二空腔组成的第三空腔。
11.根据权利要求1所述的衬底结构，其特征在于，所述第一衬底的第一表面上具有外延层或掺杂层，所述外延层或掺杂层用于形成器件的部分功能层。
12.根据权利要求1或11所述的衬底结构，其特征在于，还包括：贯穿所述第一衬底的引出通孔，所述引出通孔壁具有绝缘隔离层，所述引出通孔用于向外电引出导体互连层。
13.一种半导体衬底结构的制作方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底的第一表面上依次形成导体互连层以及键合层；
提供第二衬底；
通过键合层将所述第一衬底及导体互连层连接至第二衬底的第二表面，以将第一衬底及导体互连层固定于第二衬底；
其中，所述第一衬底作为直接制作器件的衬底，所述第二衬底不包含导体互连层。
14.根据权利要求13所述的制作方法，其特征在于，形成所述导体互连层的步骤包括：在所述第一表面上形成至少包括一层导电层的导体互连层。
15.根据权利要求13所述的制作方法，其特征在于，所述键合层为绝缘层或导电层。
16.根据权利要求13所述的制作方法，其特征在于，所述键合层为导电层，所述导电层为屏蔽功能层。
17.根据权利要求13所述的制作方法，其特征在于，所述键合层为绝缘层，形成所述导体互连层的步骤为：在所述第一表面上形成至少包括两层导电层的导体互连层。
18.根据权利要求13所述的制作方法，其特征在于，在连接第二衬底后，还包括步骤：从与第一表面相对的表面减薄及抛光所述第一衬底。
19.根据权利要求13所述的制作方法，其特征在于，在提供第一衬底时，还包括：从第一衬底的第一表面在第一衬底内形成隔离区；以及在连接第二衬底后，还包括：从与第一表面相对的表面减薄及抛光第一衬底，暴露所述隔离区，以使隔离区贯通第一衬底，多个隔离区将第一衬底分隔成相互绝缘的区域。
20.根据权利要求13所述的制作方法，其特征在于，在提供第二衬底时，还包括：从第二衬底的第二表面在所述第二衬底内形成第一开口；连接第二衬底的步骤具体为：通过键合层将所述第一衬底及导体互连层连接至第二表面，以使第一开口与键合层形成第一空腔，并将第一衬底及导体互连层固定于第二衬底。
21.根据权利要求20所述的制作方法，其特征在于，在形成导体互连层和键合层后，还包括：刻蚀所述键合层以及导体互连层，形成暴露第一表面的第二开口；
连接第二衬底的步骤具体为：通过键合层将第一衬底及导体互连层连接至第二衬底的第二表面，以使第二开口同第二表面形成第二空腔，并将所述第一衬底及导体互连层固定于第二衬底；
或者，连接第二衬底的步骤具体为：通过键合层将第一衬底及导体互连层连接至第二表面，以使第一开口与键合层形成第一空腔，以及第二开口形成第二空腔，并将所述第一衬底及导体互连层固定于第二衬底。
22.根据权利要求13所述的制作方法，其特征在于，提供第一衬底时，包括：提供第一衬底，所述第一衬底的第一表面上具有掺杂层或外延层，用于形成器件的部分功能层。
23.根据权利要求13或22所述的制作方法，其特征在于，在提供第一衬底时，还包括：从第一表面在第一衬底内形成具有绝缘隔离层的引出通孔；以及在连接第二衬底后，还包括：从与第一表面相对的表面减薄及抛光第一衬底，暴露所述引出通孔，以使引出通孔贯通第一衬底，所述引出通孔用于向外电引出导体互连层。
CN201110121476.7A 2011-05-11 2011-05-11 衬底结构及其制作方法 Active CN102226999B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110121476.7A CN102226999B (zh) 2011-05-11 2011-05-11 衬底结构及其制作方法
US14/111,093 US9633952B2 (en) 2011-05-11 2012-02-23 Substrate structure and method for manufacturing same
PCT/CN2012/071489 WO2012152104A1 (zh) 2011-05-11 2012-02-23 衬底结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110121476.7A CN102226999B (zh) 2011-05-11 2011-05-11 衬底结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102226999A CN102226999A (zh) 2011-10-26
CN102226999B true CN102226999B (zh) 2014-04-23

Family

ID=44807960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110121476.7A Active CN102226999B (zh) 2011-05-11 2011-05-11 衬底结构及其制作方法

Country Status (3)

Country Link
US (1) US9633952B2 (zh)
CN (1) CN102226999B (zh)
WO (1) WO2012152104A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226999B (zh) 2011-05-11 2014-04-23 迈尔森电子（天津）有限公司 衬底结构及其制作方法
WO2013118248A1 (ja) * 2012-02-06 2013-08-15 株式会社日立製作所 発光素子
CN105845548A (zh) * 2015-01-16 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅衬底及其制造方法
CN104634487B (zh) 2015-02-16 2017-05-31 迈尔森电子（天津）有限公司 Mems压力传感器及其形成方法
US9586812B2 (en) 2015-04-09 2017-03-07 Nxp Usa, Inc. Device with vertically integrated sensors and method of fabrication
EP3531445B1 (en) * 2016-09-07 2020-06-24 IMEC vzw A method for bonding and interconnecting integrated circuit devices
CN107275310B (zh) * 2017-05-24 2020-01-03 广东合微集成电路技术有限公司 一种半导体器件电连接结构及其制造方法
CN110690202A (zh) * 2019-10-09 2020-01-14 长江存储科技有限责任公司 集成电路装置及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946384B2 (en) * 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7186637B2 (en) * 2003-07-31 2007-03-06 Intel Corporation Method of bonding semiconductor devices
JP4869664B2 (ja) * 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
US7446017B2 (en) * 2006-05-31 2008-11-04 Freescale Semiconductor, Inc. Methods and apparatus for RF shielding in vertically-integrated semiconductor devices
US7897477B2 (en) 2009-01-21 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an isolation structure
US8421168B2 (en) * 2009-11-17 2013-04-16 Fairchild Semiconductor Corporation Microelectromechanical systems microphone packaging systems
CN201653605U (zh) * 2010-04-09 2010-11-24 无锡芯感智半导体有限公司 一种基于硅硅键合的压力传感器
CN102226999B (zh) 2011-05-11 2014-04-23 迈尔森电子（天津）有限公司 衬底结构及其制作方法

Also Published As

Publication number Publication date
US9633952B2 (en) 2017-04-25
US20140048910A1 (en) 2014-02-20
WO2012152104A1 (zh) 2012-11-15
CN102226999A (zh) 2011-10-26

Similar Documents

Publication Publication Date Title
CN102226999B (zh) 衬底结构及其制作方法
CN102398888B (zh) 晶圆级封装
US20090302716A1 (en) Piezoelectric device
CN101388364B (zh) 采用低温工艺形成电学隔离区方法及单片集成方法
CN104249991A (zh) Mems器件及其制作方法
CN101130426A (zh) 微型机电系统元件及其制造方法
CN102292280A (zh) 与金属锗硅材料接合的衬底
CN102362346A (zh) 通孔结构及其方法
TW201945273A (zh) 感測器裝置及其製造方法
US20140001581A1 (en) Mems microphone and forming method therefor
CN102625224B (zh) 一种电容式硅微麦克风与集成电路单片集成的方法及芯片
CN103552980A (zh) Mems芯片圆片级封装方法及其单片超小型mems芯片
CN106744666A (zh) 微机械结构元件
US20130181302A1 (en) Method for making a suspended membrane structure with buried electrode
CN108217581A (zh) 一种mems压电传感器及其制作方法
CN103391501B (zh) Mems麦克风结构及其制作方法
CN108083224A (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
US8872289B2 (en) Micro-electro-mechanical system (MEMS) structures and design structures
JP5417851B2 (ja) Ｍｅｍｓデバイス及びその製造方法
CN104843630A (zh) 传感器以及用于制造传感器的方法
US10283582B2 (en) Microelectronic circuits and integrated circuits including a non-silicon substrate
CN101393321B (zh) 光栅光调制器与有源矩阵驱动电路单片集成方法
CN104743500A (zh) 一种微机电系统及其制备方法
CN102693988B (zh) 光电二极管阵列及其形成方法
CN102706369B (zh) 三维集成悬空传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant