CN102210143B - 设计用于接收移动/手持信号的数字电视接收机中的子频道获取 - Google Patents

Abstract

当在移动/手持(M/H)帧开始之后子信道的选择改变时，M/H接收机有时候不能通过turbo解码结果的横向里德所罗门(TRS)解码来校正字节错误。某些IP包包括用于更新业务映射表(SMT)-移动/手持(M/H)数据，所述SMT确定M/H接收机如何工作。没有经过TRS字节错误校正的SMT-MH数据不被更新SMT直到通过经过了TRS字节错误校正的后续的SMT-MH数据验证这些SMT-MH数据为止。分组的发送总量(TNoG)-当前接收的M/H帧在其所有子帧中的一种信息加快了M/H接收机更新的快速信息信道的获取。

Description

设计用于接收移动/手持信号的数字电视接收机中的子频道获取

本申请要求分别于2008年9月8日、2008年9月29日、2008年12月11日、2008年12月22日、2009年1月22日和2009年5月9日提交的系列编号为61/191,323、61/194,599、61/201,539、61/203,584、61/208,725和61/215,764的美国临时申请的权益，这些申请的公开全部引用于此，以资参考。

技术领域

与本发明构思一致的设备和方法涉及在无线广播中的数字电视(DTV)信号的发送和接收，其中，DTV信号包括设计用于移动/手持(M/H)接收机的接收的稳健编码的数据和附加信令。

背景技术

在1995年先进电视系统委员会(ATSC)将其ATSC数字电视标准公布为文档A/53，以下为了简称为“A/53”。标题为“RF/发送系统特性(RF/TransmissionSystems Characteristic)”的A/53的附件D特别引用于此以资参考。A/53描述了使用八电平调制信号的射频(RF)载波的残余边带(VSB)幅度调制，该无线DTV广播的类型被称为“8-VSB”。在二十一世纪的前几年，DTV产业中的一些厂家已经致力于提供在不需要不适当地中断本领域中已有的所谓“旧有”DTV接收机的操作的情况下，通过广播DTV信道的更稳健的数据发送。将为ATSC标准的后续版本提供用于M/H接收机接收的稳健数据发送，这些标准用于M/H接收机的DTV广播，被更简明地称为M/H标准。初始版本是被简称为“A/153”的ATSC移动DTV标准。ATSC已经将A/153公布作为候选标准。

如果每个发送的数据场始终没有保留2/3网格编码，则几乎所有的旧有DTV接收机的操作被中断。另外，DTV信号的平均模数应该与A/53的1995版本中规定的8-VSB信号相同，从而使用恒定模数算法(CMA)在旧有接收机中不中断适应性均衡。

关于“旧有”DTV接收机的另一问题是已经被售出的大量的接收机被设计为不响应广播DTV信号，除非通过网格编码恢复的解交织的数据场主要由特定类型的(207，187)里德-所罗门(RS)前向纠错(FEC)码字或可纠错的近似于这样的码字填充。因此，为了使这样的旧有接收机容纳连续的DTV信号接收，以下面的方式限制稳健发送。在卷积字节交织之前，数据场应主要被A/53中规定的类型的(207，187)RS FEC码字填充。

该限制使得编码用于M/H接收机接收的M/H数据被封装在与A/53中规定的类型相似的类型的(207，187)RS FEC码字中。然而，(207，187)RS FEC码字稍有不同之处在于它们不是必须与位于码字的结尾处的二十个奇偶校验字节系统化。这些(207，187)RS FEC码字的某一些的二十个奇偶校验字节在码字中较早地出现，以将训练信号的包含物容纳在交织的数据的场中。207字节的RS FEC码字始终不变地以与MPEG-2包的第二到第四字节相似的三字节头开始，在第四到第十六比特的位置是十三比特的包标识(PID)码(MPEG-2包和MPEG-4包是由运动图像专家组规定的两种类型的数据传输包)。在每个(207，187)RS FEC码字中除了三字节头和二十个奇偶校验字节，码字的其余部分已经被认为是可用于“封装”184字节的稳健发送(实际上，发明者提到，207字节RS FEC码字的三字节头还可被替换为一字节的M/H数据，从而207字节的RS FEC码字可“封装”185字节的稳健发送)。

A/153规定，连续的相等长度的M/H数据流经过横向RS(TRS)编码并随后进行周期性的循环冗余校对(CRC)编码，以组成TRS编码中可能的字节错误的位置的指示。这些过程被设计用于校正由于拖延突发噪声引起的字节错误(具体地，可由于接收信号长度的损失而引起)并在被称为“M/H帧编码器”中被执行。M/H帧是时间间隔，该时间间隔通常至少是作为二十个8-VSB帧间隔的相同的968毫秒时间长度。M/H帧被进一步划分为五个等长的M/H子帧，每个子帧包括16个连续的M/H数据组，从而在每个M/H帧中的M/H数据定义了80个时隙。M/H帧中的选择的一组80个时隙内相关的M/H数据被称为“Parade(游行队列)”。每个Parade包括一个“Ensemble(信息群)”或位于组的不同部分的两个Ensemble。每个Ensemble独立于其他的每个Ensemble被TRS和CRC编码。

来自M/H帧编码器的输出信号被提供给后续的通用类型的串行级联卷积编码(SCCC)，所述通用类型的SCCC由Valter Benedetto在1998年10月20日发布的标题为“Method and Device for the Reception of Symbols Affectedby Inter-symbol interface”的美国专利号5,825,832中说明。用于SCCC的编码器包括外卷积编码器、用于外卷积编码器产生的两比特符号的交织器和构成A/53规定的预编码器和2/3网格编码器的内卷积编码器。

A/153规定由TRS编码产生的奇偶校验字节应在用于产生该奇偶校验字节的每个连续等长的187字节的M/H数据流结束时被发送。M/H数据帧的TRS编码延续8-VSB信号的968毫秒。为TRS编码规定了三个选项。M/H发送应使用(211，187)、(223，187)或(235，187)TRS编码。

M/H帧编码器中的TRS编码过程的初始部分可类比于以下类型的矩阵类型的块交织过程。M/H编码器的第一RS帧存储被逐行写入各个连续等长M/H数据流，随后被逐列读出到RS编码器，RS编码器产生连续的TRS码字。M/H帧编码器中的TRS编码过程的最终部分可类比于以下类型的矩阵类型的块解交织过程。M/H帧编码器的第二RS帧存储被逐行逐列写入各个连续的TRS码字，并随后被逐行读出以重新产生各个连续等长的M/H数据流，每个M/H数据流跟随有TRS奇偶校验字节。

在用于M/H信号的M/H接收机中，SCCC’d M/H信号的turbo解码之后是TRS解码和纠错过程。M/H帧解码器中的TRS解码过程的初始部分可类比于以下类型的矩阵类型的块交织过程。M/H接收机的第一RS帧存储被逐行写入各个连续等长的M/H数据流(每个M/H数据流具有TRS奇偶校验字节)，并随后被逐列读出到RS解码器，RS解码器产生连续的校正的TRS码字。M/H帧解码器中的TRS解码过程的最终部分可类比于以下类型的矩阵类型的块解交织过程。第二RS帧存储被逐行逐列写入各个校正的TRS码字，并随后被逐行读出以重新产生各个连续等长的纠错后的M/H数据流。M/H接收机的第二RS帧存储可小于第一RS帧存储，这是因为仅需要校正的TRS码字的数据字节经过块解交织过程。

完全写入用于M/H信号的M/H接收机中的RS帧存储花费968毫秒，因此TRS解码和纠错可开始。随后花费一些时间进行TRS解码和纠错以及完成后续的块解交织。此后，块解交织的校正后的M/H数据可被写入支持接收机的后续阶段的操作的先入先出(FIFO)缓存器。需要一些时间来充分填充FIFO缓存器，因此M/H接收机的后续阶段不会等待需要进行其操作的比特。从基带M/H信号被接收的时间开始到M/H信号可用(由TRS解码过程校正为可用于使用实时传输协议(RTP)的M/H接收机的后续阶段的处理)，上述过程引入了两秒的延迟。假设不需要RF信道改变，如果所有的可用子信道没有被同时处理，则该延迟影响改变子信道选择所花费的时间。如果需要RF信道改变，则还会有M/H接收机的前端的重新调谐和稳定所需的进一步时间，所述M/H接收机的前端将M/H信号发送外差为基带并均衡信道响应，所述进一步时间通常仅为若干分之一秒。

在以上段落阐述的用于子信道选择改变的时间假设改变刚好在M/H帧的开始之前进行。如果当进行子信道选择的改变时M/H帧已经开始，则会等待直到下一个M/H帧开始。也就是说，根据推测，仅TRS解码过程认为是正确的数据会被通过到M/H接收机的后续阶段。在2009年公布的候选标准A/153基于LG电子有限公司于2007年10月15日提交给ATSC的文档，该文档的标题为“MPH Physical Layer Technical Disclosure”。LG电子最初提出的M/H传输系统设计用于发送187字节传送包的MPEG-2兼容流。然而，ATSC内的ad hoc组决定发送中间长度的互联网协议(IP)传输流(TS)包来代替。不能通过简单参照TRS帧中的行的开始的字节来解析中间长度IP包。因此，A/153规定TRS帧中的字节的每行以16比特(两字节)的头开始，如果IP包在该行中开始并且是在该行中开始的第一IP包，则所述头包括IP包在行中的何处开始的指示。如果多于一个的IP包在一行中开始，则从前面的IP包的头中包含的包长度信息计算每个后面的IP包的开始。每个IP包的头包含用于该特定IP包的CRC编码的16比特(两字节)的校验和。

提供到M/H接收机的后续阶段的IP信号包括多个业务映射表-移动/手持(SMT-MH)包，SMT-MH包发送用于包括在M/H信号发送中的每个Ensemble的各个SMT。这些SMT-MH包用于组织电子业务指南(ESG)，ESG被制作用于在观看屏幕上引导M/H接收机的用户选择要接收的子信道和该子信道的接收模式。在用户作出选择之后，存储的SMT-MH数据相应地调节M/H接收机的正常操作。每个SMT-MH包中包括有关于该SMT-MH包是重复用于Ensemble的先前的SMT-MH包还是更新先前的SMT-MH包的指示。SMT-MH包的重复被设计用于使得SMT-MH数据在额外程度上免受噪声破坏。

发明内容

发明者的发现之一是在两种类型的SMT-MH包之间存在内在区别。更新与IP包的处理相关的指令的第一类SMT-MH包提供与第一类SMT-MH包之后的IP包单独相关的指令。重复关于IP包的处理的指令的第二类SMT-MH包提供的指令不仅可应用于第二类SMT-MH包之后的IP包，还可应用于第二类SMT-MH包之前的IP包。发明者认识到，重复关于IP包的处理的指令的第二类SMT-MH包的特性对于在M/H接收机的M/H信号接收被中断之后重新开始操作可能是有价值的。

M/H接收机设计引发了关于如何处理在子信道选择改变之后、但是在SMT-MH数据被更新之前接收的IP包的思考。SMT-MH数据有时候可从多个子信道的这种数据源获得，特别有可能从不同无线频率的多个信道的子信道获得。另一种策略是使用在选择相同的子信道的先前时间存储的SMT-MH数据。然而，存在M/H接收机无法有效预测SMT-MH数据的情况，这样的接收条件是在此声明的本发明构思总体涉及的。特别考虑的接收条件是在子信道选择改变之后、而RS帧没有完成期间接收的SMT-MH数据的更新。一种可能的策略是：如果包含SMT-MH数据的IP包的CRC解码没有指示错误存在，则使用该SMT-MH数据。ATSC内的一些专家反对当子信道选择的做出太迟而不允许TRS字节纠错立即进行或几乎不能立即进行时将CRC解码没有发现错误的数据提供到M/H接收机的后续阶段。他们的顾虑在于由于CRC解码检测失败而损坏的SMT-MH数据会造成M/H接收机中某些类型的锁死情况。

在此声明的本发明构思的一方面在于通过简单的手段避免这样的情况，该手段防止没有经过TRS字节错误校正的SMT-MH数据更新SMT(SMT控制接收机操作)，至少到该SMT-MH数据可被稍后的经过了TRS字节错误校正的SMT-MH数据验证为止。然而，CRC解码器没有发现存在错误的其他IP数据仍可用于帮助填充FIFO缓存器。这可有助于减少M/H接收机的后续阶段等待用于操作的IP数据的几率。当经过了TRS字节错误校正的SMT-MH包变得可用时，可分析这些SMT-MH包中的每一个以确定是更新还是重复。

如果稍后的SMT-MH包包含其为更新的指示，则可做出决定用于IP数据的FIFO缓存器的未处理的先前的内容是否应与较早的SMT-MH包中的SMT-MH数据一起使用。可根据噪声引起的较早的SMT-MH包的损坏相似度来做出决定，或可对于先前的数据严格，先前的数据包括被剩下未处理并且如果一段时间之后继续保持未处理将被丢弃的较早的SMT-MH包。

期望稍后的SMT-MH包通常包含其为重复的指示并且该包中的稍后的SMT-MH数据确认较早的SMT-MH数据。在这种情况下，使用用于IP数据的FIFO缓存器的先前内容，SMT被更新。

然而，有可能稍后的SMT-MH包包含其为重复的指示，但是稍后的SMT-MH数据与较早的SMT-MH数据不同。在使用能够临时存储某些M/H帧的IP包的FIFO缓存器的设计中，仍可通过参考稍后的SMT-MH数据解决两组SMT-MH数据的选择。然而，这伴随着完成子信道选择的额外延迟。如果接收的M/H信号的信噪比(SNR)很低，则必须忍受这样的额外延迟。

在此声明的本发明构思的一方面在于对发送M/H数据的DTV发送器发送的传输参数信道(TPC)信令进行改变。该改变提供这样的信令：该信令是除了开始的两个子帧期间的后三个子帧期间提供的当前M/H帧的每个子帧的组的总数量。该改变可使得接收M/H信号的M/H接收机能够对在M/H接收机做出子信道选择改变的时间期间发送的RS帧的末尾部分的M/H数据进行解码。

在此声明的本发明构思的另一方面在于，如果当做出子信道改变时M/H帧已经开始从而不能执行TRS自己错误校正，则为接收M/H信号的M/H接收机的后续阶段提供没有被IP包的CRC解码发现存在错误的数据。在此声明的本发明构思的另一方面在于没有经过TRS字节错误校正的SMT-MH数据不被更新用于控制M/H接收机的操作的SMT。至少，在由经过了TRS字节错误校正的稍后的SMT-MH数据验证该SMT-MH数据之前不更新。

附图说明

图1是根据M/H标准的用于将DTV信号广播到M/H接收机的现有技术的发送器设备的示意图。

图2是可用作图1的发送器设备中的M/H帧编码器6的M/H帧编码器的一部分600的示意图。

图3是图1的DTV发送器设备中的块处理器的代表性实施例的示意图。

图4A和图4B都是示出传输参数信道(TPC)数据中的比特的语义的表，所述语义实现在此声明的发明构思的一方面。

图5示出根据在此声明的发明构思的示例性实施例的TPC数据的高级信令。

图6是可用作图1的发送器设备中的信令编码器9的信令编码器900的示意图。

图7A是示出图7B、图7C和图7D如何被组合的组装图，用于提供接收由图1的发送器设备无线发送的M/H发送的M/H接收机的示意图。

图8是示出图7A的M/H接收机的图7D部分中的SMT-MH处理器109的操作的流程图。

图9是可替换图7A的M/H接收机的图7C部分的可选接收机部分。

图10示出根据在此声明的发明构思的一方面的示例性实施例的图9的接收机部分中显示的旁通单元112的详细示意图，该旁通单元112用于在子信道被重新选择之后旁通TRS解码。

图11是示出根据本发明构思的一方面示例性实施例的在图7和图9两者中示出的RAM 97和RAM 99如何可由单个RAM 128替代的示意图。

图12是在当前优选M/H接收机设计中替代图7A的接收机的图7D部分的可选接收机部分。

图13是示出操作图12的接收机部分的SMT-MH处理器129、用于SMT-MH包的存储器130和缓存器107的一种方式的流程图。

图14是示出操作图12的接收机部分的SMT-MH处理器129、用于SMT-MH包的存储器130和缓存器107的另一种方式的流程图。

具体实施方式

将参照附图更详细地描述本发明构思的特定示例性实施例。

在以下描述中限定的内容(例如，具体的构造和元件)被提供用于帮助对于本发明构思的全面理解。因此，很明显，可不使用那些特别限定的内容执行示例性实施例。另外，由于已知的功能或构造会在不必要的细节上使本发明模糊，因此，不详细描述已知的功能或构造。

A/153规定的移动/手持(M/H)系统使用19.39Mbps ATSC 8-VSB发送的一部分提供M/H广播业务，而其余部分仍可用于高清晰度或多标准清晰度的TV业务。M/H系统是双传输流系统，该双传输流系统提供用于现有DTV业务的ATSC业务复用数据流和用于一个或更多M/H业务的M/H业务主业务复用数据流。

图1是使用M/H业务数据的串行级联卷积编码(SCCC)的用于将DTV信号广播到M/H接收机的现有技术发送设备1000的示意图。发送设备1000接收两组输入流：一组包括主业务数据的MPEG传输流(TS)包，另一组包括M/H业务数据。M/H业务数据在发射之前被封装在类似MPEG-2的TS包中，该类似MPEG-2的TS包已被称为“M/H封装包”或更简单的“MHE包”。这避免了中断旧有8-VSB接收机接收主业务数据。M/H业务数据可在诸如MPEG-2视频/音频或MPEG-4视频/音频的MEPG TS包中携带，但是ATSC内部的决定是由互联网协议(IP)包负载M/H业务数据。发送设备1000将主业务数据的MPEG TS包与M/H业务数据的IP TS包组合在一个MPEG包或类似MPEG的TS包的流内。随后，图1的发送设备将组合的用于发送的流处理为ATSC网格编码的8-VSB信号。图1中示出的M/H帧控制器设备1控制上述的操作。

参照图1，主业务复用数据流在该流的包被路由到包复用器3以与封装M/H业务数据的包(即，MHE包)进行时分复用之前，被提供给包计时和节目时钟参考(PCR)调整电路2。因为主业务复用数据与MHE包进行了时分复用，因此与没有M/H流存在的会出现的计时相比，必须对主业务流数据包的发射的时间进行改变。包计时和PCR调整电路2响应于从M/H帧控制器设备1提供给其的控制信号进行这些计时改变。在来自M/H帧控制器设备1的控制信号的引导下，包复用器3将主业务TS包与MHE包进行时分复用。发送设备1000包括M/H前置处理器4和M/H后置处理器5。

M/H前置处理器4的功能是将M/H业务数据重新排列到M/H数据结构中，通过附加的前向纠错(FEC)处理来增强M/H业务数据的稳健性，插入训练序列并接下来将处理的增强数据封装在MHE包内，从而产生副TS(即，MHE包)。M/H前置处理器4所执行的操作包括M/H帧编码、块处理、组格式化、包格式化和M/H信令编码。M/H帧控制器设备1将必要的传输参数提供给M/H与编码器4并控制包复用器3将主业务TS包与MHE包复用以组织M/H帧。

后置处理器5的功能是通过普通8-VSB编码来处理主业务数据和将预处理的M/H业务数据重新排列在组合的流中以保证与ATSC 8-VSB的向后兼容性。以与普通8-VSB发送完全相同的方式精确地处理组合的流中的主业务数据：随机化、里德-所罗门(RS)编码、卷积字节交织和网格编码。以与主业务数据不同的方式处理组合的流中的M/H业务数据，预处理的M/H业务数据旁通过数据随机化。对预处理的M/H业务数据进行非系统化RS编码，非系统化RS编码重新排列数据的字节。非系统化RS编码允许插入有规则的间隔的长训练序列而不中断旧有接收机。对预处理的M/H业务数据进行另外的操作以在包括于预处理M/H业务数据中的每个训练序列的开始时初始化修改的网格编码器14的存储器。

更具体地，数据的M/H业务复用流被提供给M/H前置处理器4以进行处理和后续的将M/H业务数据封装在MHE包的净荷场中。M/H包在它们的净荷场内的数据封装完成之后被提供给包复用器3。

更具体地，数据的M/H业务复用流被提供给M/H帧编码器6，M/H帧编码器6提供数据包的横向里德-所罗门(TRS)编码。还对数据包进行周期性循环冗余校验(CRC)编码以定位TRS编码中的字节错误。每个M/H帧包括TRS编码的一个或两个帧，TRS-CRC编码的每个帧中的数据被彼此独立地随机化且与主业务复用的数据被独立地随机化。图1指示根据本发明构思的在图2中显示的类型的M/H帧编码器6。

M/H帧编码器6被连接用于将M/H业务数据的包提供给块处理器7，作为输入其的信号。块处理器7包括用于在SCCC中使用的每种类型的单相位外卷积编码的编码器和用于每种类型的单相位外卷积编码数据的连续两比特四位字节的各后续交织器。

组格式化器8被连接用于从块处理器7接收交织的外卷积编码数据作为输入寻址信号。组格式化器8包括交织组格式组织器，组格式组织器像在ATSC数据交织器之后出现一样对组格式进行操作。交织组格式组织器将FEC编码的M/H业务数据从块处理器映射到组的相应的M/H块，添加预先确定的训练数据字节和数据字节以用于初始化修改的网格编码器15的存储器。交织组格式组织器插入用于MHE包的三字节头。交织组格式组织器还插入用于主业务数据和非系统化RS奇偶校验的占位字节。交织组格式组织器将一些哑字节(dummy bytes)添加到想要的组格式的完整构造中。交织组格式组织器组装一组的118个连续MHE包。这些MHE包中的一部分包括由块处理器7提供的交织的外卷积编码。这些MHE包中另外的一些包是存储在组格式化器8内的只读存储器中且以规定的间隔被插入该组内的规定的训练信号。这些MHE包中还有一些包由信令编码器9产生。

M/H发送系统具有由信令编码器9产生的两种信令信道。一种是传输参数信道(TPC)，另一种是快速信息信道(FIC)。TPC用于信号发送诸如各种FEC模式和M/H帧信息的M/H传输参数。FIC被提供以使得启动快速业务获取M/H接收机，并且FIC包含接收机的物理层和接收机的上层之间的跨层信息。在每个M/H组中发送TPC信令和FIC信令(即，每个8-VSB数据场中两次)，从其第17数据段和第173数据段开始。

在组格式化器8中，交织组格式组织器之后串联了字节解交织器，所述字节解交织器补充ATSC卷积字节交织器。组格式化器8被连接用于将字节解交织器的响应作为其输出信号，该输出信号作为输入信号施加到包格式化器10。最初，包格式化器10擦除由交织组格式组织器插入的主业务数据占位符和RS奇偶校验占位符，以用于组格式化器8中的字节解交织器的适当操作。包格式化器10在每个187-字节数据包之前插入MPEG TS同步字节作为数据包的前缀。包格式化器10将MPEG TS同步字节插入每个187字节数据包之前作为数据包的前缀。包格式化器10将每组封装118个M/H数据的TS包(即，MHE包)提供给包复用器3，包复用器3将MHE包与主业务TS包时分复用以构造M/H帧。

M/H帧控制器设备1以下面的方式控制包复用器3：当包复用器3安排了来自包格式化器10的118个MHE包时，37个包恰好处于313段的VSB数据场中的数据场同步(DFS)段之前，81个包恰好位于该DFS段之后。包复用器3重新产生排队的下一主业务TS包以代替MPEG空包，所述MPEG空包的净荷场中包含用于主业务数据的占位符字节。包复用器3被连接以将其重新产生的TS包提供给后置处理器5作为对后置处理器5的输入信号。

更具体地，包复用器3被连接以将其重新产生的TS包应用于条件数据随机化器11。条件数据随机化器11抑制188字节TS包的同步字节并根据现有的8-VSB实践将剩余数据随机化，但是这仅在TS包不是被封装的M/H业务数据的前提下进行。封装的M/H业务数据旁通过数据随机化。其它的剩余数据根据A/53附录D的第4.2.2章节被随机化。

系统化和非系统化(207，187)RS编码器被连接以接收条件数据随机化器11进行过条件数据随机化而重新产生的187字节包作为其输入信号。用于RS编码器12的RS奇偶校验生成器多项式和原始场生成器与A/53附录D的图5规定的用于(207，187)RS编码的RS奇偶校验生成器多项式和原始场生成器相同。当RS编码器12接收到主业务数据包时，RS编码器12执行在A/53附录D的第4.2.3章节规定的系统化RS编码处理，将二十字节的RS奇偶校验数据附加到187字节包的末尾。当RS编码器12接收到MHE包时，RS编码器12执行非系统化RS编码处理。从非系统化RS编码处理获得的二十字节的RS奇偶校验数据被插入MHE包内的规定的奇偶校验字节位置。

卷积字节交织器13被连接用于接收RS编码器12产生的207字节的RS码字作为其输入信号。字节交织器13通常是在A/53附录D的第4.2.4章节中说明的类型。字节交织器13被连接用于将字节交织的207字节RS码字经由RS奇偶校验替换器14提供给修改的网格编码器15。修改的网格编码器15的基本的网格编码操作与A/53附录D的第4.2.4章节中说明的操作相似。网格编码器15将来自字节交织器13的字节单位的数据转换为符号单元，并根据2007年的A53第二部分(A/53-Part-2-2007)的主业务网格编码的第6.4.1.4章节执行12相位的网格编码处理。为了让网格编码器15的输出数据包括预先定义的已知训练数据，需要对网格编码器15中的存储器进行初始化。该初始化非常可能造成在网格初始化之前由RS编码器12计算的RS奇偶校验数据出错。RS奇偶校验数据必须被替换以保证与旧有DTV接收机的后向兼容性。因此，网格编码器被连接用于将改变的初始化字节提供给非系统化RS编码器16，非系统化RS编码器10重新计算受影响的MHE包的RS奇偶校验。非系统化RS编码器16被连接用于将重新计算的RS奇偶校验字节提供给RS奇偶校验替换器14，在原始的RS奇偶校验字节可被提供给修改的网格编码器15之前，RS奇偶校验替换器14用重新计算的RS奇偶校验字节替换原始的RS奇偶校验字节。也就是说，RS奇偶校验替换器14将字节交织器13的输出重新产生作为其输出信号的每个包的数据字节，而将非系统化RS编码器16的输出重新产生作为其输出信号中的每个包的RS奇偶校验。RS奇偶校验替换器14被连接用于将其输出信号中得到的包提供给修改的网格编码器15作为修改的网格编码器15的输入信号。

同步复用器17被连接用于接收修改的网格编码器15所产生的2/3网格编码的数据作为其两个输入信号中的第一个输入信号。同步复用器17被连接用于从同步信号的生成器18接收同步复用器17的第二输入信号，所述同步信号包括数据段同步(DSS)信号和数据场同步(DFS)信号。DSS信号和DFS信号被根据惯例在同步复用器17与2/3网格编码的数据进行时分复用，被提供给导频插入器19作为其输入信号。导频插入器19将直接分量偏移引入输入信号，以便在抑制的中频(IF)载波的后续平衡调制期间产生导频载波。来自导频插入器19的输出信号是调制信号，该调制信号可选地在被作为输入信号提供给8-VSB激励器21以调制抑制的IF载波之前通过前置均衡滤波器20。8-VSB激励器21被连接用于将抑制的IF载波提供给射频(RF)上变换器22以向上转换频率到位于广播信道内。上变换器22还放大应用于广播天线23的RF信号的功率。

图2是根据本发明构思的示例性实施例的M/H帧编码器600的示意图。M/H帧编码器600可以是从图1所示的发送设备1000的M/H帧编码器6的改进型。M/H帧编码器600包括选择器25，选择器25被连接用于选择性重新产生部分的IP M/H业务复用信号以应用于M/H数据随机化器26作为M/H数据随机化器26的输入信号。M/H数据随机化器26将IP M/H业务复用信号的这些重新产生的部分与规定的伪随机二进制序列(PRBS)进行异或，从而产生作为写输入信号被提供给随机存取存储器(RAM)27的随机化的IP信号。RAM 27可具有187行存储位置，每行能够存储数量F的8比特字节。RAM 27作为矩阵类型的块交织器工作，其中，187字节的列被读取到编码器28，编码器28响应于读取到其的各列的187字节产生各个(235，187)RS码字。也就是说，RAM 27被逐行写入IP包的连续字节。当RAM 27中的存储位置的写或复写已经完成时，这些字节随后被逐列读取到编码器28。编码器28被连接用于将其产生的(235，187)RS码字写入RAM 29，RAM 29作为矩阵类型的块解交织器工作。图2示出RAM 29具有235行的存储位置，每行能够存储数量F的8比特字节。编码器28产生的连续(235，187)RS码字的字节被逐列写入RAM 29。当RAM 29中的存储位置的写或复写已经完成时，这些字节随后被逐行读取到CRC编码器30。CRC编码器30将两字节的CRC奇偶校验附加到从RAM 29的各行读取的每组块(chunk)的字节的末尾，从而产生各个CRC码字。CRC编码器30被连接用于将其产生的CRC码字写入用于CRC码字的FIFO缓存器31。FIFO缓存器31被连接用于将这些CRC码字提供给条件存取输出总线32到如图1所示的发送设备1000的块处理器7。

M/H帧编码器600包括选择器30，选择器30被连接用于选择性重新产生部分的IP M/H业务复用信号以应用于M/H数据随机化器34作为其输入信号。M/H数据随机化器34将这些重新产生的部分的IP M/H业务复用信号与规定的PRBS进行异或，以产生作为写输入信号提供给RAM 35的随机化的IP信号。图2示出RAM 35具有187行的存储位置，每行能够存储数量F的八比特字节。RAM 35作为矩阵类型的块交织器工作，其中，187字节的列被读取到编码器36，编码器36响应于读取到其的187字节的每列产生各个(223，187)RS码字。也就是说，RAM 35被逐行写入IP包的连续字节。当RAM35中的存储位置的写或复写已经完成时，这些字节随后被逐列读取到编码器36。编码器36被连接用于将其产生的(223，187)RS码字写入RAM 37，RAM 37作为矩阵类型的块解交织器工作。图2示出RAM 37具有223行的存储位置，每行能够存储数量F的8比特字节。编码器36产生的连续(223，187)RS码字的字节被逐列写入RAM 37。当RAM 37中的存储位置的写或复写已经完成时，这些字节随后被逐行读取到CRC编码器38。CRC编码器38将两字节的CRC奇偶校验附加到从RAM 37的各行读取的每组块的字节的末尾，从而产生各个CRC码字。CRC编码器38被连接用于将其产生的CRC码字写入用于CRC码字的FIFO缓存器39。FIFO缓存器39被连接用于将这些CRC码字提供给条件存取输出总线32。

M/H帧编码器600包括选择器40，选择器40被连接用于选择性重新产生部分的IP M/H业务复用信号以应用于M/H数据随机化器41作为其输入信号。M/H数据随机化器41将这些重新产生的部分的IP M/H业务复用信号与规定的PRBS进行异或，以产生作为写输入信号提供给随机存取存储器42的随机化的IP信号。图2示出RAM 42具有187行的存储位置，每行能够存储数量F的八比特字节。RAM 42作为矩阵类型的块交织器工作，其中，187字节的列被读取到编码器43，编码器43响应于读取到其的187字节的每列产生各个(211，187)RS码字。也就是说，RAM 42被逐行写入IP包的连续字节。当RAM 42中的存储位置的写或复写已经完成时，这些字节随后被逐列读取到编码器43。编码器43被连接用于将其产生的(211，187)RS码字写入RAM44，RAM 44作为矩阵类型的块解交织器工作。图2示出RAM 44具有211行的存储位置，每行能够存储数量F的8比特字节。编码器43产生的连续(211，187)RS码字的字节被逐列写入RAM 44。当RAM 44中的存储位置的写或复写已经完成时，这些字节随后被逐行读取到CRC编码器45。CRC编码器45将两字节的CRC奇偶校验附加到从RAM 44的各行读取的每组块的字节的末尾，从而产生各个CRC码字。CRC编码器45被连接用于将其产生的CRC码字写入用于CRC码字的FIFO缓存器46。FIFO缓存器346被连接用于将这些CRC码字提供给条件存取输出总线32。

图3是根据本发明构思的示例性实施例的块处理器700的示意图。块处理器700可以是如图1所示的发送设备1000的块处理器7的改进型。M/H帧编码器600的输出总线32被连接用于将其输出信号以八比特字节格式作为输入信号提供给字节到串行比特格式转换器47。格式转换器47被连接用于将M/H帧编码器600的输出信号(已被转换为串行比特格式)提供给块处理器700的串行比特输入总线48。输入总线48被连接用于将M/H帧编码器600的输出(已被转换为串行比特格式)传送到编码器49、50和51分别作为它们的输入信号。图3中示出的编码器49、50和51分别执行二分一比率的外卷积编码、三分之一比率的外卷积编码和四分之一比率的外卷积编码。图3示出用于每次选择性地启动三个编码器49、50和51中的一个的设备52。如果编码器49、50和51具有分离的物理结构，则用于选择性启动操作的设备52例如可将工作电力仅提供给三个编码器49、50和51中被选择的一个。在实践中，编码器49、50和51可如标题为“MPH Physical Layer TechnicalDisclosure”的上面引用的文档中描述的共用元件。在这样的情况下，设备52可包括用于选择具有期望的比率的外卷积编码的复用器。图3示出编码器49、50和51被连接用于将串行的两比特符号提供给串行两比特符号输出总线53，以随后应用于符号交织器的存储体(bank)54。选择器55被连接用于将符号交织器之一的输出提供给字节组成器56，字节组成器56将选择的符号交织器的输出转换为八比特字节，所述八比特字节应用于图1的发送设备1000的组格式化器8作为其输入信号之一。

图4A和图4B是示出发送参数信道(TPC)数据中的语义的比特的表，所述语义与2009年9月的A/153中的规定对应。在每组发送的TPC数据中存在80比特，这80比特根据它们的发送顺序由编号指示。图4A和图4B中示出的语义使用作为最初提出的M/H标准的TPC数据中的“保留”比特的比特50-80。比特1-49发送的参数与最初提出的M/H标准中规定的TPC数据的比特1-49所发送的参数对应。由比特1-3指定的子帧编号(sub-Frame_number)和由比特4-7指定的时隙编号(Slot number)都是分别增加的计数的值，这使得子帧编号和时隙编号比它们作为单独的参数的情况更可靠地被接收。由比特8-14指定的Parade-id和由比特22-24指定的prader_repetion_cycle_minus_1在M/H帧期间不改变各自的值并在属于该Parade的若干M/H组中的每个中被发送。相同Parade-id和相同Parade-repetition_cycle_minus_1的重复发送使得它们中的每一个比仅被发送一次的情况更可靠地被接收。由比特15-21、25-40和50-54指定的用于每个Parade的参数在每个M/H帧的五个连续子帧期间不改变值，并在属于Parade的所有组中被重复地发送，这使得它们比作为单独的参数更可靠地被接收。所述五个连续的M/H子帧中的前三个在连续的M/H帧中的一个结束，所述五个连续的M/H子帧中的后两个从下一M/H帧开始。

在最初提出的M/H标准中，某些TPC参数被预先用信号发送并以与图4A和图4B的表中描述的TPC数据比特的语义相似地被信号发送。在M/H帧的最初的两个子帧期间，由比特15-18指定的starting_Group_number(SGN)、由比特19-21指定的number_of_Groups(NoG)、由比特22-40指定的FEC模式和由比特50-54所指定的total_number_of_Groups(TNoG)具有与当前M/H帧相应的值。然而，在M/H帧的后三个子帧期间，它们的值对应于后续的M/H帧。因此，由比特15-21、25-40和50-54指定的用于每个Parade的参数在五个连续子帧期间不改变值，并在属于Parade的所有组中被重复地发送。这使得这些参数比仅被发送一次更可靠地被接收。

子帧中的TNoG在M/H帧中的全部五个子帧中保持一致。解交织器的FIC信令的操作需要得知TNoG。例如，可通过对子帧中的M/H组的数量进行计数，通过检测每个M/H组包括的训练信号来检测M/H组的出现来计算TNoG。然而，如果在TPC数据中指定了TNoG则接收机构造更简单。在2008年7月中旬，关于TPC数据规范对最初提出的M/H标准进行了修改，从而使比特50-54将指定TNoG。每个连续的M/H帧的最初的子帧#0和#1中的TPC数据的比特50-54指定当前正被发送的M/H帧的TNoG。每个连续的M/H帧的最后的子帧#2、#3和#4中的TPC数据的比特50-54指定接下来将被发送的M/H帧的TNoG。在2009年9月公开的A/153中继续以这种方式指定比特50-54。

在2009年，发明者提出每个M/H帧的最后的子帧#2、#3和#4的每个中的TPC数据的比特55-59也指定当前正被发送的M/H帧的TNoG。在M/H帧的五个子帧中的每一个中正被发送的M/H帧的信令TNoG对M/H信号的接收机有益。在将被接收的RF信道的选择改变之后容易发生这样的情况：仅M/H帧的后三个子帧被成功接收，在这样的情况下，上述的信令便于M/H接收机中的解交织器进行FIC信令的操作。这可增加成功接收关于下一M/H帧的FIC组块被尽快实现的可能性，这可允许更快速地获得重新调谐的RF信号的接收或重新获得由于信号长度的丢失而中断的RF信号的接收。该提议被ATSC ad hoc组中的其余成员接受并被引入2009年9月公布的A/153。发明者还提出，每个M/H帧的最初的子帧#0和#1中的每一个的TPC数据的比特55-59指定前一M/H帧或下一M/H帧的TNoG。这些提议由于不必要而被ATSC ad hoc组中的其余成员拒绝，这些提议也没有被引入A/153。

ATSC做出决议使用TPC数据的最后五个比特来信令发送正在使用的数据的版本。比特76和77信号发送M/H标准中使用的TPC数据的主要改变，所述主要改变使得设计用于接收根据M/H标准的较早版本制作的传输流的接收机无法解密TPC数据。比特78、79和80信号发送M/H标准中使用的TPC数据的次要改变，所述次要改变留下部分的TPC数据，该部分的TPC数据对于设计用于接收根据M/H标准的较早版本制作的传输流是可解密的。在A/153的初始版本，比特78、79和80都是一(ONE)，当ATSC采纳了对于TPC数据版本的第一次修改时，它们都变为零(ZERO)。在A/153的最初版本中，比特76和77都是一，当ATSC采纳了对于TPC数据版本的最初的主要改变时，它们都变为零。

图6示出如何发送在图4A和图4B的表中指定的TPC数据参数。图5示出根据本发明构思的示例性实施例的TPC数据的高级信令。优选但不是必须的，FIC数据的信令是优先的，从而在稍后的M/H帧的子帧正被接收期间，FIC数据应用于后续的M/H帧。

图6是根据本发明构思的示例性实施例的信令编码器900的示意图。信令编码器900可以是从图1所示的发送设备1000的信令编码器9的改进型。信令编码器900包括用于TPC数据的(18，10)RS编码器的编码器57和用于FIC数据的(51，37)RS编码器的编码器58。编码器58在每组对37字节进行编码并被连接用于将得到的51字节的RS编码的FIC数据提供给矩阵类型的块交织器59。时分复用器60被连接用于将交织的51字节的RS编码的FIC数据的输出在复用器60的第一输入端口提供，并将接收自编码器57的18字节的RS码字在复用器60的第二输入提供。复用器60被连接用于将其输出提供给信令随机化器61。信令随机化器61被连接用于将其输出提供给四分之一比率PCCC编码器62作为输入信号，PCCC编码器62被顺序连接用于将其产生的四分之一比率的并行链接卷积编码(PCCC)提供给图1的发送设备的组格式化器8。

图7A是显示如何将图7B、图7C和图7D组合以提供用于接收从图1的发送设备无线发送的M/H传输流的M/H接收机2000的示意图的组合图。图7B、图7C和图7D示出根据本发明构思的示例性实施例的M/H接收机2000的各部分。M/H接收机2000的图7B部分包括：VSB幅度调制(AM)DTV接收机前端63，用于选择要接收的RF DTV信号，将选择的RF DTV信号转换为中频(IF)DTV信号，并放大IF DTV信号。模拟到数字(A/D)转换器64被连接用于对从VSB AM DTV接收机前端63提供的放大的IF DTV信号进行数字化。VSB AM解调器65被连接用于对数字化的IF DTV信号进行解调以产生数字化的基带DTV信号。VSB AM DTV接收机前端63、A/D转换器64和VSB AM解调器65的组合接收选择的8-VSB信号(该8-VSB信号以各频率信道内的RF载波的8-VSB调制发送)并将其转换为基带信号的数字采样。这些基带信号的数字采样被提供给均衡滤波单元66进行信道响应的均衡并抑制对于国家电视系统委员会(NTSC)信号的同信道干扰。同步信号提取单元67被连接用于接收均衡滤波单元66的输出。响应于DFS信号，同步信号提取单元67检测数据帧和场的开始。响应于DSS信号，同步信号提取单元67检测数据段的开始。图7A的M/H接收机2000使用DSS和DFS信号以与在现有技术的DTV接收机中使用方式的相似方式控制自己的操作。图7B、图7C和图7D可以不明确地示出影响这些操作的排列。

用于检测辅助传输的类型的检测器68对包含在DFS信号的保留部分的最后部分中的八比特序列进行响应，所述DFS信号由同步信号提取单元67分离。检测器68被连接用于向turbo码解码控制单元69指示辅助传输的类型，turbo码解码控制单元69控制图7A的M/H接收机2000中的turbo解码。检测器68检测的辅助传输的类型可以是：使检测器68条件适用于从DFS信号的保留部分的最初部分提取关于辅助传输的进一步信息，所述DFS信号由同步信号提取单元67分离。检测器68被连接用于将所述进一步信息提供给turbo码解码控制单元69。Turbo码解码控制单元69到涉及SCCC’d信号解码的元件的连接的大部分没有在图7B、图7C和图7D中明确示出，这是为了使这些图不至于过于混乱而难以理解。

M/H接收机2000的图7B部分包括：12相位的网格解码器70，被连接用于从均衡滤波单元66接收输出信号。12相位网格解码器70被连接用于将网格解码的结果提供给卷积字节解交织器71。卷积字节解交织器71逐字节地提供这些解交织的结果，以产生从卷积字节解交织器71提供的解交织的(207，187)RS FEC码字的RS解码器72的输入信号。卷积字节解交织器71执行的解交织对A/53附录D第4.2.4章节规定的卷积字节交织进行取补。优选但不必要地，解交织的(207，187)RS FEC码字伴随有软判决信息，RS解码器72是能够使用软判决信息提高网格解码器70和RS解码器72的整体性能的类型。RS解码器72被连接用于将随机化的硬判决数据的包提供给数据去随机化器73，去随机化器73将随机化的硬判决数据的比特与A/53附录D第4.2.2章节规定的PRBS的合适部分进行异或，以产生第一TS。第一TS被形成在由去随机化的重要数据(principal data)的MPEG-2兼容包的部分中。根据目前的RS解码器72的能力，RS解码器72校正其提供给数据去随机化器73的硬判决187字节随机化的数据包。数据去随机化器73的输出信号重新产生主业务复用TS。

M/H接收机2000的图7B部分包括：PCCC门电路(gate)74，被连接用于提取每个M/H组内的PCCC’d信号并重新产生PCCC’d信号以作为输入信号应用于四分之一比率解码器75来进行四分之一比率PCCC解码。四分之一比率解码器75重新产生经过四分之一PCCC解码的随机化的信号(可能有一些错误)，并被连接用于将随机化的信号作为输入信号提供给信令去随机化器76。TPC码门电路77被连接用于从自信令去随机化器76输出的去随机化的信号提取TPC码内容，并重新产生TPC码内容以作为输入信号应用于RS解码器78进行(18，10)RS编码。解码器78恢复TPC信息并被连接用于将TPC信息提供给turbo码解码控制单元69和图7A的M/H接收机2000的更后面的部分或其他部分。如果当前的TPC信息在每个M/H组中被发送，则turbo码解码控制单元69能够响应于该TPC信息，控制选择外卷积解码的类型为用于M/H组的SCCC的部分。Turbo码解码控制单元69还能够指定RS帧的外观结构将包含通过对M/H组进行turbo解码而恢复的M/H数据或者所述M/H数据的一部分。

M/H接收机2000的图7B部分包括：FIC码门电路79，被连接用于从自信令去随机化器76输出的去随机化的信号提取字节交织的FIC码，并用于重新产生提取的内容作为写输入信号应用于随机存取存储器80，随机存取存储器80作为(51，37)里德-所罗门编码的FIC信号的块交织段的(TNoGx51)块解交织器工作。(TNoG x 51)块解交织器是矩阵类型，对图3的块处理器700的符号交织器的存储体54之一组成的块交织进行取补。RAM 80的双端口构造优选的是经过随机存取端口写入寻址的存储位置并经由串行输出端口进行读取。RAM 80被连接用于将读取的解交织的FIC码输出作为输入信号提供给RS解码器81以进行(51，37)RS解码。解码器81恢复FIC信息并被连接用于将FIC信息提供给FIC组块处理单元82，FIC组块处理单元82对在M/H帧期间重复发送的FIC信息进行编译以应用于图7A的M/H接收机的后面的部分或其他部分。编译包括FIC组块的解析，FIC组块中的一部分被修改为跨越多于M/H帧的一个子帧，并对重复发送的FIC组块进行代码组合。(图7D示出FIC信息，FIC信息从FIC组块处理单元82被提供到SMT-MH处理器109以在业务映射数据的产生期间与SMT-MH信息集成，业务映射数据被写入存储器110以在其中进行临时存储)。

图7B示出M/H子帧编号的提取器83，被连接用于接收从用于(18，10)RS编码的解码器78提供的TPC信号的输出信号作为提取器83的输入信号。M/H子帧编号的提取器83还被连接用于为FIC-组块处理单元82提供提取器83从TPC信号提取的M/H子帧编号。FIC-组块处理单元82使用M/H子帧编号来帮助解析FIC组块。

图7B还示出了TNoG提取器84，被连接用于接收从解码器78提供的TPC信号的输出信号作为提取器84的输入信号。TNoG提取器84具有从每个M/H组中的各个TPC信号提取current_TNoG_minus_1信息的能力。也就是说，可从M/H帧的后三个子帧之一中发送的每个M/H组提取current_TNoG_minus_1信息以及next_TNoG_minus_1信息。TNoG提取器84对TNoG_minus_1信息进行代码组合并对代码组合的结果加一以产生TNoG信息，所述TNoG信息应用于读/写控制单元85作为其控制输入信号。读/写控制单元85包括用于RAM 80的写地址生成器和读地址生成器，这些地址生成器操作RAM 80作为(51，37)RS编码的FIC信号的块交织的段的(TNoG x 51)块解交织器。TNoG提取器84提供的作为读/写控制单元85的控制输入信号的TNoG信息确定通过RAM 80的随机存取端口写入RAM 80中的各个列寻址的字节存储位置的FIC段(或者51字节的RS码字)的数量。字节被临时存储在RAM 80中的列寻址的字节存储位置，以便随后通过RAM 80的串行输出端口进行后续行寻址的读出。

M/H接收机2000的图7C部分包括另一12相位网格解码器86，被连接用于从图7B的均衡滤波单元66接收输出。网格解码器86还被连接作为turbo解码环路中的软输入软输出(SISO)内解码器，所述turbo解码环路包括位于SISO解码器的存储体(bank)87内的用于进行外卷积码的SISO外解码器。网格解码器86和SISO解码器的存储体87中被选择用于外卷积码的一个与SCCC解码器设备中的部件88-92连接在一起，所述SCCC解码器设备用于响应基带信号的数字采样，基带信号包括IP数据包的SCCC描述。SCCC解码器设备在其响应中重新产生数据随机化的IP数据包的段，数据随机化的IP数据包中的一些是数据随机化的SMT-MH包。在此SCCC解码器设备中执行的turbo解码过程通常包括反复对SCCC的内卷积码和外卷积码进行解码。网格解码器86用于对SCCC的内卷积码进行解码，SISO外解码器的存储体87中被选择的一个用于对SCCC的外卷积码进行解码。SISO外解码器的存储体87包括用于二分之一比率、三分之一比率和四分之一外卷积编码的解码器。通过经由图7A和图7B没有明显示出的连接从turbo码解码控制单元69接收的控制信号，使这些解码器中仅被选择的一个适合于当前的解码。网格解码器86包括用于存储均衡滤波单元66的输出的存储器，均衡滤波单元66通过外部信息进行更新。网格解码器86和存储体87中的解码器的解码操作在时间上错开。网格解码器86和存储体87中的解码器可以是使用用于估计网格编码的软输出Viterbi算法(SOVA)的类型，优选但不必须地，是使用用于进行这样的估计的对数最大后验概率算法(logarithmic maximum a posteriorialgorithm)的类型。在任何情况下，网格解码器86和存储体87中的解码器都包括用于临时存储它们分别产生的软判决的各自的存储器。

图7C的外编码输入/输出(I/O)接口88被连接用于对网格解码器86中用于临时存储软判决的存储器中被选择的部分进行存取，网格解码器86包含与SCCC的交织外卷积编码相关的软判决。外编码I/O接口88包括存储器地址生成器，存储器地址生成器的操作由turbo码解码控制单元69控制。响应于turbo码解码控制单元69的控制，外编码I/O接口88从网格解码器86的存储器将与重新产生的SCCC的交织外卷积编码有关的软判决经由I/O接口88读取到关于两比特符号(或比特)的判决的解交织器89的输入端口。这些软判决还被提供给处理器90的第一输入端口以便确定将被反馈用于turbo解码过程的交织外部信息。这些软判决被临时存储在处理器90中以便稍后与关于两比特符号(或比特)的判决的交织器91的输出进行比较，交织器91的输出被提供到处理器90的第二输入端口。

解交织器89被连接用于对SCCC的交织的外卷积编码进行解交织并将与解交织的外卷积编码相关的软判决提供给SISO外解码器的存储体87中被选择的一个。SISO外解码器的存储体87中被选择的一个被连接用于将涉及其解码结果的软判决提供给两比特符号(或比特)交织器91，交织器91与解交织器89互补。处理器90将来自交织器91的交织的解码结果与来自网格解码器86的临时存储的结果进行比较，以产生外部信息。外部信息通过外编码I/O接口88被反馈以更新均衡滤波单元66的输出，均衡滤波单元66的输出被临时存储在网格解码器86的存储器中被选择的部分，网格解码器86保持正被turbo解码的组或组的一部分。

M/H接收机2000的图7C部分包括SISO外解码器的存储体87，存储体87被连接用于将软判决提供给硬判决接口92，硬判决接口92响应于提供的软判决产生硬判决。硬判决接口92被连接用于将其输出提供给八比特字节组成器93，组成器93将来自硬判决单元92的比特组成八比特字节。将用于重新产生RS帧的这些八比特字节的行被提供给用于CRC编码的解码器94和字节组织FIFO存储器95。在解码器94产生的八比特字节的每行的末尾，一比特指示其是否发现该行可能包含错误。FIFO存储器95将其接收的每行八比特字节延迟一行间隔来重新产生八比特字节，并将这八比特字节提供给九比特扩展字节组成器96。扩展字节组成器96将指示解码器94是否发现行可能包含错误的比特附加到每个(八)8比特字节。

得到的九比特扩展字节被逐行写入RAM 97中的扩展字节存储位置的各行，RAM 97工作用于执行作为TRS解码程序的第一步的矩阵类型的块解交织过程。RAM 97随后每次被读取一列的九比特扩展字节到解码器的存储体98中被选择的一个，解码器的存储体98分别用于(235，187)、(223，187)和(211，187)编码。响应于从TPC提取的信息，由turbo码解码控制单元69选择适当的解码器。伴随TRS编码的八比特字节的扩展比特用于帮助定位TRS编码的字节错误。这允许使用能够比必须定位字节错误并校正字节错误的算法校正更多字节错误的RS算法。已经被存储体98的解码器中被选择的一个尽可能校正的八比特数据字节被逐列写入RAM 99的字节存储位置的各列。RAM 99工作用于在TRS解码程序的以后的步骤中执行数据的矩阵类型的块再交织过程。在TRS解码程序的最后一步，RAM 99中的字节存储位置被逐行读取到图7D所示的M/H数据随机化器100。

TRS编码可校正接收信号强度在数百毫秒时间段内的回落(drop-out)。只要接收的信号强度没有回落，TRS编码使得TS包立即可用。在RS帧存储中的字节的行的CRC校验可定位受接收的信号强度的回落影响的行，从而使得给定字长的RS码校正字节错误的能力增倍。在开发现有技术的M/H系统时，在TS中使用MPEG-2包，行的末尾的CRC校验和用于验证RS帧中的字节行中的TS包。在M/H标准中将使用IP TS而不是MPEG-2TS作为TS。当使用IP时，行的末尾的CRC校验和不用于验证TS包。

TRS编码主要用于当移动接收机在包含接收信号强度的回落的路线中行进时起到作用。TRS编码不会对处于低接收信号强度区域的固定的接收机提供很多益处。在设计为主要固定使用的接收机(例如，膝上型接收机)中可省略TRS解码。如图7C的底部右侧的标号所示，在设计为主要用于固定使用的接收机中可省略部件93、94、95、96、97、98和99。从硬判决单元92提供的随机化的数据随后被直接应用于M/H去随机化器100作为其输入数据。省略了部件93、94、95、96、97、98和99消除了与这些部件相关联的潜在的延迟，这将加快重新选择的子信道的获取时间。

M/H接收机2000的图7D部分包括M/H数据去随机化器100，M/H数据去随机化器100通过将数据字节的内容与规定的PRBS进行异或来对数据字节的内容去随机化。M/H数据去随机化器100被连接用于将去随机化的M/H数据的字节以及伴随它们的扩展比特提供给IP包解析单元101，IP包解析单元101用于将数据流解析为IP包。IP包解析单元101响应于在RS帧中的IP数据的每行的开始时分别发送的两字节行的头执行解析。行的头指示IP包的最早开始在RS帧内的IP数据字节的行中的出现之处。如果短IP包被完全包含在RS帧的一行之内，则IP包解析单元101从包含在RS帧的相同行内的较早的IP包中的包长度信息计算后续的IP包的开始。

IP包解析单元101被连接用于将IP包提供给用于IP包的CRC编码的解码器102，所述IP包是使用用户数据报协议(UDP)的UDP/IP数据报。每个IP包包含用于该UDP/IP数据报的CRC编码的两字节16比特的校验和。解码器102被构造用于为其重新产生的每个IP包加前缀比特，前缀比特指示在该IP包中是否检测到错误。解码器102被连接用于将添加过这样的前缀的这些IP包提供给“已知的”SMT-MH地址的检测器103和延迟单元104。延迟单元104将提供给选择器105的IP包延迟以区别SMT-MH包和其他IP包。延迟单元104提供等于IP包前缀的时间长度和一部分IP包头间隔的延迟。该延迟对于检测器103确定是否检测到“已知的”SMT-MH地址来说足够长。

如果检测器103没有在IP包中检测到“已知的”SMT-MH地址，则检测器103的输出使选择器105重新产生IP包以应用于包分类器106作为其输入信号。包分类器106分类选出前缀没有指示CRC编码错误的IP包以便将所述IP包写入IP包的缓存器107。当写入缓存器107时，指示在IP包的各个字节中是否存在CRC编码错误的每个IP包之前的开始前缀比特被忽略。缓存器107至少临时存储确定为没有包含CRC编码错误的这些IP包，这些IP包有可能将来被读取到图7A的M/H接收机2000的后续阶段108。

如果检测器103在IP包中没有检测到“已知的”SMT-MH地址，则将该包确定为SMT-MH包，检测器103的输出使选择器105重新产生SMT-MH包以应用于SMT-MH处理器109，SMT-MH处理器109具有产生M/H接收机2000的后续阶段108的控制信号的能力。M/H接收机2000的图7D部分包括SMT-MH处理器109，被连接用于从图7B所示的FIC组块处理单元82接收FIC信息。SMT-MH处理器109在产生业务映射数据期间将此FIC信息与来自SMT-MH包的信息结合。SMT-MH处理器109将具有没有指示包中的错误的比特前缀的SMT-MH包中继到用户接口110，用户接口110包括电子业务指南(ESG)和用于在M/H接收机200的观察屏幕(未显示)上选择性地显示ESG的设备。用户会选择他或她期望得到的M/H业务，用户接口将该选择的指示发送到SMT-MH处理器109。SMT-MH处理器109响应于来自FIC组块处理单元82的每FIC信息的指示，确定将被用于SCCC的turbo解码设备解码的信息群。SMT-MH处理器109被连接用于命令turbo码解码控制单元69控制选择的M/H组中的SCCC的解码，M/H组的选择是根据将在SMT-MH处理器109中进行解码的确定的信息群而做出的。SMT-MH处理器109产生的业务映射数据被写入用于临时存储的存储器111并随后被应用于缓存器107和M/H接收机2000的后续阶段108。

图8是示出图7D示出的SMT-MH处理器109、用于SMT-MH信号的串行存储器和缓存器107的操作的流程图。以下解释假设每个SMT-MH信号包括一比特，指示该信号是前一个SMT-MH信号的重复还是与前一个SMT-MH信号在某些方面有区别更新。然而，在2009年9月公布的A/153第三部分规定的SMT-MH信号缺少该比特。以下解释还假设与其刚好之前的SMT-MH信号有区别的SMT-MH信号将被立即应用于后续的IP包。这种模式的操作与2009年9月公布的A/153第三部分规定的操作有分歧。

在步骤120进入SMT-MH处理器109之后，在步骤121，来自选择器105的每个无错的SMT-MH包被中继至用户接口107以在ESG中被使用。进入SMT-MH处理器109的步骤120之后还有步骤122和123之一，步骤122和123用于分析SMT-MH包的头以确定该SMT-MH包是作为前一SMT-MH包的重复还是作为更新的SMT-MH包被发送。

在步骤122，对从选择器105提供到SMT-MH处理器109的任意错误的SMT-MH包的头进行分析。进行该分析以确定SMT-MH包是作为前一SMT-MH包的重复还是更新的SMT-MH包被发送，并临时存储确定的结果。该确定的结果可决定根据稍后的重复的SMT-MH包的回处理(back processing)可被扩展到什么程度的参考时间，而不存在根据不适当的SMT进行处理的风险。图8显示步骤122包括错误SMT-MH包的临时存储，但是如果不再对该包进行进一步使用，则临时存储既不是必要的也不是值得的。例如，将错误的SMT-MH包存储一段时间对于M/H接收机决定何时采取步骤125的可选过程更好可能是有用的。在实施稍后的步骤125的一种方式中，当没有无错的SMT可用时使用错误的SMT执行处理。当接收条件受到噪声影响时，将作为相同重复发送的多个连续的SMT-MH包进行编码组合对于恢复无错SMT-MH包是有用的。

在步骤123，对从选择器105提供到SMT-MH处理器109的任意无错SMT-MH包的头进行分析。进行该分析以确定SMT-MH包是作为前一SMT-MH包的重复还是更新的SMT-MH包被发送。在示例性实施例中，通过比较两个包来确认当前SMT-MH包是前一SMT-MH包的重复。确定的结果被临时存储。因此，这就是将被用于引导M/H接收机的后续操作的无错SMT-MH包。

在步骤124，如果从选择器105提供到SMT-MH处理器109的当前的无错SMT-MH包是重复的，则该SMT-MH包用于处理或继续处理存储在缓存器107中的较早的IP数据包，所述较早的IP数据包没有位于作为更新的前一SMT-MH包之前。然而，如果作为重复的当前无错SMT-MH包是在改变子信道选择之后接收的第一无错SMT-MH包，则在步骤124，SMT-MH处理能够对改变子信道选择之后接收的部分RS帧中接收的IP包中的至少一部分(如果不是全部)进行处理。步骤124能够对扩展回到作为更新的前一SMT-MH包的先前接收的IP包进行处理，但是该处理被推迟直到后续的步骤125的SMT-MH处理完成。

在步骤125，扩展回到作为更新的前一SMT-MH包的IP数据包被丢弃，并且此操作进行到步骤126的SMT-MH处理。丢弃这些IP包减少了接收损坏的数据的几率。例如，可通过不从缓存器107读取这些IP包并用新存储的IP包覆盖临时存储这些不使用的IP包的存储位置来丢弃IP包。图10示出从用于存储SMT的存储器111到用于实施该分类过程的缓存器的控制信号连接。或者，可从缓存器107读取将被丢弃的IP包作为从缓存器107读取的所有IP包的串行命令的一部分，在M/H接收机的后续阶段108完成没有用的IP包的丢弃。图10示出从用于存储SMT的存储器111M/H接收机的后续阶段108的控制信号连接，来自存储器111的控制信号被设想为引导丢弃过程。不管哪种情况，用于实施丢弃IP包的控制信号不是直接从存储器111被读出，而是通过响应于存储器111的内容由辅助电路产生。图10没有明确示出该辅助电路。

或者，在步骤125，可根据作为更新的前一SMT-MH包来处理扩展回到该前一SMT-MH包之前的IP数据包，期望该SMT-MH包的更新足够微小而不至于严重损坏IP数据。然后，操作进行到步骤126的SMT-MH处理。在步骤126，根据正当前接收的无错SMT-MH包处理正当前接收的无错SMT-MH包之后的IP数据包及其所有重复。直到接收到作为更新的SMT-MH包为止。

如果在步骤123，从选择器105提供到SMT-MH处理器109的当前无错SMT-MH包是更新的包而不是重复的包，则操作在进行到步骤126之前进行到步骤127的SMT-MH处理。在步骤127，以以下三种方式之一处理在当前无错SMT-MH包之前接收的缓存器107的另外的未处理的IP数据包。一种处理的方式是：如果刚好在这些IP数据包之前的SMT-MH包可用，则根据该SMT-MH包处理这些IP数据包。如果这样的SMT-MH包不可用，则根据作为更新的当前无错SMT-MH包处理这些IP数据包。该处理是在期望该SMT-MH包的更新足够微小而不至于因为不适当的SMT处理而严重损坏IP数据前提下完成的。这种处理在子信道选择改变之后接收的第一无错SMT-MH包之前出现的IP数据包的方式仍能够在第一无错SMT-MH包是更新的包时至少处理这些IP包的一部分(如果不是全部)。

另一种处理在当前无错SMT-MH包之前接收的缓存器107中的未处理的IP数据包的方式同样根据刚好在IP数据包之前的SMT-MH包(如果这样的SMT-MH包可用)来处理IP数据包。然而，如果这样的SMT-MH包不可用，则丢弃这些未处理的IP数据包，这减少了IP数据包由于用不适当的SMT处理而被损坏的风险(假设接收条件相当好)。这种处理在子信道选择改变之后接收的第一无错SMT-MH包之前出现的IP数据包的方式仍能够在第一无错SMT-MH包是更新的包时处理在部分RS帧中接收的IP数据包的至少一部分。

另一种处理在当前无错SMT-MH包之前接收的缓存器107中的未处理的IP数据包的方式是直接丢弃它们。这避免了响应于不适当的SMT数据被错误地处理的风险。

图9是可替代图7A的M/H接收机的图7C部分的可选单元。旁通单元112用于在子信道选择之后将TRS解码旁通规定的时间间隔。在所属规定的时间间隔期间，旁通单元112重新产生从硬判决单元92直接取出的数据以应用于M/H数据去随机化器100作为其输入信号。在规定的时间间隔之后，旁通单元112重新产生从RAM 99读取的数据以应用于M/H数据去随机化器100作为其输入信号。

图10示出根据本发明示例性实施例的图9所示的旁通单元112的详细示意图，旁通单元112用于在重新选择了子信道之后进行TRS解码一段时间。子信道的键盘选择的检测器113产生置位复位触发器114的SET信号，所示置位复位触发器114做出响应以将逻辑ZERO提供给三态门115并将逻辑ONE提供给三态门116。三态门115和三态门116的各输出端口分别连接到公共总线117以提供给M/H数据去随机化器100的输入端口。触发器114提供给三态门115的逻辑ZERO使三态门115从相对高的源阻抗重新产生从RAM 99读取到其的数据。触发器114提供给三态门116的逻辑ONE使三态门116从相对低的源阻抗重新产生其从硬判决单元92接收的作为输入信号的数据。这将该数据确立为通过公共总线117提供给M/H数据去随机化器100的输入端口的输入信号，直到触发器114将时间复位为止。

触发器114在有效SMT-MH包被期望从RAM 99读取到三态门115时被复位。由图7D中示出的用于IP包的CRC的解码器102和SMT-MH包的检测器103控制复位。图10显示当解码器102发现IP包正确时二输入与(AND)门118的一个输入从解码器102接收逻辑ONE指示，否则逻辑ZERO指示从解码器102被提供给AND门118的该输入。图10示出当IP包是SMT-MH包时AND门118的另一输入从检测器103接收逻辑ONE指示，否则逻辑ZERO指示从检测器103被提供给AND门118的所述另一输入。AND门118的输入为逻辑ONE表示已经接收到正确或有效的SMT-MH包。AND门118的逻辑ONE输出被延迟单元119延迟以补偿在图7C的部件93-99中的解码过程的潜在延迟，并且AND门118的延迟的逻辑ONE输出被作为RESET信号应用于置位复位触发器114。

图11是解释根据示例性实施例的图7C和图9示出的RAM 97和RAM 99可由单个RAM 128替代的示意图。来自九比特扩展字节组成器96的九比特扩展字节被逐行写入RAM 128中的扩展字节存储位置的各行。RAM 128随后每次被读取九比特扩展字节的一列到用于RS编码的解码器的存储体98中被选择的一个，以执行作为TRS解码程序的第一步的矩阵类型的块解交织过程。伴随TRS编码的八比特字节的扩展比特用于帮助定位字节错误，以便用于RS编码的解码器的存储体98中被选择的一个进行TRS解码。被存储体98中的RS解码器中被选择的一个尽可能校正过的八比特数据字节被逐列重新写入RAM 128的字节存储位置的各列，覆盖了先前的数据字节内容。在TRS解码程序的最后一步，从RAM 128的字节存储位置逐行读取以完成对于提供到M/H数据随机化器100的数据的矩阵类型的块解交织过程。在图7C单元的修改中(其中，RAM 128替换了RAM 97和RAM 99)，RAM 128中的字节存储位置被逐行直接读取到M/H数据随机化器100。在图9的修改的单元(其中，RAM 128替代了RAM 97和RAM 99)中，RAM 128中的字节存储位置被逐行读取到单元108以中继到M/H数据去随机化器100。

图12是当前优选的M/H接收机设计中替代图7A的M/H接收机的图7D部分的可选接收机部分。在图12的接收机部分，用更复杂的SMT-MH处理器129替代图7D接收机部分的SMT-MH处理器109。该替代是图12的接收机部分中出现的图7D接收机部分的修改的一部分，做出这些修改以适应在2009年9月公布的A/153第三部分规定的SMT-MH信号的使用。另一修改是用于在图7D接收机部分中临时串行存储SMT的存储器111在图12接收机部分中被替代为存储器130，存储器130根据从ensemble_ID和FIC_version分量形成的地址按分区(section)临时存储SMT。另一修改是，在图12的接收机部分的用于UDP/IP包的CRC编码的解码器102中，解码器102将错误信息前缀附加到每个UDP/IP包，解码器102之后紧接着单元131，单元131通过附加ensemble_ID和FIC_version分量来扩展每个这样的前缀。单元131在其响应中将具有扩展的前缀的UDP/IP包提供给延迟单元132，该响应为“已知”SMT-MH地址的检测器102提供输入信号。延迟单元132替代在图7D的接收机部分中使用的延迟单元104，并且考虑到每个IP包的加长的前缀，提供稍微长的延迟。延迟单元132中继提供给选择器105的IP包以区分SMT-MH包和其他的IP包。延迟单元132提供IP包前缀的时间长度和IP包头间隔的一部分的延迟，该延迟对于检测器103确定是否检测到“已知的”SMT-MH地址来说足够长。

响应于从图7B示出的FIC组块处理单元82接收的ensemble_ID信息，SMT-MH处理器129为单元131提供用于扩展包前缀的ensemble_ID信息。SMT-MH处理器129还使用ensemble_ID信息作为用于存储器130的存储位置的写寻址的初始部分，存储器130临时存储每个SMT-MH分区。ensemble_ID信息在M/H帧的五个子帧期间解码的每个RS帧始终保持相同。

单元131使用FIC_version编号扩展包前缀，从在M/H组期间出现的TPC信号提取FIC_version编号，M/H组的SCCC内容被turbo解码以填充包含用户选择的M/H业务的Ensemble中的每个连续的RS帧。FIC_version编号还被提供给SMT-MH处理器129，SMT-MH处理器129使用FIC_version编号以产生用于存储器130的存储位置的写寻址的最后部分，存储器130临时存储每个SMT-MH分区。在存储器130的写地址中，如果将被临时存储的SMT-MH分区中的current_next_indicator比特被设置为“1”(指示SMT-MH分区在后续处理期间立即可用)，则FIC_version编号被按原样使用。在存储器130的写地址中，如果current_next_indicator比特在将被临时存储的SMT-MH分区中被设置为“0”(指示该SMT-MH分区的应用的处理应被推迟直到TPC信号中出现FIC版本的改变为止)，则FIC_version编号被加一，其值被加一。

图12显示了一种获得单元131用于扩展IP包的前缀的FIC_version编号的流的代表性方式。提取器132从由图7B中示出的用于(18，10)RS编码的RS解码器78解码的每个TPC信号的比特41-45重新产生FIC_version编号。提取器132在其响应中将FIC_version编号提供给FIC版本处理单元133作为输入信号，FIC版本处理单元133尝试校正被发现为不正确的FIC_version编号并将结果提供给并行输入/并行输出移位寄存器134作为输入信号。PIPO移位寄存器134的移位时钟被门控，以补足turbo编码中以及使用TRS和CRC编码进行二维前向纠错编码的后续解码的潜在延迟。

FIC_version信息可在M/H帧过程期间改变。FIC_version信息通常在FIC版本的每次更新进行模32运算加一。A/153要求，对于每个Ensemble，描述Ensemble的所有业务的SMT-MH分区应至少每RS帧被包括在该Ensemble中一次。然而，FIC_version信息可在不同的Ensemble中在不同的时间更新，并可在Ensemble内以不规则间隔更新。TPC信号中的FIC_version信息的更新(在被turbo解码以编写RS帧的M/H组中的一个出现)将在current_next_indicator比特被设置为“0”的SMT-MH分区之后。SMT-MH处理器129将引导将该SMT-MH分区临时存储在存储器130的存储位置中，所述存储位置由适当的ensemble_ID以及比当前FIC_version编号大一的FIC_version编号来寻址。当从TPC信号提取的FIC_version编号加一时，因此，临时存储在缓存器107中的特定IP包的前缀地址与临时存储SMT-MH分区的存储器130的存储位置的地址匹配，在所述SMT-MH分区中current_next_indicator比特被设置为“0”。这允许从存储器130读取SMT-MH分区以控制用从缓存器107读取的匹配的前缀地址布置IP包。

该操作的基本构思是在IP包正从缓存器被读取时，作为读地址应用于存储器130的IP包的前缀地址将使得从其读取的SMT-MH分区是被设计为可应用于正从缓存器读取的那些IP包的一个SMT-MH分区。

图13是示出在图12中全部显示的SMT-MH处理器129、用于SMT-MH信号的存储器130和缓存器107可被安排进行操作的一种方式的流程图。SMT-MH处理器129被安排用于使用2009年9月公布的A/153第三部分规定的SMT-MH信号进行操作。其中规定的SMT-MH信号缺少指示该信号是前一SMT-MH信号的重复信号还是与前一SMT-MH信号在某些方面有差别的更新信号的特定比特。因此，确定SMT-MH信号是重复信号还是更新信号更复杂。A/153规定SMT-MH信号包括current_next_indicator比特，当该比特被设置为“1”时应指示业务映射表(SMT)发送当前可用。当该比特被设置为“0”时，应指示在该SMT发送的时候该SMT还不可用而下一SMT将变为有效。A/153没有硬性要求必须曾经要发送“后续的”表。A/153规定应通过将SMT-MH信号中的version_number字段加一来用信号发送对于当前可用的SMT的更新。因此，基于2009年9月公布的A/153第三部分规定的SMT-MH信号实施与参照图8的流程图描述基本等同的接收机操作的方法要求对图8的流程图中示出的程序步骤进行一些改变。其中的current_next_indicator比特被设置为“1”的SMT-MH信号本质上对应于图8的流程图所示出的操作方法所假设的分类的重复的SMT-MH信号。其中的current_next_indicator比特被设置为“0”的SMT-MH信号不对应于图8的流程图所示出的操作方法所假设的分类的重复的SMT-MH信号。

图13的流程图中的步骤140-147如下所述。在步骤140进入SMT-MH处理器129之后，在步骤141，来自选择器105的每个无错SMT-MH包被中继到用户接口107以用于ESG。进入SMT-MH处理器129的步骤140之后还有步骤142和143，用于分析SMT-MH包的头以确定该SMT-MH包是被发送作为当前应用的SMT-MH包还是作为下一应用的SMT-MH包，下一应用易于被推迟。虽然图13显示步骤142和143为以特定顺序被顺序地执行，但是它们也可以以相反的顺序被执行。另一可选方式是，在分析SMT-MH包中的current_next_indicator比特以确定将执行步骤142和143中的哪一个的决定步骤之后，仅执行步骤142和143中的一个。

在步骤142，SMT-MH处理器129分析提供给其的任意SMT-MH包的头以确定该SMT-MH包是否被发送作为用于下一应用的SMT-MH包。如果是这种情况，则SMT-MH处理器129产生将用于存储该SMT-MH包的存储器130中的位置的写地址。该写地址包括与SMT-MH包开始的RS帧相关联的ensemble_ID和SMT-MH包被接收于其中的M/H组的TPC的FIC_version编号的模32数字加一。

在步骤143，SMT-MH处理器129分析提供给其的任意SMT-MH包的头以确定该SMT-MH包是否被发送作为当前应用的SMT-MH包。如果是这种情况，则SMT-MH处理器129产生将用于存储该SMT-MH包的存储器130的写地址。该写地址包括与SMT-MH包开始的RS帧相关联的ensemble_ID和SMT-MH包被接收于其中的M/H组的TPC的FIC_version编号。

在步骤144，SMT-MH处理器129从提供给其的任意SMT-MH包的前缀确定错误信息，以确定该SMT-MH包是否将被写入在前面的步骤142和143之一产生的写地址指定的存储器130中的位置。仅无错SMT-MH包被写入存储器130以在其中进行临时存储。在SMT-MH处理器129将无错SMT-MH包写入存储器130之前，从无错SMT-MH包中去除前缀和头的一部分。

在步骤145，以被写入缓存器107而在其中进行临时存储的顺序从缓存器107读取每个IP数据包，每个IP数据包具有包括ensemble_ID和FIC_version的各自前缀。然后，在步骤146，根据无错SMT处理具有相同的ensemble_ID和FIC_version前缀的每个连续的IP包，根据每个连续的IP包的前缀中的ensemble_ID和FIC_version在存储器130寻址的存储位置读取所述无错SMT。

有时候，存储器130可能没有在从缓存器读取的每个连续的IP包的前缀中的ensemble_ID和FIC_version所指定的地址的位置存储无错SMT-MH包。在图13的流程图的步骤147解决此不确定性。在以损坏的数据结束的范围内风险最小的措施是简单地丢弃有问题的连续的IP包，但是这导致相当大的M/H数据的损失。可选程序是使用存储在由ensemble_ID和FIC_version加一指定的地址的位置存储的无错SMT-MH包来处理有问题的连续的IP包，假设从较早的FIC版本改变到后来的FIC版本通常实际上是递增的并且很微小，因此使用特别规定的FIC版本之外的FIC版本不会对处理有问题的IP包引起灾难性后果。

图14是示出在图12中全部显示的SMT-MH处理器129、用于SMT-MH信号的存储器130和缓存器107可被安排进行操作的另一方式的流程图。这种操作的方式允许在无错SMT-MH包由于某些原因而不可用时根据错误的SMT-MH包处理连续的IP包。在图14的流程图中示出的操作假设存储器130被修改为包括用于SMT-MH包的可寻址的存储位置的两个存储体，一个存储体用于存储无错SMT-MH包，另一存储体用于存储错误的SMT-MH包。在图14的流程图示出的操作140、141、142、143、144、145和146与图13的流程图示出的相应标号的步骤操作相同或基本相同。图14的流程图中示出的操作与图13的流程图示出的操作的区别在于以下方面。

步骤142被替换为步骤148，在步骤148，每个SMT-MH包被写入存储器130中的可寻址的存储位置，该存储位置通过包括错误信息以及用每个SMT-MH包转发到SMT-MH处理器129的各个前缀的ensemble_ID和FIC_version分量的地址来选择，其中，从用于将SMT-MH包与其他IP包区别的选择器105接收每个SMT-MH包。来自每个SMT-MH包的前缀的错误信息用于选择SMT-MH包将被写入的存储器130中可寻址的存储位置的两个存储体中的哪一个。

在步骤148，前缀指示的错误信息为无错SMT-MH包的SMT-MH包被写入存储器130的存储体中的可寻址的存储位置，该存储位置被保留用于临时存储无错SMT-MH包。无错SMT-MH包被写入的具体存储位置由该包的前缀的ensemble_ID和FIC_version分量指定。在SMT-MH处理器129将无错SMT-MH包写入130之前，从该包中去除前缀和头的一部分。除了选择存储器130中的存储位置的具体存储体用于临时存储无错SMT-MH包的另外的子步骤之外，步骤148的该部分与图13的流程图中示出的操作的步骤142非常相像。

步骤148与图13的流程图示出的操作的步骤142的主要区别在于被临时存储的错误的SMT-MH包在操作的后续步骤中使用的方式。在步骤148，前缀指示的错误信息为错误的SMT-MH包的SMT-MH包被写入存储器130的存储体中的可寻址的存储位置，该存储位置被保留用于临时存储错误的SMT-MH包。错误的SMT-MH包被写入的具体存储位置由该包的前缀的ensemble_ID和FIC_version分量指定。在SMT-MH处理器129将错误的SMT-MH包写入130之前，从该包中去除前缀和头的一部分。

步骤146与图13的流程图的步骤146稍有不同在于：特别地从保留用于临时存储无错SMT-MH包的存储器130的特定存储体读取无错SMT-MH包。

图13的流程图中示出的操作的步骤147在图14的流程图中示出的操作中由步骤149替换，步骤149有时凭借使用从存储器130读取的错误的SMT-MH包。这凭借于存储器130的在连续的IP包中的每一个的前缀的ensemble_ID和FIC_version分量指定的地址处不存在临时存储的无错SMT-MH包，所述连续的IP包从缓存器107读出或将要从缓存器107读出。不因为缺少用于引导连续的IP包的处理的无错SMT-MH包而丢弃这些连续的IP包，步骤149提供由从存储器130读取的错误的SMT-MH包引导的这些IP包的处理。使用与从缓存器107读取或将从缓存器107读取的连续的IP包中的每一个的前缀的ensemble_ID和FIC_version分量相应的读地址，从保留用于存储错误的SMT-MH包的存储器130的存储体中的可寻址存储位置读取SMT-MH包。

需要M/H接收机凭借错误的SMT-MH包引导连续的IP包(每个IP包的前缀中具有同样的ensemble_ID和FIC_version分量)的处理，该需要有可能在已经改变将被接收的RF信道的选择或将被解码的特定M/H业务的选择之后出现。接收机承担的风险是：SMT-MH包中的错误足够小以至于能得到至少部分满意的IP包的接收。如果是如此，则可以较早地调谐子信道，不然接收机必须等到接收到无错SMT-MH包才能开始处理IP包。如果接收被检测为不满意，则在接收到合适的无错SMT-MH包之后可重新处理IP包。在图14的流程图示出的操作的变化形式中，由一个步骤来代替步骤149，该步骤提供在步骤142和149中单独可用的所有可选程序。

在参照图12、13和14描述的本发明的这些方面的可选实施例中，存储在缓存器中的IP包具有ensemble_ID和FIC_version信息，ensemble_ID和FIC_version信息通过除添加说明该信息的前缀之外的手段与IP包关联。一种可选方式是将缓存器107划分为多个存储体，每个存储体与包括ensemble_ID和FIC_version信息的各个存储体地址相关联。图12的接收机部分的变形将IP包的前缀中和存储器130的存储位置的寻址中的ensemble_ID和FIC_version信息的顺序反转。

在上述的M/H接收机2000的其他变形中，可用路由到缓存器107的IP包转发来自TRS解码的字节错误的指示。这些指示可用于从CRC解码指示包含错误的IP包的特定字节中回收数据。例如，这对于编码了音频信号的特定类型的IP包是可行的。

假设在RS帧中SMT包仅被发送一次，优选但不必须地，在RS帧的数据部分中尽可能迟地发送SMT包，以提高在子信道选择改变之后接收到该SMT包的几率。在更新的SMT包之前是重复的SMT包，这是一种在根据示例性实施例构造的M/H接收机中加快获得新选择的子信道的M/H广播程序。

在2009年9月公布的A/153中，在用于产生奇偶校验字节的187个连续等长的M/H数据流的末尾发送通过TRS编码产生的奇偶校验字节。如果TRS编码是(235，187)类型，则可丢失相当于扩展到M/H帧的1/5的完整的子帧，仍能重构RS帧。如果从M/H帧的开始丢失了稍多的M/H帧，则仅RS帧中的数据字节的3/4可能是有用的，这是因为RS帧的1/5包括不再有用的奇偶校验字节。如果从M/H帧的开始丢失了M/H帧的2/5，则仅RS帧中的数据字节的1/2可能是有用的。如果从M/H帧的开始丢失了M/H帧的3/5，则仅RS帧中的数据字节的1/4可能是有用的。如果从M/H帧的开始丢失了M/H帧的4/5，则RS帧中的数据字节都不会被接收。

如果A/153被重新改写为使TRS编码非系统化(在每个RS帧的开端而不是结尾发送奇偶校验字节)，则本发明构思会实际有益。如果TRS编码是(235，187)类型，则仍会丢失相当于扩展到M/H帧的1/5的完整子帧而不会丢失数据，尽管不会从TRS解码得到校正。如果从M/H帧的开始丢失了M/H帧的2/5，则RS帧中的数据字节的3/4(而不是1/2)可能是有用的。如果从M/H帧的开始丢失了M/H帧的3/5，则RS帧中的数据字节的1/2(而不是仅1/4)可能是有用的。如果从M/H帧的开始丢失了M/H帧的4/5，则RS帧中的数据字节的1/4可能是有用的，而不是完全接收不到数据。通常，在子信道选择改变之后，SMT-MH数据会早0.2秒可用于在M/H接收机屏幕上观看。

当发送压缩的视频的IP包时，每秒发送压缩的视频的I帧或与RS帧不同步地发送I帧。在子信道选择改变之后，直到接收到I帧之前，压缩视频的处理不能进行。如果在每个RS帧的开端发送TRS奇偶校验字节，则在子信道选择改变之后恢复的部分RS帧的数据部分的开始附近出现的I帧不容易丢失。I帧的恢复可将正被提供的视频加快一秒或一画面组(GoP)的时间长度。

对于本领域的技术人员和熟知本公开的人很明显，在不脱离本发明构思的精神或范围的情况下，可对上述的示例性实施例做出各种修改和变形。因此，本发明构思意在包括权利要求及其等同物范围内的所有修改和变形。

Claims (10)

1.一种单射频载波的8-残余边带VSB数字调制的电视发送机广播移动无线接收机接收的移动/手持(M/H)数据的方法，所述方法包括：

对M/H数据进行编码以产生级联卷积码(CCC)数据；

对8-VSB数字调制的CCC数据进行时分复用，从而在连续的M/H帧的子帧内的各个时隙中布置的多个M/H组中发送CCC数据，所述连续的M/H帧中的每一个具有等于8-VSB符号的二十帧的时间长度，并被分别划分为五个连续子帧，每个子帧的时间长度与其他子帧的时间长度相同；

在所述连续的M/H帧之一的每个当前子帧中引入所述多个M/H组中的每一个中的多个传输参数信道(TPC)信号中的每一个；

其中，所述多个TPC信号中的每一个包括所述连续的M/H帧之一的当前子帧内所包括的M/H组的当前总数量的各自的复数个比特的指示。

2.如权利要求1所述的方法，其中，被包括在所述连续的M/H帧之一的后三个子帧中的一个内发送的多个M/H组中的一个之内的每个TPC信号包括所述连续的M/H帧中的下一个帧内所包括的M/H组的下一总数量的各自的指示。

3.如权利要求2所述的方法，其中，所述连续的M/H帧之一的开始的两个子帧之一的每个TPC信号内的M/H组的当前总数量的指示的布置方式与所述连续M/H帧之一的后三个子帧之一的每个TPC信号内的M/H组的下一总数量的指示的布置方式相似。

4.如权利要求2所述的方法，其中，所述连续的M/H帧之一的开始的两个子帧之一的每个TPC信号内的M/H组的当前总数量的指示的布置方式与所述连续M/H帧之一的后三个子帧之一的每个TPC信号内的M/H组的下一总数量的指示的布置方式不同。

5.如权利要求1所述的方法，其中，对M/H数据进行编码以产生级联卷积码(CCC)数据的步骤包括：

对M/H数据进行二维前向纠错(FEC)编码以产生二维FEC编码的M/H数据；

对二维FEC编码的M/H数据进行卷积编码以产生外卷积编码；

对外卷积编码的两比特符号进行交织以产生符号交织的外卷积编码；

对符号交织的外卷积编码进行2/3网格编码以产生与串行级联卷积编码(SCCC)相应的CCC数据。

6.一种发送机设备，除了将在数字电视接收机重新产生的主业务数据之外，所述发送机设备还发送在移动/手持(M/H)接收机重新产生的M/H业务数据，所述发送机设备包括：

M/H前置处理器，通过随机化、里德所罗门(R-S)编码、循环冗余校验(CRC)编码、卷积编码、符号交织、字节解交织和对M/H业务数据打包来对M/H数据进行前置处理，以产生前置处理的M/H业务数据的包；

包复用器，产生时分复用(TDM)信号，所述TDM信号将主业务数据的包与前置处理的M/H业务数据的包复用，包复用器将前置处理的M/H业务数据的包安排在多个M/H组内，所述多个M/H组中的每一个在连续的M/H帧之一的5个子帧之一内的16个时隙中的每一个中被发送，每个M/H帧的时间长度等于20个8-VSB数据帧的时间长度；

M/H后处理器，用于处理TDM信号以产生用于8VSB传输的八电平符号，

其中，M/H前置处理器包括信令编码器，所述信令编码器通过对传输参数信道(TPC)数据和快速信息信道(FIC)数据连续地进行R-S编码、随机化和并行级联卷积编码(PCCC)来对TPC数据和FIC数据进行编码，各个编码的TPC数据信号和各个FIC数据组块的编码的段从信令编码器被提供以在所述多个M/H组中的每一个中进行发送，所述连续的M/H帧中的每一个的开始的两个子帧之一中提供的每个TPC信号在该TPC信号的第一部分包括所述连续的M/H帧中的每一个的当前予帧中发送的M/H组的当前总数量的指示，所述连续的M/H帧中的每一个的后三个子帧中提供的每个TPC信号在该TPC信号的第二部分包括所述连续的M/H帧中的每一个的当前子帧中发送的M/H组的当前总数量的指示。

7.如权利要求6所述的发送机设备，其中，所述连续的M/H帧中的每一个的后三个子帧之一中提供的每个TPC信号在该TPC信号的第一部分包括所述连续的M/H帧的下一个M/H帧的子帧中发送的M/H组的下一总数量的指示。

8.一种用于以各个分配的频率信道内的各个射频RF载波调制发送的8-残余边带VSB信号的接收机，所述各个RF载波中的某些RF载波被八电平数字符号的连续的多个M/H组调制，所述八电平符号占用连续的M/H帧的每一个中的五个子帧的每一个中可用的16个时隙的至少一部分，所述多个M/H组的每一个中的数字符号在选择的时间对各个里德所罗门RS编码的传输参数信道TPC信号的随机化的比特进行编码，所述各个TPC信号之后是块交织的RS编码的快速信息信道(FIC)信号的各段，所述多个M/H组的每一个中的各个RS编码的TPC信号描述了级联卷积编码CCC数据，所述CCC数据包含在除了对所述各个RS编码的TPC信号编码的M/H组之外的M/H组的数字符号中，在所述各个RS编码的TPC信号之后是块交织RS编码的FIC信号的各段，所述CCC数据通过符号交织之前的外卷积编码和12相位三分之二比率网格编码而产生，在每个M/H组中，各个RS编码的TPC信号包括用于指定在所述的连续M/H帧的每一个的当前子帧中发送的M/H组的当前总数量的比特序列，所述比特序列位于包括所述多个M/H组的所述连续的M/H帧的每一个中的五个子帧的每一个的规定位置，所述比特序列的每一个指定在当前子帧内的M/H组的当前总数量，在每个子帧内的所述多个M/H组之一内编码的RS编码的FIC信号的段被矩阵块交织用于所有的子帧，所述用于8-VSB信号的接收机包括：

转换设备，用于接收各个频率信道内的射频RF载波的8-VSB调制发送的多个8-VSB信号中被选择的一个，并将其转换为基带信号的数字采样；

级联解码器，被连接用于接收基带信号的数字采样并重新产生各个RS编码的TPC信号，所述各个RS编码的TPC信号之后是块交织的RS编码的FIC信号的各个段，所述FIC信号在每个M/H组内的比特随机化之后被编码；

比特去随机化器，被连接用于提供对级联解码器重新产生的各个RS编码的TPC信号的比特进行去随机化的响应，所述各个RS编码的TPC信号之后是块交织的RS编码的FIC信号的各个段；

TPC编码门电路，被连接用于从比特去随机化器的去随机化响应中选择RS编码的TPC信号；

第一RS解码器，被连接用于对TPC编码门选择的RS编码的TPC信号进行解码并提供解码的TPC信号；

TNoG提取器，被连接用于从每一个解码的TPC信号提取关于M/H组的当前总数量的信息；

用于块交织的RS编码的FIC信号的段的块解交织器，所述块解交织器包括用于临时存储块交织的RS编码的FIC信号的段的存储器和被连接用于根据TNoG提取器提供给其的关于M/H组的当前总数量的信息来控制存储器的写和读的读/写控制单元；

FIC编码门电路，被连接用于从比特去随机化器的去随机化响应中选择块交织的RS编码的FIC信号的段，并将所述FIC信号的段提供给块解交织器作为其输入信号以便被写入存储器并临时存储在存储器中；

第二RS解码器，被连接用于对从存储器以解交织的形式读取的RS编码的FIC信号进行解码，并提供解码的FIC信号的组块。

9.如权利要求8所述的接收机，还包括：

M/H子帧编号提取器，被连接用于对解码的TPC信号的每一个进行响应并提供所述连续的M/H帧的每一个中的五个子帧之一的M/H子帧编号；

FIC组块处理单元，被连接用于接收第二RS解码器的输出信号提供的解码的FIC信号的组块以作为FIC组块处理单元的第一输入信号，FIC组块处理单元还被连接用于接收当前从M/H子帧编号提取器提供的M/H子帧编号作为FIC组块处理单元的第二输入信号，FIC组块处理单元还被连接用于提供处理的FIC信号，所述处理的FIC信号通过对解码的FIC信号的组块进行解析和编码组合而得到。

10.一种用于以各个分配的频率信道内的各个射频RF载波调制发送的8-残余边带VSB信号的接收机，所述各个RF载波中的某些RF载波被八电平数字符号的连续的多个M/H组调制，所述八电平符号占用连续的M/H帧的每一个中的五个子帧的每一个中可用的16个时隙的至少一部分，所述多个M/H组的每一个中的数字符号在选择的时间对各个里德所罗门RS编码的传输参数信道TPC信号的随机化的比特进行编码，所述各个TPC信号之后是块交织的RS编码的快速信息信道(FIC)信号的各个段，所述多个M/H组的每一个中的各个RS编码的TPC信号描述了级联卷积编码CCC数据，所述CCC数据包含在除了对所述各个RS编码的TPC信号编码的M/H组之外的M/H组的数字符号中，在各个RS编码的TPC信号之后是块交织RS编码的FIC信号的各个段，所述CCC数据通过符号交织之前的外卷积编码和12相位三分之二比率网格编码而产生，在每个M/H组中，各个RS编码的TPC信号包括用于指定在所述连续的M/H帧的每一个的当前子帧中发送的M/H组的当前总数量的比特序列，所述比特序列位于包括所述多个M/H组的所述连续的M/H帧的每一个中的五个子帧的每一个的规定位置，每个比特序列指定当前子帧内的M/H组的当前总数量，在每个子帧内的所述多个M/H组之一内编码的RS编码的FIC信号的段被矩阵块交织用于所有的子帧，所述用于8-VSB信号的接收机包括：

转换设备，用于接收各个频率信道内的射频RF载波的8-VSB调制发送的多个8-VSB信号中被选择的一个，并将其转换为基带信号的数字采样；

级联解码器，被连接用于接收基带信号的数字采样并重新产生各个RS编码的TPC信号，所述各个RS编码的TPC信号之后是块交织的RS编码的FIC信号的各个段，所述FIC信号在每个M/H组内的比特随机化之后被编码；

比特去随机化器，被连接用于提供对级联解码器重新产生的各个RS编码的TPC信号的比特进行去随机化的响应，所述各个RS编码的TPC信号之后是块交织的RS编码的FIC信号的各个段；

TPC编码门电路，被连接用于从比特去随机化器的去随机化响应中选择RS编码的TPC信号；

第一RS解码器，被连接用于对TPC编码门电路选择的RS编码的TPC信号进行解码并提供解码的TPC信号；

M/H子帧编号提取器，被连接用于对解码的TPC信号的每一个进行响应并提供所述连续的M/H帧的每一个中的五个子帧之一的M/H子帧编号；

用于块交织的RS编码的FIC信号的块解交织器；

FIC编码门电路，被连接用于从比特去随机化器的去随机化响应中选择块交织的RS编码的FIC信号的段，并将所述FIC信号的段提供给块解交织器作为输入信号以便被写入块解交织器的存储器并临时存储在存储器中；

第二RS解码器，被连接用于对从存储器以解交织的形式读取的RS编码的FIC信号进行解码，并提供解码的FIC信号的组块；

FIC组块处理单元，被连接用于接收第二RS解码器的输出信号提供的解码的FIC信号的组块以作为FIC组块处理单元的第一输入信号，FIC组块处理单元还被连接用于接收当前从M/H子帧编号提取器提供的M/H子帧编号作为FIC组块处理单元的第二输入信号，FIC组块处理单元还被连接用于提供处理的FIC信号，所述处理的FIC信号通过对解码的FIC信号的组块进行解析和编码组合而得到。