CN102208974B - 时间同步的处理方法和装置 - Google Patents

Abstract

本发明公开了一种时间同步的处理方法和装置，方法为：中央处理器接收可编程逻辑器发送的第一时间值，将自身的本地时间值更新为第一时间值；处理芯片接收可编程逻辑器发送的第二时间值，将自身的计数时间值更新为第二时间值，在本地晶振控制的频率下进行自增计数；中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送或接收精密时钟同步IEEE1588V2协议报文的精确时间值。本发明时间同步的处理方法和装置，计算发送或接收IEEE1588协议报文的精确时间值时，无需时钟芯片参与，可省去设备中时钟芯片，从而达到降低设备成本，同时减少了IEEE1588V2协议报文的转发流程，提高设备转发性能。

Description

时间同步的处理方法和装置

技术领域

本发明涉及通信技术领域，尤其是涉及一种时间同步的处理方法和装置。

背景技术

现有的基于网络测量和控制系统的精密时钟同步IEEE1588V2协议实现的时间同步，通常可以达到亚微秒级甚至纳秒级的时间精度。主设备与从设备之间进行时间同步需要主设备和从设备之间互相发送IEEE1588V2协议报文。在IEEE1588V2协议报文中分别携带时间信息。从设备则根据一组IEEE1588V2协议报文中的时间信息和自身接收和发送IEEE1588V2协议报文的时间信息，便可以计算出从设备与主设备的时间偏移，从而可以对从设备的时间进行修正，实现从设备与主设备的时间同步。

为实现主从设备的时间同步能够达到微秒级的精度要求，则主从设备需要采用高精度的时钟芯片。但是采用时钟芯片会增加主从设备的成本，同时增加了主从设备间的IEEE1588V2协议报文转发的处理流程。

发明内容

本发明的主要目的在于提供一种时间同步的处理方法和装置，在能够实现主从设备间时间同步的基础上，省去设备中的时钟芯片。

本发明提出一种时间同步的处理方法，包括步骤：

中央处理器接收可编程逻辑器发送的第一时间值，并将自身的本地时间值更新为所述第一时间值；

处理芯片接收可编程逻辑器发送的第二时间值，将自身的计数时间值更新为所述第二时间值，并在本地晶振控制的频率下进行自增计数；

中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送或接收精密时钟同步IEEE 1588 V2协议报文的精确时间值。

优选地，所述第一时间值的精度为1秒，所述第二时间值的精度在1毫秒至1纳秒范围内。

优选地，所述IEEE1588V2协议报文是通过处理芯片发送或接收的；

所述中央处理器通过处理芯片将所述精确时间值以跟随报文或者响应报文的形式发送给对端设备。

优选地，所述中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送IEEE1588V2协议报文的精确时间值具体为：

中央处理器在构建IEEE1588V2协议报文时，获取本地时间值T1和处理芯片的计数时间值t1；

中央处理器在处理芯片发送IEEE1588V2协议报文时，获取处理芯片的计数时间值t2；

中央处理器在处理芯片发送IEEE1588V2协议报文完成时，获取本地时间值T3和处理芯片的计数时间值t3；

中央处理器根据T1、T3、t1、t2和t3，计算发送IEEE1588V2协议报文的精确时间值。

优选地，所述中央处理器通过自身的本地时间值和处理芯片的计数时间值，计算接收IEEE1588V2协议报文的精确时间值具体为：

中央处理器在处理芯片接收IEEE1588V2协议报文时，获取处理芯片的计数时间值t4；

中央处理器在接收处理芯片发送的IEEE1588V2协议报文时，获取自身的本地时间值T5和处理芯片的计数时间值t5；

中央处理器根据t4、T5和t5计算接收IEEE1588V2协议报文的精确时间值。

本发明另提出一种时间同步的处理装置，包括可编程逻辑器、中央处理器、处理芯片和本地晶振；其中，

所述中央处理器，用于接收可编程逻辑器发送的第一时间值，并将自身的本地时间值更新为所述第一时间值；以及根据自身的本地时间值和处理芯片的计数时间值，计算发送或接收精密时钟同步IEEE 1588 V2协议报文的精确时间值；

所述处理芯片，用于接收可编程逻辑器发送的第二时间值，将自身的计数时间值更新为所述第二时间值，并在本地晶振控制的频率下进行自增计数。

优选地，所述第一时间值的精度为1秒，所述第二时间值的精度在1毫秒至1纳秒范围内。

优选地，所述处理芯片，还用于发送或接收所述IEEE1588V2协议报文；

所述中央处理器，还用于将所述精确时间值以跟随报文的形式发送给处理芯片；

所述处理芯片，还用于将所述跟随报文发送给对端设备。

优选地，所述中央处理器，具体还用于在构建IEEE1588V2协议报文时，获取本地时间值T1和处理芯片的计数时间值t1；在处理芯片发送IEEE1588V2协议报文时，获取处理芯片的计数时间值t2；在处理芯片发送IEEE1588V2协议报文完成时，获取本地时间值T3和处理芯片的计数时间值t3；以及根据T1、T3、t1、t2和t3，计算发送IEEE1588V2协议报文的精确时间值。

优选地，所述中央处理器，具体还用于在处理芯片接收IEEE1588V2协议报文时，获取交换芯片的计数时间值t4；在接收处理芯片发送的IEEE1588V2协议报文时，获取自身的本地时间值T5和处理芯片的计数时间值t5；以及根据t4、T5和t5计算接收IEEE1588V2协议报文的精确时间值。

由上可知，本发明时间同步的处理方法和装置，通过中央处理器的本地时间值、处理芯片的计数时间值，计算发送或接收IEEE1588协议报文的精确时间值，为实现主从设备的时间同步提供时间数据，无需时钟芯片的参与，可以省去设备中的时钟芯片，从而达到降低设备的制造成本，同时减少了IEEE1588V2协议报文的转发流程，提高设备转发性能。

附图说明

图1是本发明的时间同步的处理方法一实施例的流程图；

图2是本发明的时间同步的处理方法实施例的另一流程图；

图3是本发明的时间同步的处理方法实施例的另一流程图；

图4是本发明的时间同步的处理装置一实施列的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

参见图1，提出本发明的时间同步的处理方法一实施例，包括：

步骤S101、中央处理器接收可编程逻辑器发送的第一时间值，并将自身的本地时间值更新为所述第一时间值；

步骤S102、处理芯片接收可编程逻辑器发送的第二时间值，将自身的计数时间值更新为所述第二时间值，并在本地晶振控制的频率下进行自增计数；

步骤S103、中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送或接收网络测量和控制系统的精密时钟同步IEEE1588V2协议报文的精确时间值。

所述精确时间值为实现本端设备和对端设备的时间同步提供时间数据。

本实施例中，在步骤S101之前，所述可编程逻辑器接收外部时钟源发送的时间信息。外部时钟源可以是GPS(Global Positioning System，全球定位系统)设备或BITS(Background Intelligent Transfer Service，通信建筑综合定时供给系统)设备。所述时间信息是一个固定格式的时间信号，此时可编程逻辑器对所述时间信息进行解析，并分解为“第一时间值+第二时间值”的格式。其中第一时间值的精度为1秒，第二时间值的精度在1毫秒至1纳秒范围内，如可以是40纳秒。然后可编程逻辑器将分解后的第一时间值发送给中央处理器，将第二时间值发送给处理芯片。可编程逻辑器在将第二时间值发送给处理芯片之前，忽略第二时间值中不足设定的精度时间值，如若设定的精度为1纳秒，则忽略第二时间值中不足1纳秒的时间值。

其中，上述时间同步的处理方法实施例中，所述处理芯片为交换芯片或物理层芯片。

所述处理芯片中维护有计数器，该计数器在所述本地晶振控制的频率下进行计数。处理芯片在接收可编程逻辑器发送的第二时间值后，计数器将当前的计数时间值更新为所述第二时间值，并在本地晶振控制的频率下进行自增计数。例如，若本地晶振控制的频率为25MHz，则计数器将计数时间值更新为第二时间值之后，每40纳秒自增1个计数单位，由此表明所述第二时间值的精度为40纳秒。

进一步地，上述时间同步的处理方法实施例中，所述IEEE1588V2协议报文是通过处理芯片发送或接收的。即中央处理器首先将构建好的IEEE1588V2协议报文发送给处理芯片，再由处理芯片在将IEEE1588V2协议报文发送给对端设备。另外处理芯片接收到对端设备发送的IEEE1588V2协议报文后，再将IEEE1588V2协议报文发送给中央处理器。

进一步地，上述时间同步的处理方法实施例中，所述中央处理器通过处理芯片将所述精确时间值以跟随报文的形式发送给对端设备。即中央处理器将所述精确时间值以跟随报文的形式发送给处理芯片，再由处理芯片将其发送给对端设备。

进一步地，参见图2，上述时间同步的处理方法实施例中，所述中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送IEEE1588V2协议报文的精确时间值具体为：

步骤S201、中央处理器在构建IEEE1588V2协议报文时，获取本地时间值T1和处理芯片的计数时间值t1；

步骤S202、中央处理器在处理芯片发送IEEE1588V2协议报文时，获取处理芯片的计数时间值t2；

步骤S203、中央处理器在处理芯片发送IEEE1588V2协议报文完成时，获取本地时间值T3和处理芯片的计数时间值t3；

步骤S204、中央处理器根据T1、T3、t1、t2和t3，计算发送IEEE1588V2协议报文的精确时间值。

本实施例中，设处理芯片发送IEEE1588V2协议报文时，中央处理器的本地时间值为T2。其中，T1、T2和T3之间的关系为T1≤T2≤T3；t1、t2和t3之间的关系为t1≤t2≤t3；从而可以计算出T2，再将T2和t2进行叠加，便得到发送IEEE1588V2协议报文的精确时间值。

上述时间同步的处理方法实施例中，处理芯片在发送IEEE1588V2协议报文时，也可以将自身的当前计数时间值t2发送给中央处理器，或将自身的当前计数时间值t2缓存在对应的端口FIFO(First Input First Output，先入先出队列)队列中，由中央处理器自动获取。

进一步地，参见图3，上述时间同步的处理方法实施例中，所述中央处理器通过自身的本地时间值和处理芯片的计数时间值，计算接收IEEE1588V2协议报文的精确时间值具体包括：

步骤S301、中央处理器在处理芯片接收IEEE1588V2协议报文时，获取处理芯片的计数时间值t4；

步骤S302、中央处理器在接收处理芯片发送的IEEE1588V2协议报文时，获取自身的本地时间值T5和处理芯片的计数时间值t5；

步骤S303、中央处理器根据t4、T5和t5，计算接收IEEE1588V2协议报文的精确时间值。

本实施例中，设处理芯片接收IEEE1588V2协议报文时，中央处理器的本地时间值为T4。其中，T4和T5之间的关系为T5-1秒≤T4≤T5；t4和t5之间的关系为t4≤t5；从而可以计算出T4，再将T4和t4进行叠加，便得到接收IEEE1588V2协议报文的精确时间值。

上述时间同步的处理方法实施例中，处理芯片在接收IEEE1588V2协议报文时，也可以将自身的当前计数时间值t4发送给中央处理器，或将自身的当前计数时间值t4缓存在对应的端口FIFO队列中，由中央处理器自动获取。

以上时间同步的处理方法实施例中，当本端设备为主设备，则只需将计算好的发送IEEE1588V2协议报文和接收对端设备反馈的IEEE1588V2协议报文的精确时间值以跟随报文的形式发送给从设备(对端设备)即可。

当本端设备为从设备，需要计算发送IEEE1588V2协议报文和接收对端设备反馈的IEEE1588V2协议报文的精确时间值，同时接收主设备发送的跟随报文，并获取跟随报文中的时间信息，然后根据计算好的所述精确时间值和获取的时间信息计算主从设备间的时间偏移，从而对从设备的时间进行修正，使之与主设备的时间同步。

由上可知，本发明时间同步的处理方法实施例，通过中央处理器的本地时间值、处理芯片的计数时间值，计算发送或接收IEEE1588协议报文的精确时间值，为实现主从设备的时间同步提供时间数据，无需时钟芯片的参与，可以省去设备中的时钟芯片，从而达到降低设备的制造成本，同时减少了IEEE1588V2协议报文的转发流程，提高设备转发性能。

参见图4，提出本发明的时间同步的处理装置100一实施例，包括可编程逻辑器110、中央处理器120、处理芯片130和本地晶振140。

其中，所述中央处理器120，用于接收可编程逻辑器110发送的第一时间值，并将自身的本地时间值更新为所述第一时间值；以及根据自身的本地时间值和处理芯片130的计数时间值，计算发送或接收精密时钟同步IEEE 1588V2协议报文的精确时间值。

所述处理芯片130，用于接收可编程逻辑器110发送的第二时间值，将自身的计数时间值更新为所述第二时间值，并在本地晶振140控制的频率下进行自增计数。

所述精确时间值为实现本端设备和对端设备的时间同步提供时间数据。

本实施例中，所述可编程逻辑器110，还用于接收外部时钟源发送的时间信息。外部时钟源可以是GPS设备或BITS设备。所述时间信息是一个固定格式的时间信号，此时可编程逻辑器110对所述时间信息进行解析，并分解为“第一时间值+第二时间值”的格式。其中第一时间值的精度为1秒，第二时间值的精度在1毫秒至1纳秒范围内，如可以是40纳秒。然后可编程逻辑器110将分解后的第一时间值发送给中央处理器120，将第二时间值发送给处理芯片130。可编程逻辑器110在将第二时间值发送给处理芯片130之前，忽略第二时间值中不足设定的精度时间值，如若设定的精度为1纳秒，则忽略第二时间值中不足1纳秒的时间值。

其中，上述时间同步的处理装置100实施例中，所述处理芯片130为交换芯片或物理层芯片。

所述处理芯片130中维护有计数器，该计数器在所述本地晶振140控制的频率下进行计数。处理芯片130在接收可编程逻辑器110发送的第二时间值后，计数器将当前的计数时间值更新为所述第二时间值，并在本地晶振140控制的频率下进行自增计数。例如，若本地晶振140控制的频率为25MHz，则计数器将计数时间值更新为第二时间值之后，每40纳秒自增1个计数单位，由此表明所述第二时间值的精度为40纳秒。

进一步地，上述时间同步的处理装置100实施例中，所述IEEE1588V2协议报文是通过处理芯片130发送或接收的。即中央处理器120构建好IEEE1588V2协议报文发送给处理芯片130，处理芯片130再将IEEE1588V2协议报文发送给对端设备。处理芯片130接收到对端设备发送的IEEE1588V2协议报文后，将接收的IEEE1588V2协议报文发送给中央处理器120。

进一步地，上述时间同步的处理装置实施例中，所述中央处理器120通过处理芯片130将所述精确时间值以跟随报文的形式发送给对端设备。即中央处理器120将所述精确时间值以跟随报文的形式发送给处理芯片130，再由处理芯片130将其发送给对端设备。

进一步地，上述时间同步的处理装置100实施例中，所述处理芯片130，还用于发送或接收所述IEEE1588V2协议报文。即中央处理器120首先将构建好的IEEE1588V2协议报文发送给处理芯片130，再由处理芯片130在将IEEE1588V2协议报文发送给对端设备。另外处理芯片1320接收到对端设备发送的IEEE1588V2协议报文后，再将接收的IEEE1588V2协议报文发送给中央处理器120。

进一步地，上述时间同步的处理装置100实施例中，所述中央处理器120，还用于将所述精确时间值以跟随报文的形式发送给处理芯片130。所述处理芯片130，还用于将所述跟随报文发送给对端设备。即中央处理器120将所述精确时间值以跟随报文的形式发送给处理芯片130，再由处理芯片130将其发送给对端设备。

进一步地，上述时间同步的处理装置100实施例中，所述中央处理器120，具体还用于在构建IEEE1588V2协议报文时，获取本地时间值T1和处理芯片130的计数时间值t1；在处理芯片130发送IEEE1588V2协议报文时，获取处理芯片130的计数时间值t2；在处理芯片130发送IEEE1588V2协议报文完成时，获取本地时间值T3和处理芯片130的计数时间值t3；以及根据T1、T3、t1、t2和t3，计算发送IEEE1588V2协议报文的精确时间值。

本实施例中，设处理芯片130发送IEEE1588V2协议报文时，中央处理器120的本地时间值为T2，其中，T1、T2和T3之间的关系为T1≤T2≤T3；t1、t2和t3之间的关系为t1≤t2≤t3；从而可以计算出T2，再将T2和t2进行叠加，便得到发送IEEE1588V2协议报文的精确时间值。

上述时间同步的处理装置100实施例中，处理芯片130在发送IEEE1588V2协议报文时，也可以将自身的当前计数时间值t2发送给中央处理器120，或将自身的当前计数时间值t2缓存在对应的端口FIFO队列中，由中央处理器120自动获取。

进一步地，上述时间同步的处理装置100实施例中，所述中央处理器120，具体还用于在处理芯片130在接收IEEE1588V2协议报文时，获取处理芯片130的计数时间值t4；在接收处理芯片130发送的IEEE1588V2协议报文时，获取自身的本地时间值T5和处理芯片130的计数时间值t5；以及根据t4、T5和t5计算接收IEEE1588V2协议报文的精确时间值。

本实施例中，设处理芯片130接收IEEE1588V2协议报文时，中央处理器120的本地时间值为T4，其中，T4和T5之间的关系为T5-1秒≤T4≤T5；t4和t5之间的关系为t4≤t5；从而可以计算出T4，再将T4和t4进行叠加，便得到接收IEEE1588V2协议报文的精确时间值。

上述时间同步的处理装置100实施例中，处理芯片130在接收IEEE1588V2协议报文时，也可以将自身的当前计数时间值t4发送给中央处理器120，或将自身的当前计数时间值t4缓存在对应的端口FIFO队列中，由中央处理器120自动获取。

以上时间同步的处理装置100实施例中，当本端设备为主设备，则只需将计算好的发送IEEE1588V2协议报文和接收对端设备反馈的IEEE1588V2协议报文的精确时间值以跟随报文的形式发送给从设备(对端设备)即可。

当本端设备为从设备，需要计算发送IEEE1588V2协议报文和接收对端设备反馈的IEEE1588V2协议报文的精确时间值，同时接收主设备发送的跟随报文，并获取跟随报文中的时间信息，然后根据计算好的所述精确时间值和获取的时间信息计算主从设备间的时间偏移，从而对从设备的时间进行修正，使之与主设备的时间同步。

由上可知，本发明时间同步的处理装置100实施例，通过中央处理器120的本地时间值、处理芯片130的计数时间值，计算发送或接收IEEE1588协议报文的精确时间值，为实现主从设备的时间同步提供时间数据，无需时钟芯片的参与，可以省去设备中的时钟芯片，从而达到降低设备的制造成本，同时减少了IEEE1588V2协议报文的转发流程，提高设备转发性能。

应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种时间同步的处理方法，其特征在于，包括步骤：

可编程逻辑器接收外部时钟源发送的时间信息，所述时间信息包括第一时间值及第二时间值；

中央处理器接收可编程逻辑器发送的第一时间值，并将自身的本地时间值更新为所述第一时间值；

处理芯片接收可编程逻辑器发送的第二时间值，将自身的计数时间值更新为所述第二时间值，并在本地晶振控制的频率下进行自增计数；

中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送或接收网络测量和控制系统的精密时钟同步IEEE1588V2协议报文的精确时间值。

2.根据权利要求1所述的时间同步的处理方法，其特征在于，所述第一时间值的精度为1秒，所述第二时间值的精度在1毫秒至1纳秒范围内。

3.根据权利要求2所述的时间同步的处理方法，其特征在于，

所述IEEE1588V2协议报文是通过处理芯片发送或接收的；

中央处理器通过处理芯片将所述精确时间值以跟随报文或者响应报文的形式发送给对端设备。

4.根据权利要求3所述的时间同步的处理方法，其特征在于，所述中央处理器根据自身的本地时间值和处理芯片的计数时间值，计算发送IEEE1588V2协议报文的精确时间值具体为：

中央处理器在构建IEEE1588V2协议报文时，获取本地时间值T1和处理芯片的计数时间值t1；

中央处理器在处理芯片发送IEEE1588V2协议报文时，获取处理芯片的计数时间值t2；

中央处理器在处理芯片发送IEEE1588V2协议报文完成时，获取本地时间值T3和处理芯片的计数时间值t3；

中央处理器根据T1、T3、t1、t2和t3，以及其之间的大小关系，计算出处理芯片发送IEEE1588V2协议报文时，中央处理器的本地时间值T2，将T2和t2进行叠加得到的数值作为发送IEEE1588V2协议报文的精确时间值，其中，T1、T2和T3之间的关系为T1≤T2≤T3；t1、t2和t3之间的关系为t1≤t2≤t3。

5.根据权利要求3所述的时间同步的处理方法，其特征在于，所述中央处理器通过自身的本地时间值和处理芯片的计数时间值，计算接收IEEE1588V2协议报文的精确时间值具体为：

中央处理器在处理芯片接收IEEE1588V2协议报文时，获取处理芯片的计数时间值t4；

中央处理器在接收处理芯片发送的IEEE1588V2协议报文时，获取自身的本地时间值T5和处理芯片的计数时间值t5；

中央处理器根据t4、T5和t5，以及其之间的大小关系，计算出处理芯片接收IEEE1588V2协议报文时，中央处理器的本地时间值为T4，将T4和t4进行叠加得到的数值作为接收IEEE1588V2协议报文的精确时间值，其中，T4和T5之间的关系为T5－1秒≤T4≤T5；t4和t5之间的关系为t4≤t5。

6.一种时间同步的处理装置，其特征在于，包括可编程逻辑器、中央处理器、处理芯片和本地晶振；其中，

所述可编程逻辑器，用于接收外部时钟源发送的时间信息，所述时间信息包括第一时间值及第二时间值；

所述中央处理器，用于接收可编程逻辑器发送的第一时间值，并将自身的本地时间值更新为所述第一时间值；以及根据自身的本地时间值和处理芯片的计数时间值，计算发送或接收精密时钟同步IEEE 1588V2协议报文的精确时间值；

所述处理芯片，用于接收可编程逻辑器发送的第二时间值，将自身的计数时间值更新为所述第二时间值，并在本地晶振控制的频率下进行自增计数。

7.根据权利要求6所述的时间同步的处理装置，其特征在于，所述第一时间值的精度为1秒，所述第二时间值的精度在1毫秒至1纳秒范围内。

8.根据权利要求7所述的时间同步的处理装置，其特征在于，

所述处理芯片，还用于发送或接收所述IEEE1588V2协议报文；

所述中央处理器，还用于将所述精确时间值以跟随报文或者响应报文的形式发送给处理芯片；

所述处理芯片，还用于将所述跟随报文发送给对端设备。

9.根据权利要求8所述的时间同步的处理装置，其特征在于，

所述中央处理器，具体还用于在构建IEEE1588V2协议报文时，获取本地时间值T1和处理芯片的计数时间值t1；在处理芯片发送IEEE1588V2协议报文时，获取处理芯片的计数时间值t2；在处理芯片发送IEEE1588V2协议报文完成时，获取本地时间值T3和处理芯片的计数时间值t3；以及根据T1、T3、t1、t2和t3，以及其之间的大小关系，计算出处理芯片发送IEEE1588V2协议报文时，本地时间值T2，将T2和t2进行叠加得到的数值作为发送IEEE1588V2协议报文的精确时间值，其中，T1、T2和T3之间的关系为T1≤T2≤T3；t1、t2和t3之间的关系为t1≤t2≤t3。

10.根据权利要求8所述的时间同步的处理装置，其特征在于，

所述中央处理器，具体还用于在处理芯片接收IEEE1588V2协议报文时，获取交换芯片的计数时间值t4；在接收处理芯片发送的IEEE1588V2协议报文时，获取自身的本地时间值T5和处理芯片的计数时间值t5；以及根据t4、T5和t5，以及其之间的大小关系，计算出处理芯片接收IEEE1588V2协议报文时，中央处理器的本地时间值为T4，将T4和t4进行叠加得到的数值作为接收IEEE1588V2协议报文的精确时间值，其中，T4和T5之间的关系为T5－1秒≤T4≤T5；t4和t5之间的关系为t4≤t5。