CN102184161B - 基于余数系统的矩阵求逆装置及方法 - Google Patents

Abstract

本发明公开了一种基于余数系统的矩阵求逆装置及方法，它是通过特定的余数基，将传统的基于二进制补码数值表征系统的矩阵求逆的运算划分为多个并行独立的数据通道，以减小系统复杂度和关键路径时延。基于此，本发明公开的基于余数系统的矩阵求逆运算结构包括映射与解映射模块、余数系统与二进制系统转换模块、基于余数系统的n阶伴随矩阵运算模块、n阶行列式运算单元、以及用于RNS整数的符号检测和数值缩放模块。本发明以四阶正定Hermite矩阵求逆为例设计了其基于余数系统的实现结构，最后根据逆矩阵的定义，仅输出原矩阵的行列式值及其伴随矩阵。

Description

基于余数系统的矩阵求逆装置及方法

技术领域

本发明属于信号处理领域，具体地说，涉及用于通信及信号处理中的基于余数系统(RNS)的矩阵求逆(MI)的方法和实现结构。

背景技术

当代在许多信号处理、图像处理和通信方面的操作和运算，都要求有很高的吞吐量，而且许多操作都要求实时完成，这样对于算法的实现速度就有很高的要求。在数字信号处理中，有许多信号和图像处理的算法具有运算局部化、计算密集以及大多数是矩阵运算等特点，而矩阵运算的难点在于矩阵求逆。传统的矩阵求逆算法大多用处理器串行计算来实现，严重制约着计算速度的提高。

传统的矩阵求逆运算单元的VLSI实现均基于二进制权重数值表征系统，其特点是成熟、简单，但随着处理位宽的增大，其基本运算单元——乘法器和加法器的复杂度增加，关键路径长度增加，从而降低了系统的工作频率。余数系统是一种并行数值表征系统，它利用几个互为质数的余数基可将矩阵求逆中基本的乘加运算划分为几个独立、并行的处理通道，以减小各处理通道的复杂度和关键路径长度。基于RNS的矩阵求逆运算在算法的最前端考虑系统的并行实现，它以改善单个运算单元的性能为目标，而非传统的以增加处理单元个数和规模来增强系统并行度。

一个余数系统由一组给定的相互独立的余数基{m₁，m₂，...，m_L}确定，GCD(m_i，m_j)＝1(i，j∈{1，2，...，L}，i¹ j)，其中GCD(m_i，m_j)表示m_i和m_j的最大公因子。对于整数X，其RNS可表示为X＝{x₁，x₂，...，x_L}，其中x_i为X对m_i的余数。例如，整数11用余数基为{3，4，5}的RNS表示为{2，3，1}。对于基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围为

令[0，M)范围内的整数a、b、c的RNS表示分别为{a₁，a₂，...，a_L}、{b₁，b₂，...，b_L}和{c₁，c₂，...，c_L}，根据高斯模运算准则，若c_i＝(a_iΔb_i)mod m_i，则c＝<aΔb>_M，其中“Δ”表示加、减及乘法运算。

发明内容

本发明的目的是提供一种基于余数系统的矩阵求逆装置及方法，以及基于RNS的矩阵求逆实现基本结构。该发明是在传统的基于二进制系统的矩阵求逆结构上加以改进，即利用一个互质的多通道余数基，将矩阵求逆中的加法器、乘法器和存储器划分为几个相互独立运算的数据通道。

为了达到上述目的，本发明采用如下技术方案：

一种基于余数系统的矩阵求逆装置，包含：

映射模块，将二进制补码系统TCS的整数映射到余数系统RNS表示范围中，使上述整数在RNS中正负整数表示与TCS一致；

二进制到余数系统转换模块B2R，实现余数基为{m₁，m₂，...，m_L}的二进制整数到RNS整数的转换，其中L为正整数；

基于RNS的多通道n阶矩阵求逆运算单元；

符号检测模块；

数值缩放模块；

余数系统到二进制转换模块R2B，实现余数基为{m₁，m₂，...，m_L}的RNS整数到二进制整数的转换；

解映射模块，将R2B模块转换的结果映射到与TCS一致的整数表示范围内，使在RNS中正负整数表示与TCS一致。

一种基于余数系统的矩阵求逆装置，基于传统的矩阵求逆算法所对应的控制逻辑，按特定的余数基{m₁，m₂，...，m_L}将其划分为L个独立计算的余数通道，各通道运算的基本操作为模加法和模乘法运算。

一种基于余数系统的矩阵求逆装置，所述映射模块包括：加法器和数据选择器，所述加法器将输入的整数与M相加，若结果的符号为1则所述选择器将加法器的运算结果输出，否则，所述选择器直接将输入值作为输出，其中，M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围，

一种基于余数系统的矩阵求逆装置，所述二进制到余数系统转换模块B2R，依据通用B2R公式进行转换，选择余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}。

一种基于余数系统的矩阵求逆装置，所述基于RNS的多通道n阶矩阵求逆运算单元基于传统的矩阵求逆算法所对应的控制逻辑，包括乘法器和加法器，并按特定的余数基{m₁，m₂，...，m_L}将其划分为L个独立计算的余数通道，上述各通道运算的基本操作为模加法和模乘法运算。

一种基于余数系统的矩阵求逆装置，所述多通道n阶矩阵求逆运算单元，是n阶正定Hermite矩阵的求逆运算单元，由n阶伴随矩阵A^*和n阶行列式|A|，依据

求逆，最后仅输出矩阵所需的行列式值及原矩阵的伴随矩阵，该单元包括：映射模块与解映射模块、B2R转换单元与R2B转换单元、RNS整数符号检测单元、RNS数值缩放单元、n阶伴随矩阵运算单元和n阶行列式运算单元、截位单元，其中，n阶伴随矩阵运算单元和n阶行列式运算单元采用余数基{m₁，m₂，...，m_L}进行余数通道处理。

一种基于余数系统的矩阵求逆装置，所述多通道n阶矩阵求逆运算单元是四阶正定Hermite矩阵的求逆运算单元，由n阶伴随矩阵A^*和n阶行列式|A|，依据

求逆，最后仅输出矩阵所需的行列式值及原矩阵的伴随矩阵，该单元包括：

映射模块与解映射模块、B2R转换单元与R2B转换单元、RNS整数符号检测单元、RNS数值缩放单元、四阶伴随矩阵运算单元和四阶行列式运算单元、截位单元，所述四阶伴随矩阵运算单元和所述四阶行列式运算单元采用余数基{m₁，m₂，...，m_L}进行余数通道处理；所述求逆运算单元所选择的余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}；所述求逆运算单元，其中：

所述四阶伴随矩阵运算单元，包含3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的实现二阶和三阶行列式运算，通过加法器和乘法器组合实现；

所述四阶行列式运算单元，包含3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1在三阶行列式输出的基础上计算得到，通过加法器和乘法器组合实现；

上述乘法器均为复数模2¹⁵、模2¹⁶-1和模2¹⁵-1乘法器，上述各余数处理通道的基本单元，对两个RNS复整数进行模乘运算；

RNS符号检测模块，对余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}的RNS整数进行符号判断，若为负数则输出“1”，否则输出“0”。

RNS数值缩放模块，对余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}的RNS整数进行2¹⁵除法，使其运算结果在RNS表示的动态范围内；

R2B变换模块；

解映射模块；

第一截位模块和第二截位模块；

经过所述B2R转换后的余数值输入所述数据运算模块计算后，经过R2B变换模块、解映射模块和第一截位模块处理得到第一输出值，记为原矩阵的行列式值输出；

并且，经过所述数据运算模块计算后，符号检测、三级寄存器和数值缩放处理后得到的数值，再由R2B变换模块、解映射模块和第二截位模块处理得到第二输出值，即为原矩阵的伴随矩阵输出。

一种基于余数系统的矩阵求逆装置，所述余数系统到二进制转换模块R2B依据通用R2B公式进行转换，所述余数系统到二进制转换模块R2B，选择余数基{m₁，m₂，m₃}为{2¹⁵，2¹⁶-1，2¹⁵-1}，其中

输入为x₁、x₂和x₃；

x₁通过二级寄存器得到X₁＝x₁；

用于计算的模块，其中k₁满足k₁×m₃＝1 mod m₂；

用于计算

的模块；

X₂通过一级寄存器后的值与T1输入并位器，并位器输出

；

用于计算

的模块；

T₂经过一级寄存器后的值与T₃输入加法器得到的和值经过一级寄存器输出

，其中k₂满足k₂×m₂×m₃＝1 mod m₁。

一种基于余数系统的矩阵求逆装置，所述解映射模块包括：比较器，加法器和数据选择器，其中，所述比较器判断输入的数值X在RNS数域范围内的符号特性，所述加法器是二进制补码加法器，对输入的整数减去常数M，若X的符号sign(X)为1，所述选择器将所述加法器的运算结果作为输出，否则直接将输入的整数作为输出，其中，M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围，

一种基于余数系统的矩阵求逆方法，包含如下步骤：

映射步骤，将二进制补码系统TCS的整数映射到余数系统RNS表示范围中，使上述整数在RNS中正负整数表示与TCS一致；

二进制到余数系统转换B2R步骤，实现余数基为{m₁，m₂，...，m_L}的二进制整数到RNS整数的转换，其中L为自然数；

基于RNS的多通道n阶矩阵求逆运算的步骤；

符号检测步骤；

数值缩放步骤；

余数系统到二进制转换R2B步骤，实现实现余数基为{m₁，m₂，...，m_L}的RNS整数到二进制整数的转换；

解映射步骤，将R2B模块转换的结果映射到与TCS一致的整数表示范围内，使在RNS中正负整数表示与TCS一致。

本发明所述的n阶矩阵求逆结构中，包括映射与解映射、二进制与余数系统转换和基于余数通道运算的n阶伴随矩阵和n阶行列式运算单元，以及与之对应的RNS整数符号检测和数值缩放单元。本发明设计的基于RNS的矩阵求逆实现结构，并不限定具体的余数基形式和矩阵的维数。

对n阶矩阵求逆，使用余数基为{m₁，m₂，...，m_L}。将二进制补码系统(TCS)的数值动态范围映射到余数系统(RNS)的数值动态范围，映射后的整数对各余数基进行模运算转换到RNS，对余数基m_i所取的余数作为第i个通道的运算数据(通道数即余数基的个数L)，L个运算通道的计算结果经过符号检测和数值缩放后，从余数系统整数转换为二进制整数，再进行动态范围映射，调整使之与TCS相同。对应余数基m_i的第i个运算通道完成RNS运算。

对四阶正定Hermite矩阵基于RNS的矩阵求逆，采用的余数基为{m₁，m₂，...，m_L}，并采用了基于伴随矩阵的算法，一个n阶可逆矩阵A的逆矩阵可表示为：

$A^{-1}=\frac{1}{\left|A\right|}{A}^{*}---\left(1\right)$

按照式(1)，逆矩阵由两部分组成：n阶伴随矩阵A^*和n阶行列式|A|。其控制逻辑部分与采用相同算法的基于TCS的矩阵求逆运算的相同。在该实例中，将矩阵求逆中的乘法和加法运算划分为L个相互独立的运算通道，各通道的基本运算为模m₁、模m₂……模m_L加法和乘法运算。

本发明是通过特定的余数基，将传统的基于二进制补码数值表征系统的矩阵求逆的运算划分为多个并行独立的数据通道，以减小系统复杂度和关键路径时延。

附图说明

图1是基于RNS的矩阵求逆运算实现结构示意图；

图2是TCS到RNS动态范围映射模块示意图；

图3是RNS到TCS解映射模块示意图；

图4是按照本发明实施例配置的基于RNS的四阶正定Hermite矩阵求逆示意图；

图5是按照本发明实施例配置的二进制系统到余数系统转换模块示意图；

图6是按照本发明实施例配置的余数系统到二进制系统转换模块示意图；

图7是按照本发明实施例配置的基于RNS的数据运算单元示意图；

图8是按照本发明实施例配置的二阶行列式计算单元示意图；

图9是按照本发明实施例配置的三阶行列式计算单元示意图；

图10是按照本发明实施例配置的复数模乘法器示意图。

具体实施方式

下面结合具体实施方式对本发明的上述发明内容作进一步的详细描述。

但不应将此理解为本发明上述主题的范围仅限于下述实施例。在不脱离本发明上述技术思想情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的范围内。

见图1、一种基于余数系统的矩阵求逆装置，包含：

映射模块，将二进制补码系统TCS的整数映射到余数系统RNS表示范围中，使上述整数在RNS中正负整数表示与TCS一致；

二进制到余数系统转换模块B2R，实现余数基为{m₁，m₂，...，m_L}的二进制整数到RNS整数的转换，其中L为正整数；

基于RNS的多通道n阶矩阵求逆运算单元；

符号检测模块；

数值缩放模块；

余数系统到二进制转换模块R2B，实现余数基为{m₁，m₂，...，m_L}的RNS整数到二进制整数的转换；

解映射模块，将R2B模块转换的结果映射到与TCS一致的整数表示范围内，使在RNS中正负整数表示与TCS一致。

基于余数系统的矩阵求逆装置，是基于传统的矩阵求逆算法所对应的控制逻辑，按特定的余数基{m₁，m₂，...，m_L}将其划分为L个独立计算的余数通道，各通道运算的基本操作为模加法和模乘法运算。

基于余数系统的矩阵求逆装置，其中所述映射模块包括：加法器和数据选择器，所述加法器将输入的整数与M相加，若结果的符号为1则所述选择器将加法器的运算结果输出，否则，所述选择器直接将输入值作为输出，其中，M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围，

基于余数系统的矩阵求逆装置，其中所述二进制到余数系统转换模块B2R，依据通用B2R公式进行转换，所述的二进制到余数系统转换模块B2R，选择余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}。

基于余数系统的矩阵求逆装置，其中所述基于RNS的多通道n阶矩阵求逆运算单元基于传统的矩阵求逆算法所对应的控制逻辑，包括乘法器和加法器，并按特定的余数基{m₁，m₂，...，m_L}将其划分为L个独立计算的余数通道，上述各通道运算的基本操作为模加法和模乘法运算。

基于余数系统的矩阵求逆装置，所述的多通道n阶矩阵求逆运算单元，是n阶正定Hermite矩阵的求逆运算单元，由n阶伴随矩阵A^*和n阶行列式|A|，依据

求逆，最后仅输出矩阵所需的行列式值及原矩阵的伴随矩阵，该单元包括：映射模块与解映射模块、B2R转换单元与R2B转换单元、RNS整数符号检测单元、RNS数值缩放单元、n阶伴随矩阵运算单元和n阶行列式运算单元、截位单元，其中，n阶伴随矩阵运算单元和n阶行列式运算单元采用余数基{m₁，m₂，...，m_L}进行余数通道处理。

基于余数系统的矩阵求逆装置，所述的n阶矩阵求逆运算单元，其中，所述对应余数基m_i的运算通道包括：

数据分配模块；

二阶行列式计算模块；

n阶行列式计算模块。

基于余数系统的矩阵求逆装置，所述的n阶矩阵求逆运算单元中的n阶行列式计算模块，

基于余数系统的矩阵求逆装置，所述的多通道n阶矩阵求逆运算单元是四阶正定Hermite矩阵的求逆运算单元，由n阶伴随矩阵A^*和n阶行列式|A|，依据

求逆，最后仅输出矩阵所需的行列式值及原矩阵的伴随矩阵，该单元包括：

映射模块与解映射模块、B2R转换单元与R2B转换单元、RNS整数符号检测单元、RNS数值缩放单元、数据运算单元(包括四阶伴随矩阵运算单元和四阶行列式运算单元)、截位单元，所述四阶伴随矩阵运算单元和所述四阶行列式运算单元采用余数基{m₁，m₂，...，m_L}进行余数通道处理。

基于余数系统的矩阵求逆装置所述的求逆运算单元，所选择的余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}。

基于余数系统的矩阵求逆装置，所述的求逆运算单元，其中：

所述四阶伴随矩阵运算单元，包含3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的实现二阶和三阶行列式运算，通过加法器和乘法器组合实现；

所述四阶行列式运算单元，包含3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1在三阶行列式输出的基础上计算得到，通过加法器和乘法器组合实现；

所述数据运算步骤，包含四阶伴随矩阵运算和四阶行列式运算，运算过程中分3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的现实二阶和三阶行列式运算，三阶行列式的输出即为四阶伴随矩阵的元素，在三阶行列式输出的基础上计算得到四阶行列式，这些运算均可通过加法和乘法组合实现；

上述乘法器均为复数模2¹⁵、模2¹⁶-1和模2¹⁵-1乘法器，上述各余数处理通道的基本单元，对两个RNS复整数进行模乘运算；

RNS符号检测模块，对余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}的RNS整数进行符号判断，若为负数则输出“1”，否则输出“0”。

RNS数值缩放模块，对余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}的RNS整数进行2¹⁵除法，使其运算结果在RNS表示的动态范围内；

R2B变换模块；

解映射模块；

第一截位模块和第二截位模块；

经过所述B2R转换后的余数值输入所述数据运算模块计算后，经过R2B变换模块、解映射模块和第一截位模块处理得到第一输出值，记为原矩阵的行列式值输出；

并且，经过所述数据运算模块计算后，符号检测、三级寄存器和数值缩放处理后得到的数值，再由R2B变换模块、解映射模块和第二截位模块处理得到第二输出值，即为原矩阵的伴随矩阵输出。

经过所述数据运算步骤，包含四阶伴随矩阵运算和四阶行列式运算，运算过程中分3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的现实二阶和三阶行列式运算，三阶行列式的输出即为四阶伴随矩阵的元素，在三阶行列式输出的基础上计算得到四阶行列式，这些运算均可通过加法和乘法组合实现。

基于余数系统的矩阵求逆装置，所述的基于余数系统的矩阵求逆装置，其中所述余数系统到二进制转换模块R2B依据通用R2B公式进行转换。

基于余数系统的矩阵求逆装置，所述的余数系统到二进制转换模块R2B，选择余数基{m₁，m₂，m₃}为{2¹⁵，2¹⁶-1，2¹⁵-1}，其中

输入为x₁、x₂和x₃；

x₁通过二级寄存器得到X₁＝x₁；

用于计算

的模块，其中k₁满足k₁×m₃＝1 mod m₂；

用于计算

的模块；

X₂通过一级寄存器后的值与T1输入并位器，并位器输出

；

用于计算

的模块；

T₂经过一级寄存器后的值与T₃输入加法器得到的和值经过一级寄存器输出，其中k₂满足k₂×m₂×m₃＝1 mod m₁。

基于余数系统的矩阵求逆装置，其中所述解映射模块包括：比较器，加法器和数据选择器，其中，所述比较器判断输入的数值X在RNS数域范围内的符号特性，所述加法器是二进制补码加法器，对输入的整数减去常数M，若X的符号sign(X)为1，所述选择器将所述加法器的运算结果作为输出，否则直接将输入的整数作为输出，其中，M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围，

一种基于余数系统的矩阵求逆方法，包含如下步骤：

映射步骤，将二进制补码系统TCS的整数映射到余数系统RNS表示范围中，使上述整数在RNS中正负整数表示与TCS一致；

二进制到余数系统转换B2R步骤，实现余数基为{m₁，m₂，...，m_L}的二进制整数到RNS整数的转换，其中L为正整数；

基于RNS的多通道n阶矩阵求逆运算的步骤；

符号检测步骤；

数值缩放步骤；

余数系统到二进制转换R2B步骤，实现实现余数基为{m₁，m₂，...，m_L}的RNS整数到二进制整数的转换；

解映射步骤，将R2B模块转换的结果映射到与TCS一致的整数表示范围内，使在RNS中正负整数表示与TCS一致。

一种基于余数系统的矩阵求逆方法，基于传统的矩阵求逆算法所对应的控制逻辑，按特定的余数基{m₁，m₂，...，m_L}将其划分为L个独立计算的余数通道，各通道运算的基本操作为模加法和模乘法运算。

一种基于余数系统的矩阵求逆方法，其中所述映射步骤包括：将输入的整数与M相加，若结果的符号为1则相加运算的结果输出，否则直接将输入的值作为输出，其中，M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围，

一种基于余数系统的矩阵求逆方法，其中所述二进制到余数系统转换模块B2R，依据通用B2R公式进行转换。

一种基于余数系统的矩阵求逆方法，所述的二进制到余数系统转换模块B2R，选择余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}。

一种基于余数系统的矩阵求逆方法，其中所述基于RNS的多通道n阶矩阵求逆运算基于传统的矩阵求逆算法所对应的控制逻辑，按特定的余数基{m₁，m₂，...，m_L}将其划分为L个独立计算的余数通道，上述各通道运算的基本操作为模加法和模乘法运算。

一种基于余数系统的矩阵求逆方法，所述的多通道n阶矩阵求逆运算步骤，是n阶正定Hermite矩阵的求逆运算，由n阶伴随矩阵A^*和n阶行列式|A|，依据

求逆，该步骤包括：

映射和B2R步骤；

数据运算步骤，其中包括n阶伴随矩阵运算和n阶行列式运算；

RNS整数符号检测步骤；

RNS数值缩放步骤；

R2B转换和解映射步骤；

截位步骤；

其中，数据运算单元采用余数基{m₁，m₂，...，m_L}进行余数通道处理。

一种基于余数系统的矩阵求逆方法，所述的n阶矩阵求逆运算，其中，所述对应余数基m_i的运算通道执行的运算步骤包括：

数据分配；

二阶行列式计算；

n阶行列式计算步骤依据通用公式运算。

一种基于余数系统的矩阵求逆方法，所述的n阶矩阵求逆运算单元中的n阶行列式计算步骤，执行通用公式运算。

一种基于余数系统的矩阵求逆方法，所述的多通道n阶矩阵求逆运算是四阶正定Hermite矩阵的求逆运算，由n阶伴随矩阵A^*和n阶行列式|A|，依据

求逆，该运算包括步骤：

映射和B2R步骤；

数据运算步骤，其中包括四阶伴随矩阵运算和四阶行列式运算；

RNS整数符号检测步骤；

RNS数值缩放步骤；

R2B转换和解映射步骤；

截位步骤；

其中，所述数据运算单元采用余数基{m₁，m₂，...，m_L}进行余数通道处理。

一种基于余数系统的矩阵求逆方法，所述的求逆运算单元，所选择的余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}。

一种基于余数系统的矩阵求逆方法，所述的求逆运算，其中：

所述数据运算步骤，包含四阶伴随矩阵运算和四阶行列式运算，运算过程中分3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的现实二阶和三阶行列式运算，三阶行列式的输出即为四阶伴随矩阵的元素，在三阶行列式输出的基础上计算得到四阶行列式，这些运算均可通过加法和乘法组合实现；

上述乘法均为复数模2¹⁵、模2¹⁶-1和模2¹⁵-1乘法，对两个RNS复整数进行模乘运算；

RNS符号检测步骤，对余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}的RNS整数进行符号判断，若为负数则输出“1”，否则输出“0”。

RNS数值缩放步骤，对余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}的RNS整数进行2¹⁵除法，使其运算结果在RNS表示的动态范围内；

R2B变换步骤；

解映射步骤；

第一截位步骤和第二截位步骤；

经过所述B2R转换后的余数值进行所述的数据运算，得到四阶行列式值，经由所述R2B变换和所述解映射、第一截位处理得到第一输出值，即为原矩阵的行列式值；

并且，所述B2R转换后的余数值进行所述的数据运算后，得到三阶行列式值，经由所述符号检测、三阶寄存器和数值缩放后，再经由所述R2B变换、解映射、第二截位处理得到第二输出值，即为原矩阵的伴随矩阵输出。

一种基于余数系统的矩阵求逆方法，所述的基于余数系统的矩阵求逆方法，其中所述余数系统到二进制转换R2B步骤依据通用R2B公式进行转换。

一种基于余数系统的矩阵求逆方法，所述的余数系统到二进制转换R2B步骤，选择余数基{m₁，m₂，m₃}为{2¹⁵，2¹⁶-1，2¹⁵-1}，其中

输入为x₁、x₂和x₃；

x₁通过二级寄存器得到X₁＝x₁；

计算

，其中k₁满足k₁×m₃＝1 mod m₂；

计算 $T_1={<X_1-X_2>}_{m_1}$ ；

X₂通过一级寄存后的值与T1进行并位，输出

；

计算 $T_3=-[{<X_1-X_2>}_{m_1}\&times;2^{16}+{<X_1-X_2>}_{m_1}\&times;2^{15}]+{<X_1-X_2>}_{m_1}$ ；

T₂经过一级寄存后的值与T₃输入加法器，得到的和值经过一级寄存，输出

，其中k₂满足k₂×m₂×m₃＝1 mod m₁。

一种基于余数系统的矩阵求逆方法，其中所述解映射步骤包括：比较判断输入的数值X在RNS数域范围内的符号特性，执行二进制补码加法，对输入的整数减去常数M，若X的符号sign(X)为1，将所述加法的运算结果作为输出，否则直接将输入的整数作为输出，其中，M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围，

本发明是一种用于数字系统的矩阵求逆运算的装置和方法。本发明可在信号处理、图像处理和通信等系统中应用。

在本实例中，取余数基{2¹⁵，2¹⁶-1，2¹⁵-1}为例，设计了映射和解映射、二进制与余数系统转换、RNS整数数值缩放以及RNS整数符号检测等，详细描述对四阶正定Hermite矩阵RNS矩阵求逆。

图1示出了基于RNS的矩阵求逆运算实现结构。由于在同等位宽下，RNS的动态范围、有符号数表示范围与传统的二进制补码系统(TCS)不同，映射模块101完成两者的动态范围映射，使得RNS和TCS的正负数表示在数值上保持一致。二进制到余数系统转换器(B2R)102将映射后的整数转换到余数系统，其基本操作为用映射后的整数对各余数基进行模运算，取余数作为各通道的运算数据。在B2R模块中所采用的余数基个数决定了基于RNS的数据处理单元103的独立运算通道个数，每个独立运算通道均由模加法器、模乘法器和控制逻辑构成。在本实施例中，实现四阶正定Hermite矩阵求逆运算，需要完成分别完成二阶、三阶和四阶行列式的运算，之后，要对处理后的数据进行符号检测104和数值缩放105。余数系统到二进制转换模块(R2B)106将103的计算结果转换为二进制整数，解映射模块107根据RNS的有符号数表示范围进行调整使之与TCS相同。

图1与图4——图1中，数据处理单元103输出连接符号检测104和数值缩放105，然后直接输入R2B106；图4是基于RNS的四阶正定Hermite矩阵求逆结构，其中，信号clk、rst和en分别为全局的时钟、复位和使能信号，在数据运算403完成后，输出两个数据，一是三阶行列式值Mdet3，另一个是四阶行列式值Mdet4；然后，四阶行列式值Mdet4直接输入到R2B模块407和解映射模块408，最后再经第一截位模块409(1)处理，得到最终的原矩阵的四阶行列式值DET；而三阶行列式值Mdet3输入到三级寄存器404、符号检测405和数值缩放模块406处理后，再输入到R2B模块407和解映射模块408，最后再经第二截位模块409(2)处理，得到最终的原矩阵的伴随矩阵元素输出AMT。

图4与图7——图7是基于RNS的数据运算单元，对应于图4中403模块，它主要用于完成三阶和四阶行列式的计算，四阶行列式是在三阶的基础上计算得到的，而三阶又是在二阶的基础上计算得到的，因此，最初先完成二阶行列式的计算。

图2示出了TCS到RNS动态范围映射模块。加法器201对输入的整数X加上常数M(M是余数基为{m₁，m₂，...，m_L}的RNS所能表示的整数动态范围

)，若X的符号sign(X)为1(即为负数)，则选择器202将加法器201的运算结果作为输出，否则直接将X作为输出。

图3示出了RNS到TCS解映射模块。解映射模块与映射模块101实现的操作相反，首先经R/B转换后得到二进制无符号整数X，比较器301判断X在RNS数域范围内的符号特性。二进制补码加法器302对输入的整数X减去常数M，若X的符号sign(X)为1(即为负数)，则选择器303将加法器302的运算结果作为输出，否则直接将X作为输出。

图4是根据本实例配置的基于RNS的四阶正定Hermite矩阵求逆实现结构示意图。本实施例中选择的余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}，经映射模块401后的整数位宽为46比特(所选余数基的动态范围为46比特，所以这里的经401后出来的结果也对应的是46比特)，结合余数基{2¹⁵，2¹⁶-1，2¹⁵-1}，则映射模块401和解映射模块408中的M取值为70365522984960。B2R模块402实现对输入二进制整数的余数基，也即对模2¹⁵、模2¹⁶-1和模2¹⁵-1进行运算。数据运算模块403用于依次完成二阶、三阶和四阶行列式的计算，其输出分为两部分，一部分是三阶行列式值Mdet3，另一部分是四阶行列式值Mdet4。对于模块403的输出Mdet3做三级寄存404、符号检测405和数值缩放406，防止后续运算出现溢出。R2B模块407分别将伴随矩阵和四阶行列式运算得到的RNS整数转换为二进制整数。截位模块409根据性能需求对解映射的输出做相应的截位操作。

图5是根据本实施例配置的B2R模块示意图。本实施例中选择的余数基为{2¹⁵，2¹⁶-1，2¹⁵-1}，经映射模块101后的整数位宽为46比特(所选余数基的动态范围为46比特，所以这里的经401后出来的结果也对应的是46比特)。501完成模2¹⁵运算，直接取输入数据的低15比特作为该通道的余数x₁；502和503分别对输入数据最高位补2个0和14个0，使扩展后的数据宽度分别为16和15的整数倍；N₂₁为502输出数据的第47～32比特，N₂₂为502输出数据的第31～16比特，N₂₃为502输出数据的第15～0比特；N₃₁为503输出数据的第59～45比特，N₃₂为503输出数据的第44～30比特，N₃₃为503输出数据的第29～15比特，N₃₄为503输出数据的第14～0比特。模2¹⁶-1加法器504对N₂₁、N₂₂和N₂₃进行模加运算得到该通道的余数x₂；模2¹⁵-1加法器505对N₃₁、N₃₂、N₃₃和N₃₄进行模加运算得到该通道的余数x₃，选择器510对N₃₁和N₃₄的和做一个选通，如果它们的和为全1，则输出0，否则输出为该和。延迟单元506为一级寄存器，延迟单元507为二级寄存器，延迟单元508为三级寄存器。

图6是根据本实施例配置中的余数系统到二进制系统转换(R2B)单元示意图。在本发明实施例中，先将选定的余数基排序为{2¹⁵，2¹⁶-1，2¹⁵-1}(用{m₁，m₂，m₃}来表示)，在R2B模块中各余数通道对应的输入为x₁、x₂和x₃。令X₁＝x₁，模块614用于计算式(2)：

$X_2=x_3+{<k_1\&times;(x_2-x_3)>}_{m_2}\&times;m_3$ (2)

式(2)中的k₁为满足k₁×m₃＝1 mod m₂，在此算得k₁＝65533。最终的R2B输出可由下式算得：

$X=X_2+{<k_2\&times;(X_1-X_2)>}_{m_1}\&times;m_2\&times;m_3$ (3)

其中公式(3)中的k₂为满足k₂×m₂×m₃＝1 mod m₁，在此算得k₂＝1。式(3)可化简为：

X＝T₂+T₃              (4)

其中

$T_1={<X_1-X_2>}_{m_1}$ (5)

$T_2=X_2+2^{31}\&times;{<X_1-X_2>}_{m_1}$ (6)

$T_3=-[{<X_1-X_2>}_{m_1}\&times;2^{16}+{<X_1-X_2>}_{m_1}\&times;2^{15}]+{<X_1-X_2>}_{m_1}$ (7)

模块615用于计算T₁，模块606用于计算T₂，模块616用于计算T₃。延迟单元604为一级寄存器。延迟单元601为二级寄存器。

图7是根据本实施例配置的基于RNS的某一数据通路的数据运算单元示意图，用来计算二阶，三阶和四阶的行列式，对应于图4中403。模块701实现对输入数据的分配操作。模块702实现单个二阶行列式的计算；704实现单个三阶行列式的计算，其输出即为伴随矩阵的输出；709用于计算四阶行列。模块707用于计算全部的二阶行列式，708用于计算全部的三阶行列式。707和708模块的实现结构分别见图8和图9。延迟单元703为一级寄存器。根据Hermite矩阵的性质，Hermite矩阵的伴随矩阵还是Hermite矩阵，因此，对于四阶的伴随矩阵，仅输出其下三角的10个元素。设原矩阵为A＝(a_ij)_4×4，其伴随矩阵可表示为A^*＝(A_ji)_4×4，其中a_ij为矩阵A的第i行第j列的元素，A_ji为a_ij的代数余子式。伴随矩阵的下三角十个元素的计算公式如式(9)～式(18)，以A₁₁为例，其中a₂₂表示矩阵A第二行第二列的元素，DET3434表示原矩阵A第三行第四行第三列第四列交叉得到的二阶子式，即如式(8)所示。

$\mathrm{DET}3434=\left|\begin{array}{cc}{a}_{33}& a_{34}\\ a_{43}& a_{44}\end{array}\right|=a_{33}\&times;a_{44}-a_{34}\&times;a_{43}---\left(8\right)$

A₁₁＝a₂₂×DET3434-a₃₂×DET2434+a₄₂×DET2334          (9)

A₁₂＝-(a₁₂×DET3434-a₃₂×DET1434+a₄₂×DET1334)       (10)

A₁₃＝a₁₂×DET2434-a₂₂×DET1434+a₄₂×DET1234          (11)

A₁₄＝-(a₁₂×DET2334-a₂₂×DET1334+a₃₂×DET1234)       (12)

A₂₂＝a₁₁×DET3434-a₃₁×DET1434+a₄₁×DET1334          (13)

A₂₃＝-(a₁₁×DET2434-a₂₁×DET1434+a₄₁×DET1234)       (14)

A₂₄＝a₁₁×DET2334-a₂₁×DET1334+a₃₁×DET1234          (15)

A₃₃＝a₁₁×DET2424-a₂₁×DET1424+a₄₁×DET1224          (16)

A₃₄＝-(a₁₁×DET2324-a₂₁×DET1324+a₃₁×DET1224)       (17)

A₄₄＝a₁₁×DET2323-a₃₁×DET1323+a₃₁×DET1223          (18)

数据运算模块首先对前一模块送来的信源数据进行第一数据分配模块701(1)，分别用于计算后续的二阶行列式702，所得结果再经第二数据分配模块701(2)进行分配，与矩阵A的相应元素进行乘加运算，在模块704中完成三阶行列式值的计算，三阶行列式值与矩阵A相应元素再经第三数据分配模块701(3)处理后，输入到709模块中完成四阶行列式的计算。伴随矩阵元素计算分配方案参见表1。

表1伴随矩阵元素计算分配方案

如表1所示，设计需要计算互不相同的三阶行列式10个，在4个时钟周期全部完成，前三个时钟周期每次完成3个三阶行列式计算，最后一个时钟内完成1个三阶行列式计算。下面以计算第一组伴随矩阵元素A₁₄，A₂₄，A₃₄为例说明如何对输入信源数据分配。计算上述三个伴随矩阵元素需要用到的六个二阶行列式如表1所示，对应需要的不重复的信源矩阵元素为a₃₂，a₄₂，a₃₃，a₄₃，a₂₂，a₄₁，a₃₁，a₂₁，数据分配模块即选择上述八个元素对应地输入到各二阶行列式计算模块D2中，二阶行列式计算完毕后，再一次的数据分配执行选择信源数据的延时数据与上述二阶行列式计算结果，进行各三阶行列式计算。各组数据选择原理与之类似。

四阶行列式的计算如式(19)所示。前三个时钟周期每次有3个三阶行列式的计算结果到达图4中的模块STORE_DET3中的数据选择模块，数据选择模块依次选出A₁₄，A₁₃，A₁₂和A₁₁，与STORE_DET3中输出的信源矩阵的时延数据一并送入乘法器，计算结果存入寄存器，在以后的三个时钟周期内，每个时钟周期得到一个类似的结果，均存入寄存器，最后将四个寄存器的值相加即可得四阶行列式的值。

|A|＝a₁₁×A₁₁+a₂₁×A₂₁+a₃₁×A₃₁+a₄₁×A₄₁        (19)

依此类推，对比图7和图8可以看出，N阶行列式的结构是在N-1阶行列式结构的基础上，再分别在下面增加一个模乘法器和一个模加法器。

图8是根据本实施例配置的基于RNS的二阶行列式运算模块707中运算单元DET2示意图。其中，模乘法器801为各余数运算通道中的模乘法器，输入与该通道的余数分量有关，m_i通道中实现模m_i乘法运算，例如：2¹⁵通道中实现模2¹⁵乘法运算、2¹⁵-1通道中实现模2¹⁵-1乘法运算。模减法器802用模加法器来实现，对输入的减数根据余数通道做相应的变换，m_i通道中，若m_i＝2^P，则减数应为P比特的补码，而若m_i＝2^P-1，则减数为P比特的反码，例如：2¹⁵通道中减数应该为其15比特的补码，2¹⁵-1通道中减数为其15比特的反码，2¹⁶-1通道中减数为其16比特的反码。(图7中DET2的输入就是映射之后的输出，801(2)的输出为减数)。

图9是根据本实例配置的基于RNS的三阶行列式运算模块708中运算单元DET3示意图。模乘法器901为各余数运算通道中的模乘法器，输入与该通道的余数基m_i有关，其中的一个输入为二阶行列式的输出DET2_1、DET2_2、DET2_3，另外一个输入为经延迟后的B2R的输出a1、a2、a3(a1、a2、a3是相同的)。模减法器902用模加法器来实现，对输入的减数根据余数通道做相应的变换，m_i通道中，若m_i＝2^P，则减数应为P比特的补码，而若m_i＝2^P-1，则减数为P比特的反码，例如：2¹⁵通道中减数应该为其15比特的补码，2¹⁵-1通道中减数为其15比特的反码。模加法器903为各余数通道的模加法器。(901(2)的输出为减数)。

图10是根据本实施例配置中的复数模乘法器示意图。与TCS中的复数乘法器类似，1001完成特定余数运算通道的模乘法运算，最后1002和1003分别完成模减法和模加法运算。(1001(2)的输出为减数)。

基于RNS的矩阵求逆运算可以用DSP、FPGA或ASIC等大规模集成电路或是专用数字处理器、通用计算机结合算法软件、计算机代码来实现。

B2R

从普通二进制到到余数系统的转换称为“余数系统的前向转换(B2R)”。余数系统与普通二进制系统之间的转换，均依赖于一定的余数基。本模块中采用的余数基就为{2ⁿ，2ⁿ⁺¹-1，2ⁿ-1}，其中n＝15。本模块的功能就是用于得到基于这组余数基的余数。B2R模块的输入数据是一个46比特的二进制数据datin，得到的输出是15比特的rem32768、16比特的rem65535和15比特的rem32767，分别代表模32768、65535和32767之后的余数。具体算法如下：

①模32768

要得到模32768的余数，只需要截取输入数据的低15位作为输出即可，即。

rem32768＝datin[14:0]            (0-20)

②模65535

将输入的datin高位补零扩为48位的datin_new然后进行如下式(0-21)的操作。

rem65535＝<N₂₁+N₂₂+N₂₃>₆₅₅₃₅            (0-21)

其中N₁、N₂、N₃均为16比特的二进制流：

$\left\{\begin{array}{c}{N}_{21}=\mathrm{datin}\_\mathrm{new}[47:32]\\ N_{22}=\mathrm{datin}\_\mathrm{new}[31:16]\\ N_{23}=\mathrm{datin}\_\mathrm{new}[15:0]\end{array}\right.---(0-22)$

要完成式(0-21)的操作，需要两个模65535的加法器。

③模32767

将输入的datin高位补零扩为60位的datin_new1然后进行如式(0-23)的操作。

rem32767＝<N₃₁+N₃₂+N₃₃+N₃₄>₃₂₇₆₇        (0-23)

其中N₁、N₂、N₃、N₄均为15比特的二进制流：

$\left\{\begin{array}{c}{N}_{31}=\mathrm{datin}\_\mathrm{new}[59:45]\\ N_{32}=\mathrm{datin}\_\mathrm{new}[44:30]\\ N_{33}=\mathrm{datin}\_\mathrm{new}[29:15]\\ N_{34}=\mathrm{datin}\_\mathrm{new}[14:0]\end{array}\right.---(0-24)$

由于N₁的最大值是二进制流000_0000_0000_0001，可以用一个简单的选择器和二进制加法器来替代一个模32767的加法器。

在这里需要用到两个模32767的加法器和一个15-bit二进制加法器。

R2B

由于在矩阵求逆的RNS设计时，我们采用了{2¹⁵，2¹⁶-1，2¹⁵-1}这样的一组余数基，用{m₁，m₂，m₃}表示，其动态范围为[0，M-1]，其中M＝2¹⁵×(2¹⁶-1)×(2¹⁵-1)。一个在动态内的二进制数X可以表示为(x₁，x₂，x₃)。x₁、x₂、x₃的值由以下式子给出：

$x_{\mathrm{1,14}}...x_{\mathrm{1,0}}=x_1={<X>}_{m_1}---(0-25)$

$x_{\mathrm{2,15}}...x_{\mathrm{1,0}}=x_2={<X>}_{m_2}---(0-26)$

$x_{\mathrm{3,14}}...x_{\mathrm{3,0}}=x_3={<X>}_{m_3}---(0-27)$

R2B的算法如下：

X₁＝x₁                        (0-28)

$X_2=x_3+{[k_1\&times;(x_2-x_3)]}_{m_2}\&times;m_3$ (0-29)

其中公式(0-29)中的k₁为满足k₁×m₃＝1 mod m₂，在此算得k₁＝65533。

$X=X_2+{[k_2\&times;(X_1-X_2)]}_{m_1}\&times;m_2\&times;m_3$ (0-30)

其中公式(0-30)中的k₂为满足k₂×m₂×m₃＝1 mod m₁，在此算得k₂＝1，X则为R2B的最终输出。

而公式(0-29)可以做如下简化：

$X_2=x_3+{[k_1\&times;(x_2-x_3)]}_{m_2}\&times;m_3$ (0-31)

$=x_3+2^{15}\&times;{[2\&times;(x_3-x_2)]}_{m_2}-{[2\&times;(x_3-x_2)]}_{m_2}$

其中

可以通过简单的并位来实现，所以公式(0-31)只需要一个模2¹⁶-1加法器。而公式(0-30)可以做如下展开：

$X=X_2+{[k_2\&times;(X_1-X_2)]}_{m_1}\&times;m_2\&times;m_3$ (0-32)

$=X_2+2^{31}\&times;{(X_1-X_2)}_{m_1}-[{(X_1-X_2)}_{m_1}\&times;2^{16}+{(X_1-X_2)}_{m_1}\&times;2^{15}]+{(X_1-X_2)}_{m_1}$

其中只需要一个15比特加法器来实现，而

可以通过简单的并位实现；

中由于两个加数的低15比特全为0，所以只需要用一个16比特二进制加法器即可，对加法器的输出结果进行求补并与

进行拼接，再对高位进行扩位并与

的结果进行相加即可得到最终的结果。

Claims (4)

1.一种基于余数系统的矩阵求逆装置，其特征在于，包含：

映射模块，将二进制补码系统TCS的整数映射到余数系统RNS表示范围中，使上述整数在RNS中正负整数表示与TCS一致；

二进制到余数系统转换模块B2R，实现余数基为{m₁,m₂,...,m_L}的二进制整数到RNS整数的转换，其中L为正整数，选择余数基{m₁,m₂,...,m_L}为{2¹⁵,2¹⁶-1,2¹⁵-1}；

基于RNS的多通道n阶矩阵求逆运算单元；

符号检测模块；

数值缩放模块；

余数系统到二进制转换模块R2B，实现余数基为{m₁,m₂,...,m_L}的RNS整数到二进制整数的转换；

解映射模块，将R2B模块转换的结果映射到与TCS一致的整数表示范围内，使在RNS中正负整数表示与TCS一致；

所述多通道n阶矩阵求逆运算单元是四阶正定Hermite矩阵的求逆运算单元，由n阶伴随矩阵A^*和n阶行列式|A|，依据求逆，最后仅输出矩阵所需的行列式值及原矩阵的伴随矩阵元素，所述四阶正定Hermite矩阵的求逆运算单元包括四阶伴随矩阵运算单元和四阶行列式运算单元；所述四阶伴随矩阵运算单元和所述四阶行列式运算单元采用余数基{2¹⁵,2¹⁶-1,2¹⁵-1}进行余数通道处理；其中：

所述四阶伴随矩阵运算单元包含3个余数运算通道，所述每个余数运算通道分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的二阶和三阶行列式运算，得到三阶行列式值，通过加法器和乘法器组合实现；

所述四阶行列式运算单元包含3个余数运算通道，所述每个余数运算通道在三阶行列式输出的基础上分别进行模2¹⁵、模2¹⁶-1和模2¹⁵-1的四阶行列式运算，得到四阶行列式值，通过加法器和乘法器组合实现；

所述乘法器均为复数模2¹⁵、模2¹⁶-1和模2¹⁵-1乘法器，所述各余数通道对两个RNS复整数进行模乘运算；

所述符号检测模块，对余数基为{2¹⁵,2¹⁶-1,2¹⁵-1}的RNS整数进行符号判断，若为负数则输出“1”，否则输出“0”；

所述数值缩放模块，对余数基为{2¹⁵,2¹⁶-1,2¹⁵-1}的RNS整数进行2¹⁵除法，使其运算结果在RNS表示的动态范围内；

经过所述二进制到余数系统转换模块B2R转换后的余数值输入四阶正定Hermite矩阵的求逆运算单元计算后，得到的四阶行列式值经过余数系统到二进制转换模块R2B、解映射模块和第一截位模块处理得到第一输出值，即为原矩阵的行列式值；

并且，经过四阶正定Hermite矩阵的求逆运算单元计算后，得到的三阶行列式值经过符号检测模块、三级寄存器和数值缩放处理模块后得到的数值，再由余数系统到二进制转换模块R2B、解映射模块和第二截位模块处理得到第二输出值，即为原矩阵的伴随矩阵元素。

2.如权利要求1所述的装置，其特征在于，所述映射模块包括：加法器和数据选择器，所述加法器将输入的整数与M相加，若结果的符号为1则所述选择器将加法器的运算结果输出，否则，所述选择器直接将输入值作为输出，其中，M是余数基为{m₁,m₂,...,m_L}的RNS所能表示的整数动态范围，

3.如权利要求1所述的基于余数系统的矩阵求逆装置，其特征在于，所述余数系统到二进制转换模块R2B依据通用R2B公式进行转换，所述余数系统到二进制转换模块R2B，选择余数基{m₁,m₂,m₃}为{2¹⁵,2¹⁶-1,2¹⁵-1}，其中

输入为x₁、x₂和x₃；

x₁通过二级寄存器得到X₁=x₁；

用于计算

的模块，其中k₁满足k₁×m₃=1modm₂；

用于计算 $T_1={\&lang;X_1-X_2\&rang;}_{m_1}$ 的模块；

X₂通过一级寄存器后的值与T₁输入并位器，并位器输出 $T_2=X_2+2^{31}\&times;{\&lang;X_1-X_2\&rang;}_{m_1};$

用于计算 $T_3=-[{\&lang;X_1-X_2\&rang;}_{m_1}\&times;2^{16}+{\&lang;X_1-X_2\&rang;}_{m_1}\&times;2^{15}]+{\&lang;X_1-X_2\&rang;}_{m_1}$ 的模块；

T₂经过一级寄存器后的值与T₃输入加法器得到的和值经过一级寄存器输出 $X=X_2+{\&lang;k_2\&times;(X_1-X_2)\&rang;}_{m_1}\&times;m_2\&times;m_3,$ 其中k₂满足k₂′m₂′m₃=1modm₁。

4.如权利要求1所述的基于余数系统的矩阵求逆装置，其特征在于，所述解映射模块包括：比较器，加法器和数据选择器，其中，所述比较器判断输入的数值X在RNS数域范围内的符号特性，所述加法器是二进制补码加法器，对输入的整数减去常数M，若X的符号sign(X)为1，所述选择器将所述加法器的运算结果作为输出，否则直接将输入的整数作为输出，其中，M是余数基为{m₁,m₂,...,m_L}的RNS所能表示的整数动态范围，

Images