CN102171937A - 信道自适应迭代Turbo解码器系统和方法 - Google Patents

信道自适应迭代Turbo解码器系统和方法 Download PDF

Info

Publication number
CN102171937A
CN102171937A CN2009801363194A CN200980136319A CN102171937A CN 102171937 A CN102171937 A CN 102171937A CN 2009801363194 A CN2009801363194 A CN 2009801363194A CN 200980136319 A CN200980136319 A CN 200980136319A CN 102171937 A CN102171937 A CN 102171937A
Authority
CN
China
Prior art keywords
turbo decoder
adapting
calculate
iteration
convergence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801363194A
Other languages
English (en)
Other versions
CN102171937B (zh
Inventor
Y·斯坦
H·马莱帕蒂
H·普里莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN102171937A publication Critical patent/CN102171937A/zh
Application granted granted Critical
Publication of CN102171937B publication Critical patent/CN102171937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3994—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using state pinning or decision forcing, i.e. the decoded sequence is forced through a particular trellis state or a particular set of trellis states or a particular decoded symbol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0055—MAP-decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种信道自适应迭代Turbo解码器系统，用于使用MAP解码器来计算所接收数据的窗口的一组分支度量，计算前向递归路径状态度量，计算反向递归路径状态度量，并且从前向递归路径状态度量和反向递归路径状态度量计算1和0的对数似然比，并且交织判决比特；并且，识别非收敛的那些MAP解码器判决比特，计算所接收的数据的一组分支度量，并且从前向和反向递归路径状态度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织非收敛判决比特。

Description

信道自适应迭代Turbo解码器系统和方法
相关申请的交叉引用
本申请要求下述申请的优先权和权益，并且通过引用而将该申请整体包含在此：在2008年9月16日提交的共同待决的美国专利申请No.12/283,863。
技术领域
本发明涉及一种信道自适应迭代Turbo解码器系统和方法。
背景技术
Turbo码自从在1993年被提出后，由于其显著的性能，已经在工业和研究界中吸引了极大的注意力。Turbo码工作在接近(以0.7dB或更小的信噪比SNR差额)由Claude E.Shannon(Shannon C.E.，″A Mathematical Theory of Communication″，Bell Systems Tech.Journal，27，pp.379-423，July 1948)定义的通信信道的容量的极限。Turbo码首先由Berrou，Galvieux和Thitimajshims在下文中提出：″Near Shannon Limit Error-Correcting Coding：Turbo Codes″，Proc IEEE Int.Conf.Commun.，Geneva，Switzerland，pp.1064-1070，1993。使用两个级联分量卷积编码器来构造Turbo码。在Turbo编码方案中，生成同一信息序列的不同交织版本上的两个分量码。在解码器侧，使用两个最大后验(MAP)解码器来以迭代的方式来解码判决(decision)。MAP解码算法使用接收的数据和奇偶校验码元(对应于从数据比特的实际和交织版本计算的奇偶校验比特)和其他解码器软输出(外部)信息来产生更可靠的判决。这两个参考文献通过引用被整体包含在本申请中。
MAP解码器用于确定已经传输的最可能的信息比特。为了如此进行，MAP解码器计算每一个所传输的数据比特的后验概率值。然后，通过分配与由对数似然比(LLR)计算的最大后验概率对应的判决值来解码该比特。当在信道环境中的迭代次数和交织器大小增加时，Turbo码具有更好的性能。然而，当迭代次数和交织器大小增加时，需要更多的计算能力，该计算能力如果使用诸如数字信号处理器(DSP)的可编程核进行则转换为更多的MIPS(每秒百万条指令)，或如果在硬件块中进行则转换为更大的功率。
关于更多的信息，参见美国专利No.7,346,833 B2和其中引用的参考文献和在那个专利的发明背景中标出的大量参考文献的列表，它们在此都通过引用被整体包含在本申请中。
发明内容
因此，本发明的一个目的是提供一种信道自适应迭代Turbo解码器系统和方法。
本发明的另一个目的是提供需要较少功率的这样一种信道自适应迭代Turbo解码器系统和方法。
本发明的另一个目的是提供在MIPS适应于信道条件的这样一种信道自适应迭代Turbo解码器系统和方法。
本发明的另一个目的是提供在MIPS和/或功率性能上甚至优于具有停止准则的Turbo解码器的这样一种信道自适应迭代Turbo解码器系统和方法。
本发明的另一个目的是提供在保留性能的同时减小MIPS的这样一种信道自适应迭代Turbo解码器系统和方法。
本发明的另一个目的是提供通过在非收敛判决比特的数量上的减小来降低计算复杂度的这样一种信道自适应迭代Turbo解码器系统和方法。
本发明的另一个目的是提供减少用于计算对数似然比的路径状态度量的窗口的这样一种信道自适应迭代Turbo解码器和方法。
本发明起因于下述实现：在预定数量的非收敛数据点剩余后，通过继续仅对非收敛数据点计算LLR的MAP解码处理的迭代，可以在快速模式中实现降低MIPS但是保留BER(误码率)的真正自适应的Turbo解码器，并且，当非收敛数据点的数量已经低于预定义数量时，通过减小用于执行MAP操作(α’，β’和LLR)的窗口的大小，可以在超快模式中实现降低MIPS但是保留BER(误码率)的真正自适应的Turbo解码器。
然而，在其他实施例中，主题发明不必实现所有这些目的，并且其权利要求应当不限于能够实现这些目的的结构或方法。
本发明提供了一种信道自适应迭代Turbo解码器系统，包括：第一和第二MAP解码器，用于计算所接收数据的窗口的一组分支度量，计算前向递归路径状态度量，计算反向递归路径状态度量，并且从所述前向递归路径状态度量和反向递归路径状态度量计算1和0的对数似然比，并且交织判决比特。非收敛检测器识别非收敛的那些判决比特，并且使得所述MAP解码器的至少一个能够计算所接收的数据的一组分支度量，计算前向和反向递归路径状态度量，并且从所述前向和反向递归路径状态度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织所述非收敛比特。
在一个优选实施例中，所述信道自适应迭代Turbo解码器系统可以还包括监控器装置，其响应于来自至少一个MAP解码器的非收敛判决比特的数量来限定在每一个非收敛判决比特周围的路径状态度量的减小的小窗口，并且从那些路径度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织所述非收敛比特。可以以相等的概率来初始化所述反向递归路径度量。可以在所述非收敛判决比特周围的每一个小窗口以相等的概率来初始化反向和前向递归路径度量。可以使用Log Max*()来计算所述前向、反向和LLR。可以使用MaxLogMax()来计算所述前向、反向和LLR。所述Turbo解码器可以是二进制Turbo解码器。所述Turbo解码器可以是双二进制Turbo解码器。
本发明也提供了一种信道自适应迭代Turbo解码器方法，包括：使用MAP解码器计算所接收数据的窗口的一组分支度量，计算前向和反向递归路径状态度量，并且从所述前向和反向递归路径状态度量计算1和0的对数似然比，并且交织判决比特。所述方法还包括：识别非收敛的那些MAP解码器判决比特，计算所接收的数据的一组分支度量，从所述前向和反向递归路径状态度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织所述非收敛判决比特。
在一个优选实施例中，所述信道自适应迭代Turbo解码器方法可以还包括：响应于MAP解码器非收敛判决比特的数量来限定在每一个非收敛判决比特周围的路径状态度量的减小的小窗口，并且从那些路径度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织所述非收敛比特。可以以相等的概率来初始化所述反向递归路径度量。可以以相等的概率来初始化在所述非收敛判决比特周围的每一个小窗口中的反向和前向递归路径度量。可以使用Log Max*()来计算所述前向和反向递归路径状态度量和LLR。可以使用MaxLog Max()来计算所述前向和反向递归路径状态度量和LLR。所述Turbo解码器方法可以是二进制Turbo解码器方法。Turbo解码器可以是双二进制Turbo解码器方法。
附图说明
通过下面描述优选实施例和附图，本领域内的技术人员可以发现其他目的、特征和优点，在附图中：
图1是现有技术的Turbo解码器系统的示意框图；
图2是根据信噪比(SNR)所需要的计算能力上的变化的图示。
图3是前向α和反向β递归路径度量值的8个状态级的窗口的简化示意图；
图4是用于实现“快速模式”操作的、具有根据本发明的修改的MAP解码器的示意图；
图5图示每次迭代的非收敛点的数量上的减少；
图6是当已经减少了非收敛点的数量时可以在“超快模式”中使用的子窗口或小窗口的简化示意图；
图7是示出用于触发“超快模式”的实施方式的示意框图；
图8和9分别是用于计算“0”和“1”的似然比的对数似然比(LLR)电路的简化示意图；
图10图示本发明的方法提供了与传统Turbo解码一样好的误码率(BER)，但是在MIPS上具有非常显著的减小；
图11图示完全解码的方法；
图12图示用于实现快速模式的本发明的方法；以及
图13图示用于实现超快模式的本发明的方法。
具体实施方式
除了下述的优选实施例之外，本发明能够具有其他实施例，并且能够以不同的方式来被实施或执行。因此，应当明白，本发明在应用上不限于在下面的说明中给出或在附图中图示的部件的结构和布置的细节。如果在此仅描述了一个实施例，则在此的权利要求不限于那个实施例。而且，不应当限制地理解在此的权利要求，除非有清楚和令人信服的证据证明特定的排除、限制或放弃。
在图1中示出了传统的Turbo解码器10，其包括第一和第二最大后验(MAP)解码器12和14、交织器16、18和去交织器20、22。在运行中，第一MAP解码器12在其输入接收系统输入X、奇偶校验输入Y和在线路24上接收来自第二解码器14的反馈去交织输入。第一MAP解码器12从这些输入向交织器18提供外部信息输出。交织器18的输出与交织的系统输入X和第二交织奇偶校验输入Z一起被提供到第二MAP解码器14。第二MAP解码器14产生外部信息输出，并将该外部信息输出提供到交织器20，在交织器20，该外部信息输出被重新提交到第一MAP解码器12，并且开始第二轮循环。这些迭代循环可以根据信噪比(SNR)、所需要的误码率(BER)和其他因素而在数量上为4、6、8、16或更多。当已经实现了期望的迭代次数时，通过去交织器22来提供输出。
为了更详细地理解在Turbo解码器装置中的交织器和解码器的操作，请读者参考在本发明的背景中引用的参考文献，这些参考文献都通过引用被整体包含在此。
如上所述的Turbo解码器具有良好的性能，并且非常接近香农极限，然而，其代价是高计算能力或复杂度。例如，在图2中示出了这一点；如果MIPS被标准化为被示出为100％的6迭代32Turbo解码，则4迭代30将使用标准化的MIPS(每秒百万条指令)的固定的68％，而与可改善的信噪比(SNR)无关。将此与在33所示的本发明的信道自适应迭代Turbo解码器的性能作比较。
MAP解码器和交织器必须处理图3的数据38的全窗口，其可以包括如在图3中的阶段1至阶段N所述的从四十到5,114个阶段(如在3GPP规范中所定义)40。其中，每一个阶段包括8个状态，该8个状态反映例如未示出的Turbo解码器正在使用三阶的生成多项式(g0(D)＝1+D2+D3和g1(D)＝1+D+D3)，因此表示了8个状态。在每一个阶段42处的每一个状态处表示前向递归路径状态度量α和反向递归路径状态度量β。在计算这些后，MAP解码器接着计算零(0)和一(1)的对数似然比(LLR)，并且进行对数相减以获得LLR比率，然后该LLR比率用于产生外部信息。正是这个比率被用于确定某个特定的比特是1或0。例如，127的输出可以表示肯定为1，100的输出可以表示很可能为1，0的输出可以表示它是0或1，-100的输出可以表示很可能是0，并且-127可以肯定是0。这些划分是任意的，并且仅作为示例被提供。
根据本发明，在图4中，每一个MAP包括：用于计算α的逻辑块50和用于计算β的逻辑块52，以及用于确定1的对数似然比LLR0的逻辑块54和用于确定1的对数似然比LLR1的逻辑块56。在减法器58中将LLR0和LLR1相减获得比率LLR后，本发明设想了一种检测器60，其响应于那个输出而确定每一个数据点是收敛还是非收敛的。迭代计数器62对Turbo解码器执行的迭代或循环的次数进行计数，并在预定次数(依赖于信道(SNR)，通常为1-4次迭代)后，启动检测器60。可以使用门限装置来实现检测器60，该门限装置查看LLR比，并且确定它是否大于第一阈值T+或小于特定阈值-T，在它大于第一阈值T+的情况下，它是1，在它小于特定阈值-T的情况下，它是0。如果否定，如果它在那两个阈值之间，然后将其存储在非收敛点64的表格或寄存器文件中，并且将非收敛点的数量递增1。那些阈值T和-T可以例如是[-128，+127]。检测器60从每一个非收敛点的前一个交织识别来源，并且在每一个非收敛点的下一个交织中识别目的地。现在，仅需要处理在寄存器文件或存储器64中标识的非收敛点，而不在每次迭代中重新处理来自图3的全窗口的所有的5，114个阶段LLR0和LLR1。可以对于在图1中的第一MAP解码器12或第二MAP解码器14进行这种修改，以保证随后的迭代仅处理非收敛点。在图4的寄存器文件或存储器64中包含的点的数量本身可以用于触发仅非收敛点的处理。例如，如果存储器64确实是寄存器文件，诸如溢出寄存器文件，只要非收敛点的数量溢出寄存器文件，则系统将在全数据点上继续工作，但是一旦溢出信号未出现，这表示存储器寄存器文件是刚好满的或接近满的，则系统可以转换到所谓的快速模式，其中，仅非收敛LLR数据点继续被迭代地处理。本发明优选地被实现在微处理器或数字信号处理器或类似的装置中。
本发明的另一个方面来自认识到在每次迭代后，非收敛点的数量被减少，使得在特定数量的迭代后，非收敛点很少，并且还认识到可以使用比全窗口少得多的判决比特来实现精确的收敛。例如，在图5中，在一个迭代70后，非收敛点的数量大得使得它们实际上不可区分开。在两次迭代后72，它们开始显现得更分散，并且在三次迭代后，74，它们显示出独立性。
因此，本发明设想一种超快模式，其使用在图6中的子窗口或小窗口38a。可以使用小窗口，该小窗口使用仅围绕特定非收敛点的更小数量的阶段。例如，取代使用全窗口38的全部5114个阶段的小窗口38a，可以仅使用在主阶段40a的任何一侧上的几个阶段，例如40个阶段80、82。以这种方式，超快模式中计算的复杂度被大大降低。可以通过下述方式来在图7中所示的实施例中实现这一点：使用监控器90来识别非收敛的点的数量。当它们小于特定阈值时，例如，小于200个点时(如果监控装置90是门限电路)，则系统确定94不再计算全窗口96的前向递归路径度量α、反向递归路径度量β、LLR0和LLR1，而是计算在围绕特定非收敛点的小窗口98中的、以相等概率初始化的α’和β’，由此大大地减少所需要的计算的数量。在图8中更详细地示出了用于0的对数似然比(LLR)电路54，其中，8个前向状态α0-α7和反向状态β0-β7被加法器100成对地组合，然后被提供到第一Log Max*()逻辑102，其输出被提供到第二LogMax*()逻辑104，然后被提供到加法器106，加法器106将那些输出与分支度量输入BR0和BR1组合，并且向最终的逻辑块Log Max*()108提供它们各自的输出。虽然在本实施例中将逻辑块示为Log Max*(a，b)＝Max(a，b)+1n(1+e-1a-b1)，但是它们也可以是MaxLog Max(a，b)＝Max(a，b)电路。在图9中示出用于确定该一(1)收敛的对数似然比电路，其中，相同的架构被应用到状态α0-α7和β0-β7。同样，虽然逻辑块被示出为LogMax*()，但是它们也可以是MaxLog Max()。当发送全窗口后，开始和结束状态是已知的，以计算α和β。但是对于小窗口，这不是已知的，因此以相等的概率来进行初始化。虽然本说明书使用二进制Turbo解码来作为示例，但是这不是限制。也可以对于双二进制方式如此进行。
本发明在快速和超快模式中减少了如图2中图示所需的计算的数量和计算能力的同时，还提供了与标准传统Turbo解码器一样好的误码率，如图10所示其中，绘制了4迭代、6迭代、Turbo解码器和根据本发明的信道自适应解码器的特性。4迭代110和6迭代112具有很好的误码率，该误码率随着信噪比而逐渐地降低。在图10中的信道自适应曲线114实质上就位于6迭代特性的上方，证明其误码率每一个比特都与6迭代标准Turbo解码器一样好。
如图11所示，全Turbo解码方法从开始块116开始。步骤118计算在网格中的所有分支所接收的数据元素的分支度量，然后步骤120在当前窗口的网格上计算前向递归度量αi，其后，步骤122在当前窗口的网格上计算反向递归度量βi。步骤124基于该前向和反向度量组来计算外部对数似然比(LLR)。然后步骤126进行查询迭代是否小于L，如果是，则系统返回到步骤118，如果不是，则该循环结束。
本发明涉及可以以多种方式实现的一种快速Turbo解码的方法。一种方法如图12中所示，其中，以步骤130开始计算在所有分支所接收的数据元素的分支度量，然后步骤132计算当前窗口的前向递归度量αi，随后在步骤134，计算当前窗口的反向递归度量βi。步骤136基于该前向和反向度量组来计算一组外部对数似然比(LLR)因子，并且仅对于非收敛LLR窗口点交织该组外部对数似然比(LLR)因子。在步骤138如果判决迭代的数量仍然小于预定数量M超过200个点，则系统循环回140，并且再一次执行迭代；否则，系统继续。在步骤136之前，可以作出判决及已经发生足够数量的迭代使系统开始仅处理非收敛点或如上所述可以监控存储装置以检测何时非收敛点减少到特定的预定义数量，并且在那时，系统转换到仅处理非收敛点。
本发明也设想了在图13中的超快模式，其中，步骤150使用围绕每一个点的小窗口仅对于非收敛点为所接收的数据元素计算一组分支度量。然后，步骤152使用围绕每一个点的小窗口来仅对于非收敛点计算一组前向度量，以及步骤154使用围绕每一个点的小窗口来仅对于非收敛点计算一组反向递归度量。然后，步骤156基于该前向和反向度量组来计算一组外部逻辑似然比，并且仅对于非收敛LLR点交织该组外部逻辑似然比。在步骤158判断如果在此点迭代已经达到了预定数量N，则迭代停止，否则它们返回160以开始下一个迭代。
虽然在一些附图中示出了本发明的特定特征而在其他附图中没有示出，但是那仅是为了方便起见，因为根据本发明，每一个特征可以与任何或全部其他特征组合。在此使用的词“包括”、“包含”、“具有”和“带有”被广义和综合地解释，并且不限于任何物理互连。而且，在本申请中公开的任何实施例不被看作唯一可能的实施例。
另外，在本专利的专利申请的进行期间提供的任何修改不放弃所提交的申请中提供的任何权利要求组成：不能合理地预期本领域内的技术人员撰写会在文字上涵盖所可以等同内容的权利要求，许多等同内容在修改时是不可预见的，并且在所交出的内容的合理解释(如果有的话)之外，在修改之下的基本原理可以仅具有与许多等同内容的肤浅关系，并且/或者，有许多其他原因不能预期申请人描述所修改的任何权利要求元素的特定的非实质的替代。
其他实施例对于本领域内的技术人员是明显的，并且在权利要求的范围内。

Claims (16)

1.一种信道自适应迭代Turbo解码器系统，包括：
第一和第二MAP解码器，用于计算所接收数据的窗口的一组分支度量，计算前向递归路径状态度量，计算反向递归路径状态度量，以及从所述前向和反向递归路径状态度量计算1和0的对数似然比并且交织判决比特；以及
非收敛检测器，用于识别非收敛的那些判决比特，并且使得所述MAP解码器的至少一个能够计算所接收的数据的一组分支度量，计算前向和反向递归路径状态度量，并且从所述前向和反向递归路径状态度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织所述非收敛比特。
2.根据权利要求1所述的信道自适应迭代Turbo解码器系统，还包括监控器装置，用于响应于来自至少一个MAP解码器的非收敛判决比特的数量来限定在每个非收敛判决比特周围的路径状态度量的减小的小窗口，并且从那些路径度量计算每一个非收敛判决比特的1和0的对数似然比，并交织所述非收敛比特。
3.根据权利要求1所述的信道自适应迭代Turbo解码器系统，其中以相等的概率来初始化所述反向递归路径度量。
4.根据权利要求2所述的信道自适应迭代Turbo解码器系统，其中在所述非收敛判决比特周围的每一个小窗口以相等的概率来初始化反向和前向递归路径度量。
5.根据权利要求1所述的信道自适应迭代Turbo解码器系统，其中使用Log Max*()来计算所述前向、反向和LLR。
6.根据权利要求1所述的信道自适应迭代Turbo解码器系统，其中使用MaxLogMax()来计算所述前向、反向和LLR。
7.根据权利要求1所述的信道自适应迭代Turbo解码器系统，其中所述Turbo解码器是二进制Turbo解码器。
8.根据权利要求1所述的信道自适应迭代Turbo解码器系统，其中所述Turbo解码器是双二进制Turbo解码器。
9.一种信道自适应迭代Turbo解码器方法，包括：
使用MAP解码器计算所接收数据的窗口的一组分支度量，计算前向和反向递归路径状态度量，并且从所述前向和反向递归路径状态度量计算1和0的对数似然比，并且交织所述判决比特；以及
识别非收敛的那些MAP解码器判决比特，计算所接收的数据的一组分支度量，从所述前向和反向递归路径状态度量计算每一个非收敛判决比特的1和0的对数似然比(LLR)，并且交织所述非收敛判决比特。
10.根据权利要求9所述的信道自适应迭代Turbo解码器方法，还包括：响应于MAP解码器非收敛判决比特的数量来限定在每一个非收敛判决比特周围的路径状态度量的减小的小窗口，并且从所述那些路径度量计算每一个非收敛判决比特的1和0的对数似然比，并且交织所述非收敛比特。
11.根据权利要求9所述的信道自适应迭代Turbo解码器方法，其中以相等的概率来初始化所述反向递归路径度量。
12.根据权利要求10所述的信道自适应迭代Turbo解码器方法，其中以相等的概率来初始化在所述非收敛判决比特周围的每一个小窗口中的反向和前向递归路径度量。
13.根据权利要求9所述的信道自适应迭代Turbo解码器方法，其中使用Log Max*()来计算所述前向和反向递归路径状态度量和LLR。
14.根据权利要求9所述的信道自适应迭代Turbo解码器方法，其中，使用MaxLog Max()来计算所述前向和反向递归路径状态度量和LLR。
15.根据权利要求9所述的信道自适应迭代Turbo解码器方法，其中，所述Turbo解码器方法是二进制Turbo解码器方法。
16.根据权利要求9所述的信道自适应迭代Turbo解码器方法，其中，所述Turbo解码器方法是双二进制Turbo解码器方法。
CN200980136319.4A 2008-09-16 2009-09-16 信道自适应迭代Turbo解码器系统和方法 Active CN102171937B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/283863 2008-09-16
US12/283,863 US8321744B2 (en) 2008-09-16 2008-09-16 Channel adaptive iterative turbo decoder system and method
PCT/US2009/057079 WO2010033537A1 (en) 2008-09-16 2009-09-16 Channel adaptive iterative turbo decoder system and method

Publications (2)

Publication Number Publication Date
CN102171937A true CN102171937A (zh) 2011-08-31
CN102171937B CN102171937B (zh) 2016-05-18

Family

ID=41649989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980136319.4A Active CN102171937B (zh) 2008-09-16 2009-09-16 信道自适应迭代Turbo解码器系统和方法

Country Status (4)

Country Link
US (1) US8321744B2 (zh)
EP (1) EP2332260B1 (zh)
CN (1) CN102171937B (zh)
WO (1) WO2010033537A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684682A (zh) * 2012-08-30 2014-03-26 英特尔移动通信有限责任公司 用于并行turbo解码器的工作器和迭代控制
CN103856434A (zh) * 2012-12-03 2014-06-11 美国博通公司 基于信噪比的自适应解码
CN106936448A (zh) * 2017-03-07 2017-07-07 西北工业大学 一种适用于激光通信浮标的Turbo码编码FDAPPM方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098774B1 (en) 2007-06-15 2012-01-17 Marvell International Ltd. Methods and apparatus for providing a ML decoding pipeline for QPSK MIMO OFDM receivers
US8543881B2 (en) * 2009-09-11 2013-09-24 Qualcomm Incorporated Apparatus and method for high throughput unified turbo decoding
CN102801661B (zh) * 2011-05-25 2016-08-03 中兴通讯股份有限公司 一种上行接收方法及装置
US20130142057A1 (en) * 2011-12-01 2013-06-06 Broadcom Corporation Control Channel Acquisition
US8522119B2 (en) * 2011-12-07 2013-08-27 Xilinx, Inc. Reduction in decoder loop iterations
US20150033094A1 (en) * 2013-07-23 2015-01-29 Yuan Ze University Window-stopped method for applying to turbo decoding
US9325450B2 (en) * 2014-05-21 2016-04-26 Stmicroelectronics S.R.L. Method and system for processing digital data, corresponding apparatus and computer program product
CN105306076A (zh) * 2014-06-30 2016-02-03 深圳市中兴微电子技术有限公司 一种基于MAP算法的Turbo译码方法及装置
CN112398486B (zh) * 2020-11-10 2023-01-31 中国人民解放军战略支援部队信息工程大学 利用多种纠错方式进行优化的Turbo码交织参数识别方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064800A1 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Siso decoder with sub-block processing and sub-block based stopping criterion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170870A4 (en) * 2000-02-15 2006-08-02 Jfe Steel Corp turbo decoder
DE10012874A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Turbo-Decodierer und Turbo-Decodierverfahren
DE10012873A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Optimierter Turbo-Decodierer
US7346833B2 (en) * 2002-11-05 2008-03-18 Analog Devices, Inc. Reduced complexity turbo decoding scheme
FR2850810B1 (fr) * 2003-02-03 2005-05-13 Nortel Networks Ltd Procede de controle du nombre d'iterations d'un processus de decodage iteratif et dispositif pour la mise en oeuvre du procede
US7613985B2 (en) * 2003-10-24 2009-11-03 Ikanos Communications, Inc. Hierarchical trellis coded modulation
US7882413B2 (en) * 2005-01-20 2011-02-01 New Jersey Institute Of Technology Method and/or system for space-time encoding and/or decoding
JP4092352B2 (ja) * 2005-11-16 2008-05-28 Ｎｅｃエレクトロニクス株式会社 復号装置、復号方法、及び受信装置
US8006172B2 (en) * 2007-07-10 2011-08-23 Oracle America, Inc. Auxiliary path iterative decoding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005064800A1 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Siso decoder with sub-block processing and sub-block based stopping criterion

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684682A (zh) * 2012-08-30 2014-03-26 英特尔移动通信有限责任公司 用于并行turbo解码器的工作器和迭代控制
CN103684682B (zh) * 2012-08-30 2017-11-07 英特尔德国有限责任公司 用于并行turbo解码器的工作器和迭代控制
CN103856434A (zh) * 2012-12-03 2014-06-11 美国博通公司 基于信噪比的自适应解码
CN106936448A (zh) * 2017-03-07 2017-07-07 西北工业大学 一种适用于激光通信浮标的Turbo码编码FDAPPM方法
CN106936448B (zh) * 2017-03-07 2020-05-01 西北工业大学 一种适用于激光通信浮标的Turbo码编码FDAPPM方法

Also Published As

Publication number Publication date
CN102171937B (zh) 2016-05-18
EP2332260B1 (en) 2019-05-01
US8321744B2 (en) 2012-11-27
WO2010033537A1 (en) 2010-03-25
EP2332260A1 (en) 2011-06-15
US20100070819A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
CN102171937A (zh) 信道自适应迭代Turbo解码器系统和方法
US6581182B1 (en) Iterative decoding with post-processing of detected encoded data
US9214958B2 (en) Method and decoder for processing decoding
US7467347B2 (en) Method for decoding error correcting code, its program and its device
CN1898874B (zh) 具有子块处理和基于子块的停止标准的siso解码器及其方法
Hirst et al. Fast Chase algorithm with an application in turbo decoding
KR100512668B1 (ko) 터보 부호들의 품질 지수 기준을 사용한 반복 종료
CN100525119C (zh) Turbo译码装置和Turbo译码方法
EP1147610A1 (en) An iterative decoder and an iterative decoding method for a communication system
US6028897A (en) Error-floor mitigating turbo code communication method
US8433975B2 (en) Bitwise reliability indicators from survivor bits in Viterbi decoders
US20090077330A1 (en) Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder
Yoo et al. Efficient pruning for successive-cancellation decoding of polar codes
Wang et al. A soft-output decoding algorithm for concatenated systems
US20070113161A1 (en) Cascaded radix architecture for high-speed viterbi decoder
US7234100B1 (en) Decoder for trellis-based channel encoding
US7552379B2 (en) Method for iterative decoding employing a look-up table
US6614858B1 (en) Limiting range of extrinsic information for iterative decoding
JP2002344330A (ja) ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法
CN112398486B (zh) 利用多种纠错方式进行优化的Turbo码交织参数识别方法及系统
CN103973319B (zh) 全整数Turbo码迭代译码的方法和系统
CN111970008B (zh) 一种涡轮码解码器及软输入软输出方法、设备和存储介质
Shao et al. Pre-processing of convolutional codes for reducing decoding power consumption
US7032165B2 (en) ACS unit in a decoder
Divsalar et al. Iterative turbo decoder analysis based on Gaussian density evolution

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant