CN102170322B - 一种精确估计ics直放站信号时延的装置及方法 - Google Patents

Abstract

本发明涉及一种精确估计ICS直放站信号时延的装置及方法，包括DUC模块、发射模块、DDC模块和接收模块，信号产生模块依次与DUC模块、用于调整信号时延的时延调整模块、用于调整信号产生模块产生的信号功率的功率调整模块和发射模块相连接；通过信号产生模块产生的信号，一路通过数字上变频DUC模块，时延调整模块、功率控制模块、发射模块射频输出，经过空间信道被接收模块的天线接收，经过数字下变频DDC模块处理后到达数字信号处理模块；另一路在第一路发射信号的同时输出到数字信号处理模块，对这两路信号进行处理，计算出时延。本发明有益的效果：能够精确估计ICS直放站从回波抵消模块输出端到回波抵消模块输入端的信号时延；该方法简单，易于实现。

Description

一种精确估计ICS直放站信号时延的装置及方法

技术领域

本发明涉及通信技术领域的ICS(Interference Cancellation Schemes，回波抵消)直放站信号时延精确提取技术，主要是一种精确估计ICS直放站信号时延的装置及方法。

背景技术

无线直放站存在两副天线：发射天线，接收天线。并且两副天线工作频段相同。可能会发生一种现象：直放站发射天线发射信号可能通过空间信道被接收天线接收(称为回波)，之后又通过发射天线发射，形成一种闭环系统。这种现象称为系统自激。系统自激会造成该直放站工作瘫痪。ICS直放站在直放站内增加一回波抵消模块，回波抵消模块内产生一逼近空间信道的信道，将直放站发射天线端的发射信号通过该信道，产生的输出与接收天线相减，从而抵消从发射天线发射的被接收天线接收的回波信号，从而克服了系统自激现象。回波抵消模块产生的逼近空间信道的信道，是通过自适应算法如LMS算法实现的。然而，自适应算法的运用，须有效的估计出从回波抵消模块输出端产生的信号到回波抵消模块输入信号的时延。该时延包括系统硬件处理时延，空间信道时延。

发明内容

本发明的目的正是要克服上述技术的不足，而提供一种精确估计ICS直放站信号时延的装置及方法，特别适用于通信设备系统延时的测量。

本发明解决其技术问题采用的技术方案：这种精确估计ICS直放站信号时延的装置，包括DUC模块、发射模块、DDC模块和接收模块，信号产生模块依次与DUC模块、用于调整信号时延的时延调整模块、用于调整信号产生模块产生的信号功率的功率调整模块和发射模块相连接；通过信号产生模块产生的信号，一路通过数字上变频DUC模块，时延调整模块、功率控制模块、发射模块射频输出，经过空间信道被接收模块的天线接收，经过数字下变频DDC模块处理后到达数字信号处理模块；另一路在第一路发射信号的同时输出到用于对两路信号进行处理并计算时延数的数字信号处理模块。

所述的数字信号处理模块包括FFT子模块、相乘子模块、共轭子模块、IFFT子模块和时延计算子模块，接收模块通过DDC模块、用于对信号作FFT变换运算的FFT子模块与相乘子模块的输入端相连接，信号产生模块通过FFT子模块、用于对信号作共轭运算的共轭子模块与用于对信号作相乘运算的相乘子模块的输入端相连接，相乘子模块通过用于对信号作IFFT变换的IFFT子模块与用于对信号计算时延的时延计算模块相连接。

所述的信号产生模块位置设置在与ICS直放站回波抵消模块对应位置上，自相关性强互相关性弱的序列经过成形滤波后存储于信号产生模块中，在信号产生模块输出端设置一控制信号的发射的开关A。

本发明所述的这种精确估计ICS直放站信号时延的方法，计算时延方法为：进入数字信号处理模块后的两路信号，一路经过FFT子模块作FFT变换运算，另一路经过FFT子模块作FFT变换运算，通过共轭子模块作共轭运算，将两路模块输出信号通过相乘子模块作相乘运算，对相乘后的输出信号通过IFFT子模块作IFFT变换，将IFFT子模块输出通过时延计算模块计算出相应时延；时延计算模块工作步骤如下：

(1)、DDC下变频后的N点序列x₁(n)进入FFT模块得到F₁(N)，其中

$F_1\left(N\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_1\left(n\right)\·e^{-j2\mathrm{\πkn}/N};$

(2)、本地的CAZAC序列x₂(n)进入FFT模块得到F₂(N)，其中

(3)、将F₁(N)及F₂(N)的共轭相乘的结果送入IFFT模块得到y(n)，其数学表达式为

$y\left(n\right)=\frac{1}{N}\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}(F_1\left(N\right)*\mathrm{conv}\left(F_2\left(N\right)\right))\·e^{j2\mathrm{\πkn}/N};$

(4)、取y(n)中的最大值所对应的下标值D，用D减去数字信号处理模块引入的时延即为所测量出来的系统时延。

一、设置如下：信号产生模块放置位置与ICS模块对应位置；CAZAK码发射功率要求：SNR＞0；CAZAK码发射时间要求：直放站初始化且工作前；CAZAK码序列码元速度d：与ICS码元速度一致；CAZAK码序列长度要求：与直放站ICS模块发端到接收端时延Δτ相关，取L＝256，512，1024：

二、具体步骤如下：

(1)、直放站初始化；

(2)等待L*f_s+ΔT秒，其中L为CAZAK序列的点数，ΔT＝ΔN*f_s为CAZAK序列进入FFT，到IFFT输出经过的时延，ΔN为CAZAK序列进入FFT，到IFFT输出延迟的码片数，f_s为码元速率；开启CAZAK使能开关A，设开启时刻为t₀；

(3)、在t₀+ΔT时刻开始记录ifft_out(n)，存储于寄存器CARD0中；

(4)、当CARD1满L数据时，关闭开关A；取CARD1中最大值MAX0；

(5)、关闭开关A开始，等待L*f_s+ΔT秒，是能开关A，设开启时刻为t₁；

(6)、在t₁+ΔT时刻开始记录ifft_out(n)，存储于寄存器CARD1中；

(7)、当CARD1满L数据时，关闭开关A，取CARD1中最大值MAX1；

(8)、当

其中threshold0为阈值，取10±3时，取MAX＝MAX1，并取CARD1中第二最大值SEC，进行(9)操作；否则，MAX0＝MAX1，关闭是能开关A，返回(5)操作；

(9)、判决操作；

A、如果MAX＜40，增大延迟模块，返回(2)操作；

B、如果MAX＞40 && MAX＜60；

当MAX-SEC＜threshold1时，增大CAZAK输出功率，返回(2)操作；

当MAX-SEC＞threshold1时，取最大值所对应的n；threshold1为阈值，取0.5±0.2；

C、如果MAX＞60&& MAX＜230，取最大值所对应的n；

D、如果MAX＞240&& MAX＜260；

当MAX-SEC＜threshold1时，增大CAZAK输出功率，返回(2)操作；

当MAX-SEC＞threshold1时，取最大值所对应的n；

E、如果MAX＞260，增大CAZAK输出功率，返回(2)操作；

(10)、读取n值，n值本方法所计算时延数值。

本发明有益的效果是：所述方法能够精确估计ICS直放站从回波抵消模块输出端到回波抵消模块输入端的信号时延。所述方法形成的装置在ICS直放站基础上增加信号产生模块、时延调整模块、功率调整模块、信号处理模块。通过信号产生模块产生的信号，一路通过中频信号处理，时延调整模块，功率控制模块，射频输出，经过空间信道被接收天线接收，经过DDC处理后达到信号处理模块，另一路在第一路发射信号的同时输出到信号处理模块，在信号处理模块中对这两路信号进行处理，计算出时延。该方法简单，易于实现。

附图说明

图1本发明的系统结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及举例，对本发明进行进一步详细说明。应当理解，此处所描述的举例仅仅用以解释本发明，并不用于限定本发明。

本发明所述的这种精确估计ICS直放站信号时延的装置，DUC模块，发射模块，DDC模块，接收模块为ICS直放站原有模块，相应功能与原有直放站相；在ICS直放站基础上，在回波抵消模块对应位置上增加一信号产生模块，在DUC(数字上变频)模块后增加时延调整模块，功率调整模块，在信号产生模块后增加一数字信号处理模块。包括DUC模块、发射模块、DDC模块和接收模块，信号产生模块依次与DUC模块、用于调整信号时延的时延调整模块、用于调整信号产生模块产生的信号功率的功率调整模块和发射模块相连接；通过信号产生模块产生的信号，一路通过数字上变频DUC模块，时延调整模块、功率控制模块、发射模块射频输出，经过空间信道被接收模块的天线接收，经过数字下变频DDC模块处理后到达数字信号处理模块；另一路在第一路发射信号的同时输出到用于对两路信号进行处理并计算时延数的数字信号处理模块。

信号产生模块产生的信号要求具有良好的自相关性，和极低的互相关性。CAZAK码具有尖锐的自相关性和极低的互相关性，CAZAK码由下式产生，

CAZAK(n)＝exp(j*pi*n²/L)，0≤n＜L，L＝256，512，1024 (1)

将(1)式产生的序列经过脉冲成型后的CAZAK码存储于信号产生模块中，在指定时刻发射。

所述的数字信号处理模块用于对接收天线接收的经过DDC之后信号和来自信号产生模块的信号进行处理，得到时延数。包括FFT子模块、相乘子模块、共轭子模块、IFFT子模块和时延计算子模块，接收模块通过DDC模块、用于对信号作FFT变换运算的FFT子模块与相乘子模块的输入端相连接，信号产生模块通过FFT子模块、用于对信号作共轭运算的共轭子模块与用于对信号作相乘运算的相乘子模块的输入端相连接，相乘子模块通过用于对信号作IFFT变换的IFFT子模块与用于对信号计算时延的时延计算模块相连接。

所述的信号产生模块位置设置在与ICS直放站回波抵消模块对应位置上，自相关性强互相关性弱的序列经过成形滤波后存储于信号产生模块中，在信号产生模块输出端设置一控制信号的发射的开关A。

本发明所述的这种精确估计ICS直放站信号时延的方法，计算时延方法为：进入数字信号处理模块后的两路信号，一路经过FFT子模块作FFT变换运算，另一路经过FFT子模块作FFT变换运算，通过共轭子模块作共轭运算，将两路模块输出信号通过相乘子模块作相乘运算，对相乘后的输出信号通过IFFT子模块作IFFT变换，将IFFT子模块输出通过时延计算模块计算出相应时延；时延计算模块工作步骤如下：

(1)、DDC下变频后的N点序列x₁(n)进入FFT模块得到F₁(N)，其中

$F_1\left(N\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_1\left(n\right)\·e^{-j2\mathrm{\πkn}/N};$

(2)、本地的CAZAC序列x₂(n)进入FFT模块得到F₂(N)，其中

(3)、将F₁(N)及F₂(N)的共轭相乘的结果送入IFFT模块得到y(n)，其数学表达式为

$y\left(n\right)=\frac{1}{N}\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}(F_1\left(N\right)*\mathrm{conv}\left(F_2\left(N\right)\right))\·e^{j2\mathrm{\πkn}/N};$

(4)、取y(n)中的最大值所对应的下标值D，用D减去数字信号处理模块引入的时延即为所测量出来的系统时延。

一、设置如下：信号产生模块放置位置与ICS模块对应位置；增加模块：在DUC后增加时延调整模块，以调整系统延迟；功率调整模块，以调整功放大小；CAZAK码发射功率要求：SNR＞0；CAZAK码发射时间要求：直放站初始化且工作前；CAZAK码序列码元速度d：与ICS码元速度一致；CAZAK码序列长度要求：与直放站ICS模块发端到接收端时延Δτ相关，取L＝256，512，1024；

二、具体步骤如下：

设CAZAK码长度L＝256，FFT、IFFT采用256点变换。

(1)、直放站初始化；

(2)等待L*f_s+ΔT秒，其中L为CAZAK序列的点数，ΔT＝ΔN*f_s为CAZAK序列进入FFT，到IFFT输出经过的时延，ΔN为CAZAK序列进入FFT，到IFFT输出延迟的码片数，f_s为码元速率；开启CAZAK使能开关A，设开启时刻为t₀；

(3)、在t₀+ΔT时刻开始记录ifft_out(n)，存储于寄存器CARD0中；

(4)、当CARD1满L数据时，关闭开关A；取CARD1中最大值MAX0；

(5)、关闭开关A开始，等待L*f_s+ΔT秒，是能开关A，设开启时刻为t₁；

(6)、在t₁+ΔT时刻开始记录ifft_out(n)，存储于寄存器CARD1中；

(7)、当CARD1满L数据时，关闭开关A，取CARD1中最大值MAX1；

(8)、当其中threshold0为阈值，一般取10±3时，取MAX＝MAX1，并取CARD1中第二最大值SEC，进行(9)操作；否则，MAX0＝MAX1，关闭是能开关A，返回(5)操作；

(9)、判决操作；

A、如果MAX＜40，增大延迟模块，返回(2)操作；

B、如果MAX＞40 && MAX＜60；

当MAX-SEC＜threshold1时，增大CAZAK输出功率，返回(2)操作；

当MAX-SEC＞threshold1时，取最大值所对应的n；threshold1为阈值，取0.5±0.2；

C、如果MAX＞60&& MAX＜230，取最大值所对应的n；

D、如果MAX＞240&& MAX＜260；

当MAX-SEC＜threshold1时，增大CAZAK输出功率，返回(2)操作；

当MAX-SEC＞threshold1时，取最大值所对应的n；

E、如果MAX＞260，增大CAZAK输出功率，返回(2)操作；

(10)、读取n值，n值本方法所计算时延数值。

可以理解的是，对本领域技术人员来说，对本发明的技术方案及发明构思加以等同替换或改变都应属于本发明所附的权利要求的保护范围。

Claims (1)

1.一种精确估计ICS直放站信号时延的方法，其特征是：计算时延方法为：进入数字信号处理模块后的两路信号，一路经过FFT子模块作FFT变换运算，另一路经过FFT子模块作FFT变换运算，通过共轭子模块作共轭运算，将两路模块输出信号通过相乘子模块作相乘运算，对相乘后的输出信号通过IFFT子模块作IFFT变换，将IFFT子模块输出通过时延计算模块计算出相应时延；时延计算模块工作步骤如下：

（1）、DDC下变频后的N点序列x₁(n)进入FFT模块得到F₁(N),其中 $F_1\left(N\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_1\left(n\right)\·e^{-j2\mathrm{\πkn}/N};$

（2）、本地的CAZAC序列x₂(n)进入FFT模块得到F₂(N)，其中

（3）、将F₁(N)及F₂(N)的共轭相乘的结果送入IFFT模块得到y(n)，其数学表达式为 $y\left(n\right)=\frac{1}{N}\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}(F_1\left(N\right)*\mathrm{conv}\left(F_2\left(N\right)\right))\·e^{j2\mathrm{\πkn}/N};$

（4）、取y(n)中的最大值所对应的下标值D，用D减去数字信号处理模块引入的时延即为所测量出来的系统时延；

一、设置如下：信号产生模块放置位置与ICS模块对应位置；CAZAK码发射功率要求：SNR>0；CAZAK码发射时间要求：直放站初始化且工作前；CAZAK码序列码元速度d：与ICS码元速度一致；CAZAK码序列长度要求：与直放站ICS模块发端到接收端时延Δτ相关，取L=256,512,1024；

二、具体步骤如下：

(1)、直放站初始化；

（2）等待L*f_s+ΔT秒，其中L为CAZAK序列的点数，ΔT=ΔN*f_s为CAZAK序列进入FFT，到IFFT输出经过的时延，ΔN为CAZAK序列进入FFT，到IFFT输出延迟的码片数，f_s为码元速率；开启CAZAK使能开关A，设开启时刻为t₀；

（3)、在t₀+ΔT时刻开始记录ifft_out(n)，存储于寄存器CARD0中；

（4)、当CARD1满L数据时，关闭开关A；取CARD1中最大值MAX0；

（5)、关闭开关A开始，等待L*f_s+ΔT秒，使能开关A，设开启时刻为t₁；

（6)、在t₁+ΔT时刻开始记录ifft_out(n)，存储于寄存器CARD1中；

（7)、当CARD1满L数据时，关闭开关A，取CARD1中最大值MAX1；

（8)、当

其中threshold0为阈值，取10±3时，取MAX=MAX1，并取CARD1中第二最大值SEC，进行（9）操作；否则，MAX0=MAX1，关闭是能开关A，返回（5）操作；

（9)、判决操作；

A、如果MAX<40，增大延迟模块，返回（2）操作；

B、如果MAX>40&&MAX<60；

当MAX-SEC<threshold1时，增大CAZAK输出功率，返回（2）操作；

当MAX-SEC>threshold1时，取最大值所对应的n；threshold1为阈值，取0.5±0.2；

C、如果MAX>60&&MAX<230，取最大值所对应的n；

D、如果MAX>240&&MAX<260；

当MAX-SEC<threshold1时，增大CAZAK输出功率，返回（2）操作；

当MAX-SEC>threshold1时，取最大值所对应的n；

E、如果MAX>260，增大CAZAK输出功率，返回（2）操作；

（10）、读取n值，n值本方法所计算时延数值。

Images