CN102169714A - 一种体硅浮体晶体管存储器的刷新操作方法 - Google Patents

Abstract

本发明属于动态随机存储器技术领域，具体为一种体硅浮体晶体管存储器的刷新操作方法。本发明的刷新操作方法包括在体硅FBC的隐埋层上偏置电压脉冲以使隐埋层与浮体区之间的PN结弱导通步骤，使存储器由“强1”状态变为“弱1”状态，或者由“弱0”变为“强0”状态；该方法并不利用Charge Bumping(电荷泵)效应进行刷新操作，因此具有刷新操作的可靠性高的特点。同时，对于FBC存储器单元或存储器，刷新操作过程中不存在读取过程，进而可以对FBC存储器的存储阵列进行整体刷新操作。

Description

一种体硅浮体晶体管存储器的刷新操作方法

技术领域

本发明属于动态随机存储器(DRAM)技术领域，具体涉及体硅浮体晶体管(BulkFloating body transistor cell，Bulk FBC)存储器的刷新操作方法。

背景技术

目前，作为嵌入式存储器时代的1T1C结构的DRAM(动态随机存储器)的替代者，一种新型无电容单管存储器正被广泛研究。这种新型存储器基于浮体效应原理(Floating Body Effect)，所以被命名为浮体晶体管器件(Floating body transistorcell，FBC)。这种FBC存储器只需要用单个浮体晶体管即可完成存储功能，省去了电容C，所以面积更小。而且与已有逻辑器件相比不需要采用任何新材料，器件结构也几乎相同，只需在常规工艺中加入两步简单易行的工艺即可。所以它比起1T1C管来说，更易于制造，而且在等比例缩小(Scaling down)方面的能力上也更强。

实现FBC存储器目前看来有两种不同的技术，一种是基于绝缘体上硅(SiliconOn Insulator，简称SOI)的技术，另一种则是基于传统的体硅(Bulk)技术。两种技术虽然所用材料有所区别，但目的都是在晶体管中形成一个与周围绝缘或隔离的浮空体区，所以被称为浮体区。在对该浮体晶体管操作的过程中，将会有不同数目的多数载流子(对于NMOS管来说是空穴)存储在该浮体区中，根据浮体区中所存多子的不同，由于体效应从而会影响到晶体管的漏电流，所以可以根据该漏电流的不同来区别存储的状态。

以下介绍几种存储器的原理及其刷新操作方法。

(一)1T1C DRAM

传统的动态随机存储器的存储单元典型地包括两个元件，也就是存储电容器和存取晶体管，构成1T1C的结构。图1所示为传统的动态随机存储器阵列结构，其中100至108是存取晶体管，109至111是位线，112至114是字线，115至117是位线上的寄生电容，118至126是存储电容器。下面以操作存取晶体管100和存储电容器118构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线109上，字线112则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，写入数据为1时，存储电容器118充电，写入数据为0时，存储电容器118放电。在读操作阶段，位线109首先被预充电，当使字线112有效时，在位线电容115和存储电容器118之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是，完成读操作之后一般紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。这种1T1C结构动态随机存储器依靠存储电容器存储数据，存储电容必须足够大以保证存储的可靠性，但是大电容的存在不仅占用面积，而且在半导体工艺中特征尺寸越来越小的发展趋势下，制造大电容是非常困难的，这带来了物理或工艺实现上的障碍。

(二)FBC存储器

图2所示为现有技术的体硅FBC(Bulk FBC)存储器单元的剖面结构图。体硅FBC存储器单元200包括P-型硅衬底201，N-型隐埋层202，耗尽区203-204，浅槽隔离(STI)区205，重掺杂N++型源区206和漏区207，轻掺杂N+型源区208和漏区209，p型浮体区210，栅氧化层211，栅电极215，侧壁区221-222。N++型源区和N+型源区一同形成N型源区211，同样N++型漏区和N+型漏区一同形成N型漏区212。N-型隐埋区202形成于晶体管下作为后栅极。在适当的偏置下，耗尽区204完全将FBC存储单元的浮体区210与衬底以及其他n型注入区域隔离开。源区211一般接地。在该具体实施例中，四周的STI区205以及底部的N注入隐埋层(N-buried implant layer)202使体区与周围电隔离，形成一个P型的浮体区作为存储电荷的区域。N注入隐埋层202通常偏置正电压，以使得其与P浮体区之间的PN结反偏从而达到电隔离的效果。根据浮体区210中是否存有多子(对于NMOS来说是空穴)来存储数据。通过离子碰撞产生空穴存于浮体区210来完成写“1”操作，通过将体-源/漏之间的PN结正偏“抽走”空穴来完成擦除操作。存于浮体区210的空穴作用于耗尽区204从而改变晶体管的阈值电压，该阈值电压的区别通过读操作时的漏电流大小以区分从而区别“1”或“0”状态。

图3所示为图2所示的体硅FBC存储器的操作原理示意图，其中图3(a)为写(Write)入数据“1”的示意图，图3(b)为写数据“0”(Erase)的示意图。如图3(a)所示，当需要向FBC存储单元200写入数据1时，在漏区212(VD)施加高电压，栅极215(VG)接中等幅度电压，这样使得漏区212中存在较高的电场，沟道电子在漏端高场区获得足够能量，通过碰撞电离产生电子-空穴对，空穴向较低电势的浮体区210移动，由于源-体结存在一势垒，空穴就会堆积在浮体区210，从而抬高了浮体210的电势，以至可以产生衬偏效应。当衬底电压升高(对于P型衬底)时会使得该晶体管阈值电压降低，这样就相当于完成了写“1”的操作。如图3(b)所示，当需要向FBC存储单元200写入数据“0”时，在漏区212施加负电压，栅极215接中等幅度电压，由于浮体210存有空穴，使得衬底电势为正，这样就造成了衬底-漏区PN结的正偏，在正偏电压的作用下，存于浮体区210中的空穴会脱离其中而注入到漏区212，使得衬底电压恢复之前的水平，从而又提高了阈值电压，这样就相当于写入了“0”。读操作时为漏区212和栅极215都施加中等幅度电压，源区211接地。此时根据浮体区中所存空穴数量的不同，会导致漏端读出电流的差异，当FBC存储单元存储的数据为“1”时，源漏区会流过相对大的电流，当FBC存储单元存储的数据为“0”时，源漏区会流过相对小的电流。这个差异能够被读出然后放大并与参考电流比较从而区分出“0”和“1”的不同数据状态。保持操作时栅极接负电压以降低读写时的漏电流和误操作，即通过电容耦合使浮体区的电势强至拉到负，这样更便于空穴的保存。

基于绝缘体上硅的FBC存储器的存储操作原理与以上体硅FBC存储器的存储操作原理基本类似。

体硅FBC(Bulk FBC)存储器相对基于绝缘体上硅的FBC(SOI FBC)存储器的制作工艺更为简单，只需将标准工艺稍加改造即可立即应用于大规模生产，关键是技术要求较低，造价低，这些是体硅FBC存储器的优势。但是，由于其底部隔离措施为N型隐埋层电隔离，必然不如基于绝缘体上硅的FBC存储器的SOI隔离效果好，所以存于浮体区中的空穴在体硅FBC中泄漏得更快，其数据保持时间弱于SOI FBC，故BulkFBC需要比SOI FBC更频繁的刷新操作，因此改进刷新操作方法在Bulk FBC中更显迫切。

以下将介绍现有技术中的刷新操作方法。

对于传统的1T1C DRAM来说，由于每位的数据状态未知，刷新操作一般分解为两步：先读取之前存储的数据，再按照所读出的数据写回。由于逐行刷新，无论是集总式还是异步式，一个刷新周期内刷新操作的总时间都占掉了很大一部分，这样留给外界读写操作的时间则大大减少。

对于FBC存储器来说，采用先读后写的方法必然也会占用大量的刷新时间。为减少刷新操作的时间，东芝(Toshiba)公司之前介绍了一种不用读取数据而直接刷新的方法(美国专利申请号为US7,170,807B2)。

图4所示为FBC存储器的现有刷新操作方法的所加操作电压时序示意图。图5所示为FBC存储器的现有刷新操作方法中电荷量随时间的变化趋势示意图。如图4和图5所示，以体硅FBC存储器为例作说明，其中UL和UC分别为刷新操作时对FBC存储器件的栅极和漏端(或者源端)施加的脉冲信号。两条曲线中的水平电荷线Cn代表了若不执行保持数据操作时两种数据状态的最终趋近状态，所以为了区分开两种数据状态的逻辑值，两条电荷状态线1和0都应尽量远离Cn线。

在t1到t2时间内，源端接地，漏端接高压，向栅上施加一中等电压的脉冲，该中等电压应满足以下关系VTHL＜Vmid＜VTHH，即Vmid是介于高阈值压VTHH和低阈值电压VTHL之间的一电平。这样，对于“1”状态的FBC存储单元来说，晶体管变为导通状态，也就是形成了沟道，电流从沟道中流过并在漏端由碰撞电离作用产生电子空穴对，从而有空穴注入浮体区中。这样，“1”状态的FBC浮体区中电荷量将有一个Δ1的增加。由于在“0”状态中没有沟道形成，所以在“0”状态FBC的浮体区中电荷量几乎不变或只有一个很少量的Δ2的增加。Δ1通常比Δ2大2到3个数量级。

由于Charge Pumping(电荷泵)效应，大量电子被束缚在表面态中，从t3时刻开始，一个负脉冲被施加到栅极上，负电压通过耦合作用将浮体区中的空穴吸引到表面，使得空穴与表面态电子发生复合，浮体区中空穴的净值有所减少。对于“1”状态来说，空穴量有一个Δ4的减少，使得空穴量恢复为初始的“强1”状态；对于“0”状态来说，空穴量有一个Δ3的减少，使得空穴量恢复为初始的“强0”状态。通常，Δ3和Δ4量基本相等(一般在一个数量级范围内)。

这样，t4时刻恢复到“强1”状态或者“强0”状态，从而就完成了不用读取而直接刷新的操作。由于刷新操作过程中不用读取数据，所以该操作脉冲可以同时加到所有的FBC存储器单元上，而不是一行一行的刷新，极大地提高了刷新速度。

需要说明的是，Charge Pumping的主要机理是这样的：当进行数据读或写时，栅极的WL(字线)上施加的是正电压，这个正电压使得硅表面形成了沟道，所以有大量的电子存在于栅氧与硅表面之间。在这个反型的状态下，一些电子会被硅表面态束缚住，当完成读写操作，栅极电压变为负电压(保持状态)以至于沟道已经消失后，这些被束缚住的电子仍停留在硅表面，而Toshiba公司利用的正是这些束缚住的表面态电子来和体内空穴复合以达到“弱0”变“强0”的过程以实现刷新操作，但这里的问题是Charge Pumping产生的表面态电子受到栅极电压正负脉冲变化次数的约束，也就是说读写次数越多的行列累积产生的表面态电子越多，而读写次数越少的行列累积产生的表面态电子越少。因此，这就造成了复合时的情况会有所差别，有的行由于刷新周期内没有读写，在表面几乎没有束缚的电子，因而这些行的单元根本无法达到复合的效果，即无法实现“弱0”变“强0”；而有的行由于刷新周期内读写次数频繁，在表面积累了过多的束缚电子，有可能使得刷新时对存储值为“1”的单元造成的负面影响加重，反而有可能把“强1”拉回“弱1”。

因此，图4和图5所示的FBC存储器的操作方法可能存在刷新误操作和无效刷新操作的问题。

发明内容

本发明要解决的技术问题是，减少由先读取后写回的传统刷新方式造成的耗费大量时间、功耗以及系统等待的问题；并同时能避免各行由于Charge Pumping现象产生的表面束缚电子数量不确定而引起的刷新误操作和无效刷新操作的问题。

为解决以上技术问题，本发明提供一种体硅浮体晶体管存储器单元的刷新操作方法，其包括以下步骤：

(1)在浮体晶体管的栅极上偏置电压脉冲，以使存储第一数据状态的浮体晶体管导通，或者以使存储第二数据状态的浮体晶体管截止；在浮体晶体管的漏端/源端偏置高电平脉冲，以使所述导通的浮体晶体管的浮体区的存储电荷实现第一增量，或者以使所述截止的浮体晶体管的浮体区的存储电荷实现第二增量，所述第一增量远大于第二增量；在浮体晶体管的隐埋层上偏置电压脉冲以使隐埋层与浮体区之间的PN结反向截止；

(2)在浮体晶体管的隐埋层上偏置电压脉冲，以使隐埋层与浮体区之间的PN结弱导通；以及

(3)重复所述第(1)步骤。

作为一个实施例，所述第(1)步骤中，在浮体晶体管的栅极上偏置电压脉冲以使存储第一数据状态的浮体晶体管导通，或者以使存储第二数据状态的浮体晶体管截止。所述第(2)步骤中，浮体晶体管的漏端/源端同时偏置0电平。

所述第(1)步骤和所述第(2)步骤可以连续进行。

根据本发明所提供的刷新操作方法，其中，所述浮体晶体管存储器单元为NMOS型体硅浮体晶体管存储器单元；所述第一数据状态为“1”，所述第二数据状态为“0”，所述高电平为0.5～0.8伏，典型的为0.6伏。所述刷新操作在体硅浮体晶体管存储单元的数据保持过程中进行。

本发明同时提供一种体硅浮体晶体管存储器的刷新操作方法，所述存储器包括存储阵列，其包括以下步骤：

(1)存储阵列中浮体晶体管的栅极上同时偏置电压脉冲，以使存储第一数据状态的浮体晶体管导通、存储数据第二数据状态的浮体晶体管截止；在存储阵列中浮体晶体管的漏端/源端同时偏置高电平脉冲，以使所述导通的浮体晶体管的浮体区的存储电荷实现第一增量、使所述截止的浮体晶体管的浮体区的存储电荷实现第二增量，所述第一增量远大于第二增量；在存储阵列中浮体晶体管的隐埋层的共同引出端上偏置电压脉冲以使隐埋层与浮体区之间的PN结反向截止；

(2)存储阵列中浮体晶体管的隐埋层的共同引出端上偏置电压脉冲，以使隐埋层与浮体区之间的PN结弱导通；以及

(3)重复所述第(1)步骤。

作为一个实施例，所述第(1)步骤中，存储阵列中浮体晶体管的栅极上同时偏置电压脉冲以使存储第一数据状态的浮体晶体管导通、存储数据第二数据状态的浮体晶体管截止。所述第(2)步骤中，在存储阵列中浮体晶体管的漏端/源端同时偏置0电平。

根据本发明所提供的体硅浮体晶体管存储器的刷新操作方法，其中，所述第(1)步骤和所述第(2)步骤可以连续进行。

具体地，所述浮体晶体管存储器可以为NMOS型体硅浮体晶体管存储器；所述第一数据状态为“1”，所述第二数据状态为“0”，所述高电平可取0.5～0.8伏，典型的取0.6伏。所述刷新操作在浮体晶体管存储器的数据保持过程中进行。

本发明的技术效果是，该发明的刷新操作方法并不利用Charge Pumping效应进行刷新操作，因此具有刷新操作的可靠性高的特点，同时，对于体硅FBC存储器单元或存储器，刷新操作过程中不存在读取过程，进而可以对体硅FBC存储器的存储阵列进行整体刷新操作。

附图说明

图1是传统的动态随机存储器阵列结构。

图2是现有技术的体硅FBC存储器单元的剖面结构图。

图3是图2所示的体硅FBC存储器的操作原理示意图，其中图3(a)为写入数据“1”的示意图，图3(b)为写数据“0”的示意图。

图4是FBC存储器的现有刷新操作方法的所加操作电压时序示意图。

图5是FBC存储器的现有刷新操作方法中电荷量随时间的变化趋势示意图。

图6是本发明提供的Bulk FBC存储器的刷新操作方法的操作电压时序示意图。

图7是本发明提供的Bulk FBC存储器的刷新操作方法中电荷量随时间的变化趋势示意图。

图8是Bulk FBC存储器采用本发明刷新操作方法的结构示意图。

图9是Bulk FBC存储器的操作电压列表示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

本发明提供的刷新操作方法适用于FBC存储器，一般情况下适用于Bulk FBC存储器。Bulk FBC存储器的刷新操作频率相对更高，改进刷新操作方法的要求更为迫切，在以下实施例中，以NMOS类型的Bulk FBC存储器为例对其刷新操作方法作详细说明。

在Bulk FBC存储器中，浮体区中所存储的数据状态会随时间而减弱，由于泄漏电流或辐射干扰等原因，存有大量空穴的“强1”状态会由于所存空穴量的减少而逐渐变成“弱1”的状态，而浮体区中不存有空穴的“强0”状态会由于所存空穴量的增加而逐渐变成“弱0”的状态。若不对此变化加以干涉，则存储单元中所存数据的状态会随时间而变得不可区分。因此，刷新操作的目的即是要使这种随时间而减弱的变化向反向变化。本发明中提到的“不读取整体刷新”的含义是指当浮体区中所存数据为弱“1”状态时，我们通过某种操作方法在不读取存储值的情况下使其变为“强1”，而当浮体区中所存数据为“弱0”状态时，我们也可以通过同样的操作方法直接恢复到“强0”状态，即无论原本存储单元的逻辑存储值是“弱1”还是“弱0”，都可以无选择的分别恢复到我们期望的“强1”或“强0”。需要说明的是，“强1”和“弱1”是以浮体区中存储电荷的相对多少来判别的，同理，“强0”和“弱0”也是以浮体区中存储电荷的相对多少来判别的。用户可以根据存储电荷数量值来定义“强1”、“弱1”、“强0”和“弱0”。以NMOS类型为例，“强1”时浮体区中的空穴多于“弱1”中的空穴，“强0”时浮体区中的空穴少于“弱0”中的空穴。“弱1”和“弱0”状态下，浮体区中存储电荷向图7中的水平电荷线靠拢。

图6所示为本发明提供的Bulk FBC存储器的刷新操作方法的操作电压时序示意图。图7所示为本发明提供的Bulk FBC存储器的刷新操作方法中电荷量随时间的变化趋势示意图。如图6和图7所示，Vdrain代表NMOS Bulk FBC(如图3所示)的漏端电压，Vgate代表NMOS Bulk FBC的栅极电压，Vn-burried代表NMOS Bulk FBC的N注入隐埋层上施加的电压；Cn代表水平电荷线，水平电荷线之上的实线代表“1”状态下随着刷新操作的存储电荷变化趋势示意图，水平电荷线之下的实线代表“0”状态下随着刷新操作的存储电荷变化趋势示意图。以下结合图6和图7所示对该发明的刷新操作方法作详细说明。

步骤1(Step1)：FBC存储单元的栅极电压(电压脉冲的高度)偏置于数据“1”状态下的阈值电压和数据“0”状态下的阈值电压之间，FBC存储单元的漏端/源端电压(电压脉冲的高度)偏置于高电平，FBC存储单元的隐埋层电压偏置以使隐埋层与浮体区之间的PN结反向截止的电压。

在t1到t2时间内，FBC存储单元的源端(在其它实施例中，可以为漏端)接地，向栅极上偏置一中等电压VTHmid，即Vgate＝VTHmid，该电压满足以下关系VTH1＜VTHmid＜VTH0，即VTHmid是介于高阈值压VTH0和低阈值电压VTH1之间的电平，作为典型值，VTHmid可取0.3V。同时，向漏端(在其它实施例中，可以为源端)施加稍高的电压，即高电平，可取0.5～0.8伏，典型地，Vdrain可取0.6V；该高电平可以使数据“1”的FBC存储单元在漏端(在其它实施例中，可以为源端)附近形成高电场以产生空穴-电子对。同时，t1到t2时间内，向n-隐埋层的引出端Vn-buried置正向电压脉冲，以使隐埋层与浮体区之间的PN结反向截止，阻止浮体区中存储电荷(空穴)泄露，典型地Vn-buried＝0.6V。其中，VTH1代表数据“1”状态时的阈值电压，其中，VTH0代表数据“0”状态时的阈值电压。

这样，在t1时刻，由于漏电流等原因，使存储器处于“弱0”或者“弱1”状态。对于存有“弱1”的存储单元，由于其阈值电压低于施加在栅极上的电平VTHmid而会导通，使得在栅氧化层下形成沟道并在漏端由碰撞电离作用产生电子空穴对，从而有空穴注入浮体区中形成沟道电流；而对于存有“弱0”的存储单元，其阈值电压高于施加浮体晶体管栅极上的电平VTHmid，其栅氧化层下不能形成沟道，从而不能形成沟道电流。施加在漏端的高电平在漏端附近形成一高电场，当沟道电流流到漏区时会由于高电场作用碰撞电离，产生空穴-电子对，空穴向较低电势的浮体区移动，而电子从漏区移除。所以，对于“弱1”状态，由于有沟道电流形成，因此其浮体区中所存储的空穴将有一Δ1量的增加；而对于“弱0”状态，由于其没有沟道电流形成，因此其浮体区中所存储的空穴几乎没有或只有一很小量的Δ2的增加，通常，Δ1比Δ2大2到3个数量级。

经过这一步操作，“弱1”状态的存储单元(例如，浮体区内约有3000个空穴)变为“强1”状态的存储单元(例如，浮体区内约有4000个空穴)；而“弱0”状态的存储单元(例如，浮体区内约有1000个空穴)几乎不变，仍为“弱0”状态的存储单元(例如，浮体区内仍约有1000个空穴)。

步骤2(Step2)：在隐埋层中偏置电压以使隐埋层与浮体区之间的PN结弱导通。

在t2时间点，FBC存储单元的栅极电压Vgate和FBC存储单元的源端/漏端电压归为0，随后的t3到t4时间内向，所有浮体区共用的N型隐埋层引出端Vn-buried施加一约低于N型隐埋层与P型浮体区之间的PN结势垒的反向低电平(非刷新操作情况下，该N型隐埋层引出端偏置在约+0.6V以使得N型隐埋层与P型浮体区之间的PN结反偏，防止存储电荷泄漏)，在该实施例中，N型隐埋层与P型浮体区之间的PN结势垒约为0.6V，Vn-buried＝-0.2V，这样，若浮体区中有一定量的空穴，N型隐埋层与P型浮体区之间的PN结会处于弱导通状态(隐埋层与浮体区之间的PN结正偏电压小于PN结势垒，所以是处于弱导通)，浮体区中存储电荷(空穴)通过弱导通状态的PN结泄露电荷。在该实施例中，同时，在t3到t4时间内，栅极电压Vgate偏置一中等电压VTHmid的脉冲，即Vgate＝VTHmid，该电压满足以下关系VTH1＜VTHmid＜VTH0，其中，VTH1代表数据“1”状态时的阈值电压，其中，VTH0代表数据“0”状态时的阈值电压。t3到t4时间内的栅极电压Vgate偏置可以使“1”状态下的存储单元的导通。

在栅端和漏端施加脉冲的同时，将N型隐埋层引出端的偏置适当下调，有一小部分存储在浮体区中的空穴会从N型隐埋层中流出，这对于存储状态为“弱1”和“弱0”的存储单元都一样，原存储状态为“弱1”的存储单元中所存空穴会有一Δ3的量的降低，原存储状态为“弱0”的存储单元中所存空穴也会有一Δ4的量的降低，通常Δ3比Δ4的量略大，这是由于存1单元和存0单元的浮体区存储的空穴数量不一致，导致以上所说弱导通的程度不一致，其中存1单元比存0单元体内空穴多。因此，PN结导通的程度更强，存0单元达到了期望的效果，即减少空穴变成强0状态，存1单元反而受到不期望的负面效果减少了过多的空穴。通过这一操作过程，可以使“弱0”存储单元所存储的电荷量回到最初的“强0”状态。当然“弱1”也会受到一定程度的影响。t4时间点，栅极上电压Vgate恢复到0电平，漏端/源端电压也恢复到0电平，而N型隐埋层上的偏置电压也恢复到通常情况下的0.6V。

经过这一步操作，“弱0”状态(例如，浮体区内约有1000个空穴)变为“强0”状态(例如，浮体区内约有0个空穴)；而“强1”状态(例如，浮体区内约有4000个空穴)则由于受到Vn-buried影响，重新削弱为“弱1”状态(例如，浮体区内约有3000个空穴)。

步骤3(Step3)：重复步骤1过程，即，FBC存储单元的栅极电压(电压脉冲的高度)偏置于数据“1”状态下的阈值电压和数据“0”状态下的阈值电压之间，FBC存储单元的漏端/源端电压(电压脉冲的高度)偏置于高电平，FBC存储单元的隐埋层电压偏置以使隐埋层与浮体区之间的PN结反向截止的电压。

在t5到t6时间内，执行与步骤1同样的操作，以克服以上步骤2中的存1单元减少空穴过多的影响。FBC存储单元的源端(在其它实施例中，可以为漏端)接地，向栅极上偏置一中等电压VTHmid，即Vgate＝VTHmid，该电压满足以下关系VTH1＜VTHmid＜VTH0，即VTHmid是介于高阈值压VTH0和低阈值电压VTH1之间的电平，作为典型值，VTHmid可取0.3V。同时，向漏端(在其它实施例中，可以为源端)施加稍高的电压，即高电平，典型地，Vdrain可取0.6V；该高电平可以使数据“1”的FBC存储单元在漏端(在其它实施例中，可以为源端)附近形成高电场以产生空穴-电子对。同时，t1到t2时间内，向n-隐埋层的引出端Vn-buri ed置正向电压脉冲，以使隐埋层与浮体区之间的PN结反向截止，阻止浮体区中存储电荷(空穴)泄露，典型地Vn-buried＝0.6V。其中，VTH1代表数据“1”状态时的阈值电压，其中，VTH0代表数据“0”状态时的阈值电压。

这样，对于之前为“弱1”的存储单元，在栅氧化层下形成沟道并在漏端由碰撞电离作用产生电子空穴对，其中空穴注入到浮体区内使浮体区中所存储的空穴将有一Δ5量的增加而变为“强1”。而对于之前“强0”的存储单元，其栅氧化层下不能形成沟道，也没有沟道电流。因此其浮体区中所存储的空穴几乎没有或只有一很小量的Δ6的增加而继续维持“强0”，通常，Δ5比Δ6大2到3个数量级。

经过这一步操作，“弱1”状态的存储单元(例如，浮体区内约有3000个空穴)重新变为“强1”状态的存储单元(例如，浮体区内约有4000个空穴)；而“强0”状态的存储单元(例如，浮体区内约有0个空穴)几乎不变，仍为“强0”状态的存储单元(例如，浮体区内仍约有0个空穴)。

这样，在t6时刻，不管是“弱1”状态还是“弱0”状态的存储单元，都可以恢复至“强1”状态或者“强0”状态，从而完成了整个从“弱1”到“强1”、“弱0”到“强0”的刷新操作。整个三个阶段的刷新操作过程，不包括读取过程，因此对存储单元是一种不读取而刷新操作的过程。

这里要提起注意的是，步骤1和步骤3看起来操作相同，但并不代表可以省略其一，原因主要在于步骤2过程对于存储“1”的单元的体内空穴有削弱的负面效果。因此，如果没有步骤1的话，初始为“弱1”的存储单元有可能直接经过步骤2而变为“0”的存储单元，进而有可能引起步骤3的误操作；而如果没有步骤3的话，则该刷新操作只对“弱0”转变为“强0”，而“弱1”并没有恢复至“强0”，不符合刷新操作的要求。

需要进一步说明的是，步骤1、步骤2和步骤3分布所使用的时间，本领域技术人员可以根据FBC存储器单元的具体条件而设定，其一般在纳秒(ns)数量级。步骤1和步骤2之间的时间间隔(t2至t3)、步骤2和步骤3之间的时间间隔(t4至t5)也同为纳秒数量级，其具体长短不受本发明实施例限制。在又一实施例中，步骤1和步骤2之间的时间间隔甚至可以为0，也即步骤1和步骤2连续进行。在N型掩埋层偏置-0.2V时，栅极和漏端继续保持步骤1的电压偏置状态，即漏端0.6V，源端0V，栅极0.3V。这样对于存储数据为“1”的存储单元一方面碰撞电离从漏端注入空穴，另一方面同时从N型掩埋层PN结弱正偏抽走空穴，一定程度上抵消，仍然在步骤2中由“强1”状态变为“弱1”状态；而对于存储数据为“0”的单元仅是从N型掩埋层PN结弱正偏抽走空穴，变为“强0”。

而对于包括存储单元阵列的FBC存储器，由于对每个FBC存储单元的刷新操作不需要读取过程，以上刷新操作过程中，分别偏置于栅极、漏端(或者源端)或者隐埋层引出端的信号，可以同时偏置于所有FBC存储单元上，从而可以实现对所有存储阵列进行刷新操作，极大地提高了刷新操作的速度。这种刷新操作过程为不读取而整体刷新的过程。

图8所示为Bulk FBC存储器采用本发明刷新操作方法的结构示意图。如图8所示，Bulk FBC存储器的刷新操作过程中，是对整个存储阵列进行整体刷新操作的，其中的黑色方块表示正在刷新操作的存储单元。

图9所示为Bulk FBC存储器的操作电压列表示意图。该操作电压列表是针对NMOSBulk FBC存储器实例的。

需要说明的是，作为本发明提供的又一实施例，以上刷新操作过程可以在FBC存储器原本的数据保持状态过程中执行刷新操作，即在无外界操作(读、写等操作)时，时刻做“弱1”变“强1”、“弱0”变“强0”的刷新操作。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (12)

1.一种体硅浮体晶体管存储器单元的刷新操作方法，其特征在于，包括以下步骤：

(1)在浮体晶体管的栅极上偏置电压脉冲，以使存储第一数据状态的浮体晶体管导通，或者以使存储第二数据状态的浮体晶体管截止；在浮体晶体管的漏端/源端偏置高电平脉冲，以使所述导通的浮体晶体管的浮体区的存储电荷实现第一增量，或者以使所述截止的浮体晶体管的浮体区的存储电荷实现第二增量，所述第一增量远大于第二增量；在浮体晶体管的隐埋层上偏置电压脉冲以使隐埋层与浮体区之间的PN结反向截止；

(2)在浮体晶体管的隐埋层上偏置电压脉冲，以使隐埋层与浮体区之间的PN结弱导通；以及

(3)重复所述第(1)步骤。

2.如权利要求1所述的刷新操作方法，其特征在于，所述第(2)步骤中，在浮体晶体管的漏端/源端同时偏置0电平。

3.如权利要求1所述的刷新操作方法，其特征在于，所述第(1)步骤和所述第(2)步骤连续进行。

4.如权利要求1所述的刷新操作方法，其特征在于，所述浮体晶体管存储器单元为NMOS型体硅浮体晶体管存储器单元。

5.如权利要求1所述的刷新操作方法，其特征在于，所述第一数据状态为“1”，所述第二数据状态为“0”，所述高电平为0.5～0.8伏。

6.如权利要求1所述的刷新操作方法，其特征在于，所述刷新操作在体硅浮体晶体管存储单元的数据保持过程中进行。

7.一种体硅浮体晶体管存储器的刷新操作方法，所述存储器包括存储阵列，其特征在于，包括以下步骤：

(1)存储阵列中浮体晶体管的栅极上同时偏置电压脉冲，以使存储第一数据状态的浮体晶体管导通、存储数据第二数据状态的浮体晶体管截止；在存储阵列中浮体晶体管的漏端/源端同时偏置高电平脉冲，以使所述导通的浮体晶体管的浮体区的存储电荷实现第一增量、使所述截止的浮体晶体管的浮体区的存储电荷实现第二增量，所述第一增量远大于第二增量；在存储阵列中浮体晶体管的隐埋层的共同引出端上偏置电压脉冲以使隐埋层与浮体区之间的PN结反向截止；

(2)存储阵列中浮体晶体管的隐埋层的共同引出端上偏置电压脉冲以使隐埋层与浮体区之间的PN结弱导通；以及

(3)重复所述第(1)步骤。

8.如权利要求7所述的刷新操作方法，其特征在于，所述第(2)步骤中，在存储阵列中浮体晶体管的漏端/源端同时偏置0电平。

9.如权利要求7所述的刷新操作方法，其特征在于，所述第(1)步骤和所述第(2)步骤连续进行。

10.如权利要求7所述的刷新操作方法，其特征在于，所述浮体晶体管存储器为NMOS型体硅浮体晶体管存储器。

11.如权利要求7所述的刷新操作方法，其特征在于，所述第一数据状态为“1”，所述第二数据状态为“0”，所述高电平为0.5～0.8伏。

12.如权利要求7所述的刷新操作方法，其特征在于，所述刷新操作在浮体晶体管存储器的数据保持过程中进行。

Images