CN102144232A - 使用分支取代的仿真处理器执行 - Google Patents

使用分支取代的仿真处理器执行 Download PDF

Info

Publication number
CN102144232A
CN102144232A CN2009801344579A CN200980134457A CN102144232A CN 102144232 A CN102144232 A CN 102144232A CN 2009801344579 A CN2009801344579 A CN 2009801344579A CN 200980134457 A CN200980134457 A CN 200980134457A CN 102144232 A CN102144232 A CN 102144232A
Authority
CN
China
Prior art keywords
branch
processor
instruction
execution
emulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801344579A
Other languages
English (en)
Inventor
A·D·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN102144232A publication Critical patent/CN102144232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Debugging And Monitoring (AREA)
  • Advance Control (AREA)

Abstract

一种处理器仿真环境包括操作以根据目标处理器的特性来仿真处理器指令的执行的处理器执行模型和分支取代逻辑。在处理器执行模型将分支指令解码时，它请求来自分支取代逻辑的分支指引。分支取代逻辑提供解析分支评估的分支指引以响应请求。请求可包括分支指令地址。分支取代逻辑可通过使用分支指令地址，将与目标处理器兼容的处理器上执行的指令的执行追踪编排索引。分支指引可包括取代分支目标地址，该地址可从指令追踪获得或者由分支取代逻辑以其它方式计算得出。以此方式，在未对复杂I/O建模的仿真环境中可仿真准确的程序执行顺序。

Description

使用分支取代的仿真处理器执行
技术领域
本发明一般涉及处理器仿真，并且具体涉及由分支取代（override）逻辑解析分支指令的仿真方法学。
背景技术
处理器设计的仿真在本领域是公知的。实际上，大量仿真是新处理器设计的工艺所必需的。仿真涉及通过量化目标处理器组件功能单元的特性并将那些特性相互相关以便出现的模型（即，有关特性之和）提供实际处理器行为的几乎相同表示而为目标处理器建模。
仿真的一个已知方法提供系统组件的硬件准确模型，如硬件描述语言(HDL)构造或合成后的其门级实现，并且仿真组件之间传递的实际装置状态和信号。这些仿真虽然高度准确，但速度较慢，计算要求高，并且仅在硬件准确模型已开发时才能够在设计工艺中表现良好。相应地，它们不适用于在阐明架构权衡、检测基本性能标准及诸如此类中有用的早期仿真。
仿真的一种更有效方法提供硬件功能单元的更高端周期准确模型，并且经面向事务的消息传递系统为其交互建模。消息传递系统通过将每个时钟周期分成“更新”阶段和“通信”阶段而仿真实时执行。周期准确的单元功能在适当的更新阶段中被仿真以便仿真实际功能单元行为。组件间信令分配到通信阶段以便实现周期准确的系统执行。仿真的准确度取决于功能单元模型准确地反映实际单元功能和准确地展现组件间信令的程度。甚至诸如处理器等复杂系统的高准确功能单元模型在本领域是已知的，并且产生了在许多应用中以高准确度匹配现实硬件结果的仿真。
然而，功能单元准确度只是获得诸如处理器等复杂系统的高保真仿真的挑战的一部分。有意义的仿真另外要求对处理器上的活动准确建模，如指令执行顺序。在许多应用中，可通过在处理器模块上简单执行相关程序而对处理器活动准确建模。然而，这并不是始终可能的，特别是在对实时处理器系统建模时。例如，输入/输出行为(I/O)可以是要探究的关键领域，但实际I/O环境十分复杂，使得准确的I/O模型的开发是不可能或不可行的。这是关于诸如移动通信装置等许多面向通信的系统的情况。
处理器仿真准确度的一个关键方面是指令执行顺序。所有现实程序包括条件分支指令，其评估在运行时之前是未知的。实际上，在许多情况下，在处理器流水线（pipeline）中深处的执行阶段中评估指令前，不进行分支评估。为防止流水线暂停（stall），即在评估分支条件前中止执行，现代处理器采用精密的分支预测技术。在将条件分支指令解码时，基于过去分支行为和/或其它度量，预测指令的评估，并且基于预测继续指令获取。也就是说，如果预测为要取分支，则从分支目标地址（可先验已知或者可动态计算得出）获取指令。如果预测为不取分支，则指令获取继续按顺序进行（在分支指令地址后的地址）。未正确预测的分支能够要求流水线刷新以清除未正确获取的指令的管道（pipe）以及要求获取正确指令时的暂停，从而不利地影响了执行速度和功耗。准确的分支预测因此是处理器性能的一个重要方面，并且因而是处理器仿真中非常关注的一个领域。然而，确定许多分支条件的解析的I/O环境可能太复杂而无法在仿真中准确地建模。
发明内容
一种处理器仿真环境包括操作以根据目标处理器的特性来仿真处理器指令的执行的处理器执行模型和分支取代逻辑。在处理器执行模型将分支指令解码时，它请求来自分支取代逻辑的分支指引。分支取代逻辑提供解析分支评估的分支指引以响应请求。请求和分支指引可采用多种形式。在一个实施例中，请求包括正在仿真的分支指令的地址，并且可选地包括预测的分支目标地址。分支取代逻辑可通过使用分支指令地址，将与目标处理器兼容的处理器上执行的指令的执行追踪（execution trace）编排索引。分支指引可包括取代分支目标地址，该地址可从指令追踪获得或者由分支取代逻辑以其它方式计算得出。以此方式，在未对复杂I/O建模的仿真环境中可仿真准确的程序执行顺序。
附图说明
图1是处理器仿真环境的功能框图。
图2是仿真处理器执行的方法的流程图。
具体实施方式
图1示出包括处理器执行模型12的处理器仿真环境10。处理器执行模型12根据目标处理器的特性来仿真指令的执行。目标处理器可以是现有处理器，或者更可能是在开发的新处理器。处理器执行模型12可包括目标处理器内一个或多个功能单元的硬件准确模型，如指令单元(IU)、浮点单元(FPU)、存储器管理单元(MMU)或诸如此类。备选或附加的是，一个或多个功能单元可由周期准确的功能单元来建模，零仿真时间数据和/或参数在功能单元模型之间传递。通常，处理器执行模型12可包括本领域已知的任何处理器仿真模型。
处理器执行模型12通过执行从指令库14检索的指令，仿真目标处理器的操作。指令库14本身可包括存储器功能的仿真模型，如指令高速缓存（I高速缓存）。备选的是，指令库14可简单地包括能够加载到存储器中并由目标处理器执行的指令的有序清单（如在编译器/链接器产生的对象模型中）。在一个实施例中，处理器执行模型12通过提供指令地址(IA) 16，从指令库14获取一个或多个指令。指令库14又提供一个或多个对应指令18到处理器执行模型12。
在各种实施例中，处理器仿真环境10可如所要求的或期望的，另外包括存储器20、输入/输出功能(I/O) 24及诸如此类的仿真模型。例如，存储器模型20可实现为一个或多个高速缓存。I/O模型24可模拟UART、并行端口、USB接口或其它I/O功能。处理器仿真环境10可另外包括其它仿真模型，或到诸如图形处理器、加密引擎、数据压缩引擎或诸如此类（未示出）等另一电路的接口的模型。
在一些情况下，处理器仿真环境10不能提供足够精密的I/O模型以确保处理器执行模型12的有意义仿真。例如，目标处理器可能部署在无线通信系统移动终端中。带有无线通信系统的移动终端（及其处理器）的复杂、动态交互不能得到准确建模。然而，部署在移动终端中时的目标处理器的性能是关键的，并且开发人员必须能够仿真在该环境中其操作的许多方面。
具体而言，直接和深刻影响其性能的目标处理器的操作的一方面是程序执行路径 - 即，分支指令的动态解析。根据本发明的一个或多个实施例，通过分支取代逻辑26在处理器执行模型12上实行已知或期望的分支指令行为。在处理器执行模型12遇到条件分支指令时，分支取代逻辑26从处理器执行模型12接收对分支指引的请求28。作为响应，分支取代逻辑26提供分支指引30，向处理器执行模型12指示分支评估的解析（即，取或不取）。
分支取代逻辑26可以在几种方式中得到分支指引30。例如，它可检查关注的I/O条件下（如在参与无线通信时）不同处理器（如目标处理器的以前版本）上实际执行的存储在执行追踪32中的指令。备选的是，分支取代逻辑26可根据各种算法来计算分支指引30，例如随机、取或不取分支评估的预定概率分布（基于代码的分析和环境的认知、通过I/O环境和程序的动态分析）或其它方案。以此方式，处理器执行模型12的有意义仿真和分析是可能的，甚至在I/O环境不能准确地建模的情况下。
来自处理器执行模型12的分支指引请求28和来自分支取代逻辑26的分支指引30可采用多种形式。例如，在对概率测试适当的一个实施例中，处理器执行模型12可简单地断言信号为请求28，并且接收单个比特作为分支指引30 - 例如，1=取，以及0=不取。这种情况下，分支取代逻辑26根据某一概率分布来控制分支指令的分支解析，而与正在执行的代码内的每个单独指令或其功能无关。
在另一个实施例中，来自处理器执行模型12的分支指引请求28可采用分支指令地址(BIA)的形式 - 即，对其正在仿真执行的分支指令的地址。在此实施例中，分支取代逻辑26可使用BIA（及可选择地使用偏移）为执行追踪32编排索引以发现如前面执行的对应分支指令的实际分支解析。在此实施例中，来自分支取代逻辑26的分支指引30可采用取代分支目标地址(OBTA)的形式 - 该地址即处理器执行模型12应从其开始执行新指令的地址。
在特别适合仿真处理器执行模型12内分支预测逻辑的仍有的另一个实施例中，来自处理器执行模型12的分支指引请求28可包括BIA和预测分支目标地址(BTA)两者。在此实施例中，来自分支取代逻辑26的分支指引30可包括指示分支预测的准确度的单个比特 - 例如，1=正确预测，以及0=错误预测。分支取代逻辑26可计算分支预测的准确度，或者可通过使用BIA与执行追踪32中对应分支指令的实际分支解析进行比较来查明它。备选的是，分支取代逻辑26可提供OBTA形式中的分支指引30。OBTA将是用于不取分支指引30的适当增大的BIA，或用于取分支指引30的BTA。注意，BTA无需匹配如处理器执行模型12计算得出的预测取的BTA - 例如，分支取代逻辑26能够通过提供适当OBTA，在程序执行路径中强制中断或其它更改。
图2示出仿真处理器执行的方法100。从框102开始，方法以获取一个或多个指令开始（框104）。如本领域中已知的，处理器执行模型12可按顺序获取指令，或者它可成组获取指令，如I-高速缓存行。对于每个获取的指令，处理器执行模型12将指令解码（框105）。如果指令不是分支指令（框106），则处理器执行模型12仿真指令的执行（框108），例如通过将指令加载到执行流水线的模型中。在处理器执行模型12将分支指令解码（框106）时，它向分支取代逻辑26发出对分支指引的请求28（框110）。处理器执行模型12随后从分支取代逻辑26接收分支指引30（框112）。处理器执行模型12随后通过获取和执行分支指引30确定的地址处的指令，仿真分支指令的执行（框114）。
请求28和分支指引30可包括仿真的电信号，其中，处理器执行模型12（或至少其接口的模型）包括硬件准确的仿真模型，如硬件描述语言(HDL)模型、门级模型功能模型或诸如此类。备选的是，在处理器执行模型12包括周期准确的功能模型的情况下，请求28和分支指引30可包括根据为处理器仿真环境10定义的面向事务的消息传递系统而在处理器执行模型12与分支取代逻辑26之间传递的零仿真时间消息。本领域技术人员可容易为任何特定仿真环境实现适当的请求28和分支指引30信令。
通过分支取代逻辑26提供分支指引30允许处理器仿真环境10通过最少的I/O建模或模拟来仿真处理器执行模型12。处理器执行模型12可像目标处理器一样仿真指令，仅在分支确定点有介入。在期望高程度的仿真准确度时，这特别重要。另外，通过分离分支取代逻辑26和处理器执行模型12，可根据特定仿真所期望的或要求的来实现多种分支取代方案。
当然，在不脱离本发明基本特性的情况下，本发明可以不同于本文具体所述那些方式的其它方式来实现。所示实施例在所有方面均要视为说明性而不是限制性的，并且落在随附权利要求的意义和等同范围内的所有更改旨在涵盖于其中。

Claims (17)

1. 一种仿真处理器执行的方法，包括：
解码处理器指令以确定所述指令是否是分支指令；以及
通过以下步骤来仿真分支指令的执行：
从分支取代逻辑请求分支指引，
从分支取代逻辑接收响应所述请求的分支指引；以及
根据来自所述分支取代逻辑的所述分支指引，仿真所述分支指令的执行。
2. 如权利要求1所述的方法，其中从分支取代逻辑请求分支指引包括提供所述分支指令地址到所述取代逻辑。
3. 如权利要求2所述的方法，其中从分支取代逻辑请求分支指引还包括提供分支目标地址到所述取代逻辑。
4. 如权利要求1所述的方法，其中从分支取代逻辑接收的所述分支指引包括取代分支目标地址。
5. 如权利要求5所述的方法，其中仿真所述分支处理器指令的执行以响应来自所述分支取代逻辑的所述分支指引包括仿真在所述取代分支目标地址开始的一个或多个指令的执行。
6. 如权利要求1所述的方法，其中从分支取代逻辑接收的所述分支指引包括比特。
7. 一种处理器仿真环境，包括：
处理器执行模型，操作以根据目标处理器的特性来仿真处理器指令的执行，并且还操作以在解码分支指令时请求分支指引，接收响应所述请求的分支指引，并且根据所述分支指引来仿真所述分支指令的执行；以及
分支取代逻辑，操作以接收来自所述处理器执行模型的分支指引请求，并提供分支指引以响应所述请求。
8. 如权利要求7所述的处理器仿真环境，还包括所述分支取代逻辑可访问的指令执行追踪，所述指令执行追踪包括由与所述目标处理器兼容的处理器以前执行的指令。
9. 如权利要求7所述的处理器仿真环境，还包括指令库，所述处理器执行模型从所述指令库获取指令。
10. 如权利要求7所述的处理器仿真环境，其中所述指令库对指令高速缓存建模。
11. 如权利要求7所述的处理器仿真环境，其中所述分支指引请求包括正在仿真的所述分支指令的地址。
12. 如权利要求11所述的处理器仿真环境，其中所述分支指引请求还包括分支目标地址。
13. 如权利要求7所述的处理器仿真环境，其中所述分支指引包括取代分支目标地址。
14. 如权利要求13所述的处理器仿真环境，其中所述处理器执行模型操作以通过仿真在所述取代分支目标地址开始的一个或多个指令的执行来根据所述分支指引仿真所述分支指令的执行。
15. 如权利要求7所述的处理器仿真环境，其中所述分支指引包括比特。
16. 一种处理器执行模型，包括功能单元模型，所述功能单元模型共同操作以根据目标处理器的特性来仿真处理器指令的执行，并且还操作以
在解码分支指令时请求分支指引，
接收响应所述请求的分支指引，以及
根据所述分支指引来仿真所述分支指令的执行。
17. 如权利要求16所述的处理器执行模型，其中所述分支指引包括取代分支目标地址，以及其中所述功能单元模型共同操作以通过仿真在所述取代分支目标地址开始的一个或多个指令的执行来根据所述分支指引仿真所述分支指令的执行。
CN2009801344579A 2008-09-04 2009-09-04 使用分支取代的仿真处理器执行 Pending CN102144232A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/204047 2008-09-04
US12/204,047 US20100057427A1 (en) 2008-09-04 2008-09-04 Simulated processor execution using branch override
PCT/IB2009/006759 WO2010026475A1 (en) 2008-09-04 2009-09-04 Simulated processor execution using branch override

Publications (1)

Publication Number Publication Date
CN102144232A true CN102144232A (zh) 2011-08-03

Family

ID=41528650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801344579A Pending CN102144232A (zh) 2008-09-04 2009-09-04 使用分支取代的仿真处理器执行

Country Status (7)

Country Link
US (1) US20100057427A1 (zh)
EP (1) EP2335170A1 (zh)
JP (1) JP5514211B2 (zh)
KR (1) KR20110081964A (zh)
CN (1) CN102144232A (zh)
MX (1) MX2011001796A (zh)
WO (1) WO2010026475A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335184A (zh) * 2012-06-15 2015-02-04 国际商业机器公司 事务执行分支指示
CN106383926A (zh) * 2016-08-29 2017-02-08 北京中电华大电子设计有限责任公司 一种基于Cortex‑M系列处理器的指令预取方法及电路
CN111324948A (zh) * 2020-02-10 2020-06-23 上海兆芯集成电路有限公司 模拟方法及模拟系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256451B2 (en) * 2012-06-29 2016-02-09 Oracle International Corporation Emulation time correction
CN110472372B (zh) * 2019-09-10 2020-12-11 中国石油大学(北京) 基于双重介质的渗透率预测方法及系统
CN116302994B (zh) * 2023-02-28 2023-10-10 浙江大学 一种程序路径的层次化匹配方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021404A1 (en) * 1979-06-29 1981-01-07 International Business Machines Corporation Computing system for the simulation of logic operations
EP1089170A2 (en) * 1999-10-01 2001-04-04 Hitachi, Ltd. Processor architecture and method of processing branch control instructions
WO2006054265A3 (en) * 2004-11-19 2006-11-16 Koninkl Philips Electronics Nv Co-simulation of a processor design
US20070150248A1 (en) * 2005-12-02 2007-06-28 Derek Chiou Simulation method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662360B1 (en) * 1999-09-27 2003-12-09 International Business Machines Corporation Method and system for software control of hardware branch prediction mechanism in a data processor
US6263302B1 (en) * 1999-10-29 2001-07-17 Vast Systems Technology Corporation Hardware and software co-simulation including simulating the cache of a target processor
US7152154B2 (en) * 2003-01-16 2006-12-19 Ip-First, Llc. Apparatus and method for invalidation of redundant branch target address cache entries
US7870369B1 (en) * 2005-09-28 2011-01-11 Oracle America, Inc. Abort prioritization in a trace-based processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021404A1 (en) * 1979-06-29 1981-01-07 International Business Machines Corporation Computing system for the simulation of logic operations
EP1089170A2 (en) * 1999-10-01 2001-04-04 Hitachi, Ltd. Processor architecture and method of processing branch control instructions
WO2006054265A3 (en) * 2004-11-19 2006-11-16 Koninkl Philips Electronics Nv Co-simulation of a processor design
US20070150248A1 (en) * 2005-12-02 2007-06-28 Derek Chiou Simulation method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEBASTIEN NUSSBAUM: "Modeling Superscalar Processors via Statistical Simulation", 《PARALLEL ARCHITECTURES AND COMPPILATION TECHNIQUES 2001 PROCEEDING INTERNATIONAL CONFERENCE ON》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335184A (zh) * 2012-06-15 2015-02-04 国际商业机器公司 事务执行分支指示
CN104335184B (zh) * 2012-06-15 2017-05-24 国际商业机器公司 事务执行分支指示
CN106383926A (zh) * 2016-08-29 2017-02-08 北京中电华大电子设计有限责任公司 一种基于Cortex‑M系列处理器的指令预取方法及电路
CN111324948A (zh) * 2020-02-10 2020-06-23 上海兆芯集成电路有限公司 模拟方法及模拟系统
CN111324948B (zh) * 2020-02-10 2023-04-25 上海兆芯集成电路有限公司 模拟方法及模拟系统

Also Published As

Publication number Publication date
MX2011001796A (es) 2011-03-30
EP2335170A1 (en) 2011-06-22
JP2012502340A (ja) 2012-01-26
WO2010026475A1 (en) 2010-03-11
US20100057427A1 (en) 2010-03-04
JP5514211B2 (ja) 2014-06-04
KR20110081964A (ko) 2011-07-15

Similar Documents

Publication Publication Date Title
JP5298444B2 (ja) プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム
US6059835A (en) Performance evaluation of processor operation using trace pre-processing
Da Silva et al. Performance modeling for FPGAs: extending the roofline model with high-level synthesis tools
CN102144232A (zh) 使用分支取代的仿真处理器执行
US10360322B2 (en) Simulation of virtual processors
Lin et al. Source-level timing annotation for fast and accurate TLM computation model generation
US20080282124A1 (en) Predictive run testing
CN103984791A (zh) 对fpga在运行时的信号值的随机访问
US7684971B1 (en) Method and system for improving simulation performance
Guha et al. Deepframe: A profile-driven compiler for spatial hardware accelerators
CN112612728B (zh) 缓存管理方法及装置、设备
CN111324948B (zh) 模拟方法及模拟系统
US11119892B2 (en) Method, device and computer-readable storage medium for guiding symbolic execution
CN112825058A (zh) 处理器性能评估方法及装置
KR102036350B1 (ko) 번역 결과 제공 방법, 장치 및 컴퓨터 프로그램, 번역 결과 표시 방법, 장치 및 컴퓨터 프로그램
Wolf et al. Intervals in software execution cost analysis
Wolf et al. Execution cost interval refinement in static software analysis
US20230056423A1 (en) Processor core simulator including trace-based coherent cache driven memory traffic generator
Milutinovic On the limits of probabilistic timing analysis
US11836025B2 (en) Device and method for updating register transfer level power model
Rachuj et al. A hybrid approach for runtime analysis using a cycle and instruction accurate model
Bai et al. RISC-V MICROARCHITECTURE EXPLORATION VIA REINFORCEMENT LEARNING
CN117194200A (zh) 一种动态可重构星上处理系统评估指标体系的构建方法
Serna et al. High-level model of sensor architecture for hardware and software design space exploration
Posadas et al. Static Write Buffer Cache Modeling to Increase Host-Compiled Simulation Accuracy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110803