CN102135941A - 从缓存写数据到内存的方法和装置 - Google Patents
从缓存写数据到内存的方法和装置 Download PDFInfo
- Publication number
- CN102135941A CN102135941A CN2010102686296A CN201010268629A CN102135941A CN 102135941 A CN102135941 A CN 102135941A CN 2010102686296 A CN2010102686296 A CN 2010102686296A CN 201010268629 A CN201010268629 A CN 201010268629A CN 102135941 A CN102135941 A CN 102135941A
- Authority
- CN
- China
- Prior art keywords
- address
- data
- cache
- data block
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种从高速缓存向内存写数据的方法。本发明实施例还提供相应的从高速缓存向内存写数据的装置。本发明技术方案由于CPU通过高速缓存向第一地址写第一数据块，然后根据第一地址获取高速缓存中缓存第一数据块的高速缓存条的索引，再根据第一地址和索引获取第二地址，通过高速缓存向第二地址写第二数据块，从而使索引对应的缓存第一数据块的高速缓存条将第一数据块写入第一地址，其中第一地址和第二地址为内存的逻辑地址；从而使得在没有透传功能的高速缓存中，能及时将需要的数据写入内存。
Description
技术领域
本发明涉及计算机技术领域，具体涉及一种从高速缓存向内存写数据的方法和装置。
背景技术
计算机发展到现在，中央处理器(Central Processing Unit，CPU)的主频提升使得计算机系统性能有了极大的提高，但计算机系统性能提高不仅取决于CPU的性能，还与系统结构、指令系统、数据在各部件间的传送速度以及寄存器存取速度等因素有密切关系，特别是与CPU和内存之间的存取速度有着很大的关系：例如如果CPU工作速度较快，而内存访问速度相对较慢，这样就会造成CPU等待，浪费CPU的性能，降低处理器速度，进而影响计算机整体性能。目前解决内存与CPU的速度差异问题的方法中通过高速缓存(Cache)来提高存储系统速度就是一种有效的技术，Cache是容量较小但速度快的半导体随机存储器，位于CPU和大容量内存之间，但存取速度比内存快得多。
在没有透传功能的Cache中，数据通过Cache缓存，再传递到内存中，所以Cache在内存检测中处于非常重要的地位，如果Cache不能将数据及时传递到内存，则将会因为从内存中获取不到所需要的数据而导致检测失败。在内存检测中分为单元检测、数据线检测、地址线检测，而所有的检测又以数据线检测和地址线检测为基础。
高速缓存条(Cache Line)是Cache一次向内存传输字节的最小单位，目前没有透传功能的CPU的Cache向内存写数据时，都只有当一个Cache Line被写满时，Cache才将该Cache Line的数据传输至内存，否则，数据将继续存放于Cache中。
数据线检测的步骤主要有：首先确定内存某一地址为测试地址，向该测试地址写数据，每写一个数据做一次回读操作，再比较回读数据和写入数据，判断是否相同，相同则检测通过，不相同则返回错误信息。
地址线检测的步骤主要有：首先向地址1写入数据1，向地址2写入数据2，地址1与地址2有一个地址线不同，其他地址线相同，如果该不同的地址线断路或短路，则本应写入地址2的数据2就会写入地址1。回读地址1的数据1，比较回读的数据1和写入的数据1，判断是否相同，相同则检测通过，不相同则返回错误信息。
在对现有技术的研究和实践过程中，本发明的发明人发现，在没有透传功能的Cache中进行数据线和地址线的数据检测，数据会先暂时保留在Cache中，不能及时写入内存中，这样就会因为回读不到内存的数据而导致检测失败。
发明内容
本发明实施例提供一种从高速缓存向内存写数据的方法和装置，解决了在没有透传功能的Cache中，不能及时将数据写入内存中的问题。
一种从高速缓存向内存写数据的方法，包括：
中央处理器CPU通过高速缓存向第一地址写第一数据块，第一地址为内存的逻辑地址；
根据第一地址获取高速缓存中缓存第一数据块的高速缓存条的索引；
根据第一地址和索引获取第二地址，使得将要写入第二地址的第二数据块也缓存于索引对应的高速缓存条，第二地址为内存的逻辑地址；
通过高速缓存向第二地址写第二数据块，使得索引对应的缓存第一数据块的高速缓存条将第一数据块写入第一地址。
一种从高速缓存向内存写数据的装置，包括：
写第一数据块模块，用于通过高速缓存向第一地址写第一数据块，第一地址为内存的逻辑地址；
获取索引模块，用于根据第一地址获取高速缓存中缓存第一数据块的高速缓存条的索引；
获取第二地址模块，用于根据第一地址和索引获取第二地址，使得将要写入第二地址的第二数据块也缓存于索引对应的高速缓存条，第二地址为内存的逻辑地址；
写第二数据块模块，用于通过高速缓存向第二地址写第二数据块，使得索引对应的缓存第一数据块的高速缓存条将第一数据块写入第一地址。
本发明实施例采用先通过Cache向内存中指定第一地址写第一数据块，并通过该指定第一地址获取在Cache中存放的还未写入内存的数据的Cache Line的索引，并通过该指定第一地址和获取的索引计算出另一个指向该索引的第二地址，并再通过Cache向内存中的第二地址写入第二数据块，使得该索引对应的Cache Line因为被第一数据块填满，并且又需要存放第二数据块而向内存的第一地址中写入第一数据块，从而使得数据不会被长时间保留在没有透传功能的Cache中，及时写入内存中，从而不会因为回读不到内存的数据而导致检测失败。
附图说明
图1是本发明实施例中从高速缓存向内存写数据的方法的数据流程示意图；
图2是本发明实施例中从高速缓存向内存写数据的装置的逻辑结构示意图。
具体实施方式
本发明实施例提供一种从高速缓存向内存写数据的方法，本发明实施例还提供相应的装置。以下分别进行详细说明。
请参阅图1，本发明实施例中从高速缓存向内存写数据的方法的第一实施例，具体的：
101、通过Cache向第一地址写第一数据块；
中央处理器CPU通过Cache向第一地址写第一数据块，第一数据块的大小等于Cache的Cache Line的大小，第一地址为内存的逻辑地址；第一数据块包括测试数据，该测试数据的大小可能小于一个Cache Line的大小，这时，需要将测试数据增加填充数据，使得增大后的测试数据的大小等于一个Cache Line的大小，即第一数据块，例如：
测试数据为2字节，一个Cache Line的大小为4字节，这时，需要在测试数据中增加填充数据，以增大测试数据的大小，即第一数据块，第一数据块的结构如下表所示：
表1
| 测试数据 | 增加的填充数据 |
| 2字节 | 2字节 |
表1为第一数据块的结构，第一数据块由测试数据和增加的填充数据组成，增加的填充数据的大小等于一个Cache Line的大小与测试数据的大小的差值；在本例中，一个Cache Line的大小为4字节，测试数据为2字节，所以增加的填充数据等于2字节；增加的填充数据可以与测试数据相同，增加在测试数据之后；也可以是随意的数据，例如为全零或全一，增加在测试数据之后；增加的填充数据放在测试数据之后的好处是，在从内存中回读测试数据时，只要根据测试数据的大小读第一数据块的前面相同大小的字节数据即为测试数据；
因为第一数据块的大小等于Cache的Cache Line的大小，刚刚能将Cache Line填满，所以Cache会将第一数据块先缓存在Cache Line中，而不直接写到内存的第一地址中。
第一数据块的大小也可以大于Cache Line的大小，只需保证能将Cache Line填满即可。此时，填充数据的大小可以大于Cache Line的大小与测试数据的大小的差值。
某些类型的Cache中，Cache Line总是被整体操作，第一数据块的大小也可以小于Cache Line的大小。
102、根据第一地址获取Cache中缓存第一数据块的Cache Line的索引；
根据已知的第一地址，计算出Cache中缓存第一数据块的Cache Line的索引。根据Cache具体型号不同，该计算方法也会不同。以一种常见的交换机用Cache为例，计算方法如下：
首先将第一地址向右做14位的逻辑移位运算后的值和十六进制数0x7F进行位与运算，计算出第一位移值；
然后将第一地址向右做7位的逻辑移位运算后的值和十六进制数0x7F进行位与运算，第二位移值；
再将第一位移值和第二位移值进行位异或运算，得出缓存第一数据块的Cache Line的索计算出引；
以上只是本实施例中计算Cache中缓存第一数据块的Cache Line的索引的一个具体的算法，对于特定的Cache也可以通过其他能算出该索引的等价算法，此处不做展开；本实施例中的算法不能视为对本方案的限定。
103、根据第一地址和索引获取第二地址；
根据已知的第一地址，以及步骤102计算得出的Cache中缓存第一数据块的Cache Line的索引，计算出第二地址用于写入第二数据块，使得将要写入第二地址的数据存放的Cache Line的索引与Cache中缓存第一数据块的Cache Line的索引相同，第二地址为内存的逻辑地址；
计算第二地址的具体步骤为：
首先对第二地址赋初值，第二地址的初值等于第一地址加上一个Cache Line的大小，使得第二地址和第一地址只相差一个Cache Line的大小；
然后将第二地址的初值进行右移7位运算后的值和十六进制数0x7F进行位与运算，计算出第三位移值；
再将第三位移值和计算出的Cache Line的索引进行位异或运算，计算出第四位移值；
再将第二地址的初值和十六进制数0xFFE03FFF进行位与运算，计算出第五位移值；
再将第四位移值进行左移14位运算，计算出第六位移值；
最后将第五位移值和第六位移值进行位或运算，计算出出最终的第二地址；
以上只是本实施例中计算第二地址的一个具体的算法，也可以通过其他能算出该第二地址的算法计算第二地址，此外对应于一个索引也可以有多个不同的第二地址，只要保证将写入第二地址的数据会在上述索引对应的Cache Line中缓存即可，此处不做展开；本实施例中的算法不能视为对本方案的限定。
104、通过Cache向第二地址写第二数据块；
在103步骤中计算出第二地址后，将第二数据块通过Cache向内存中的第二地址写入，这时候，因为第二数据块也将要存放于Cache中缓存第一数据块的Cache Line，而第一数据块已经把该Cache Line填满了，所以缓存第一数据块的Cache Line为了能腾出位置存放第二数据块，将会立即把第一数据块搬运到内存中的第一地址。
本发明实施例对第二数据块的大小没有要求，只需可以使Cache将第一数据块搬运到内存中的第一地址即可。通常的设计中第二数据块的大小等于Cache Line的大小，但也可以小于或大于Cache Line的大小。
某些类型的Cache中，Cache Line总是被整体操作，第一数据块的大小也可以小于Cache Line的大小，因此只要相同的Cache Line需要存放第二数据块，Cache总会将第一数据块搬运到内存中的第一地址。
第一数据块和第二数据块可以为相同的数据。
在本实施例中，采用先通过Cache向内存中指定第一地址写第一数据块，并通过该指定第一地址获取在Cache中存放的还未写入内存的数据的Cache Line的索引，并通过该指定第一地址和获取的索引计算出另一个指向该索引的第二地址，并再通过Cache向内存中的第二地址写入第二数据块，使得该索引对应的Cache Line因为被第一数据块填满，并且又需要存放第二数据块而向内存的第一地址中写入第一数据块，从而使得数据不会被长时间保留在没有透传功能的Cache中，及时写入内存中，从而不会因为回读不到内存的数据而导致检测失败。
请参阅图2，本发明实施例中从高速缓存向内存写数据的装置的第二实施例，具体的：
写第一数据块模块201，用于通过Cache向第一地址写第一数据块，第一数据块的大小等于Cache的Cache Line的大小，第一地址为内存的逻辑地址；
第一数据块包括测试数据，该测试数据的大小可能小于一个Cache Line的大小，这时，需要将测试数据增加数据，使得增大后的测试数据的大小等于一个Cache Line的大小，即第一数据块；例如：
测试数据为2字节，一个Cache Line的大小为4字节，这时，需要在测试数据中增加数据，以增大测试数据的大小，即第一数据块，第一数据块的结构如下表所示：
表2
| 测试数据 | 增加的填充数据 |
| 2字节 | 2字节 |
表2为第一数据块的结构，第一数据块由测试数据和增加的填充数据组成，增加的填充数据的大小等于一个Cache Line的大小与测试数据的大小的差值；在本例中，一个Cache Line的大小为4字节，测试数据为2字节，所以增加的填充数据等于2字节；增加的填充数据可以与测试数据相同，增加在测试数据之后；也可以是随意的数据，增加在测试数据之后；增加的填充数据放在测试数据之后的好处是，在从内存中回读测试数据时，只要根据测试数据的大小读第一数据块的前面相同大小的字节数据即为测试数据；
因为第一数据块的大小等于Cache的Cache Line的大小，刚刚能将Cache Line填满，所以Cache会将第一数据块先缓存在Cache Line中，而不直接写到内存的第一地址中。
第一数据块的大小也可以大于Cache Line的大小，只需保证能将Cache Line填满即可。此时，填充数据的大小可以大于Cache Line的大小与测试数据的大小的差值。
某些类型的Cache中，Cache Line总是被整体操作，第一数据块的大小也可以小于Cache Line的大小。
获取索引模块202，用于根据第一地址获取Cache中缓存第一数据块的Cache Line的索引；
获取第二地址模块203，用于根据第一地址和Cache Line的索引获取第二地址，使得将要写入第二地址的第二数据块也缓存于Cache Line的索引对应的Cache Line，第二地址为内存的逻辑地址；
写第二数据块模块204，用于通过Cache向第二地址写第二数据块，因为第一数据块已经将Cache Line填满，所以使得Cache Line的索引对应的缓存第一数据块的Cache Line条将第一数据块写入第一地址。
本发明实施例对第二数据块的大小没有要求，只需可以使Cache将第一数据块搬运到内存中的第一地址即可。通常的设计中第二数据块的大小等于Cache Line的大小，但也可以小于或大于Cache Line的大小。
某些类型的Cache中，Cache Line总是被整体操作，第一数据块的大小也可以小于Cache Line的大小，因此只要相同的Cache Line需要存放第二数据块，Cache总会将第一数据块搬运到内存中的第一地址。
第一数据块和第二数据块可以为相同的数据。
获取索引模块202可以包括：
计算第一位移值单元，用于将第一地址向右做14位的逻辑移位运算后的值和十六进制数0x7F进行位与运算，计算出第一位移值；
计算第二位移值单元，用于将第一地址向右做7位的逻辑移位运算后的值和十六进制数0x7F进行位与运算，计算出第二位移值；
计算索引单元，用于将计算第一位移值单元计算出的第一位移值和计算第二位移值单元计算出的第二位移值进行位异或运算，得出缓存第一数据块的Cache Line的索引。
获取第二地址模块203可以包括：
第二地址赋初值单元，用于对第二地址赋初值，第二地址的初值等于第一地址加上一个Cache Line的大小，使得第二地址和第一地址只相差一个Cache Line的大小；
计算第三位移值单元，用于将第二地址的初值进行右移7位运算后的值和十六进制数0x7F进行位与运算，计算出第三位移值；
计算第四位移值单元，用于将计算第三位移值单元计算出的第三位移值和获取索引模块202获取的Cache Line的索引进行位异或运算，得第四位移值；
计算第五位移值单元，用于将第二地址的初值和十六进制数0xFFE03FFF进行位与运算，计算出第五位移值；
计算第六位移值单元，用于将计算第四位移值单元计算出的第四位移值进行左移14位运算，计算出第六位移值；
计算第二地址单元，用于将计算第五位移值单元计算出的第五位移值，和计算第六位移值单元计算出的第六位移值进行位或运算，得出最终的第二地址。
在本实施例中，采用先通过Cache向内存中指定第一地址写第一数据块，并通过该指定第一地址获取在Cache中存放的还未写入内存的数据的Cache
Line的索引，并通过该指定第一地址和获取的索引计算出另一个指向该索引的第二地址，并再通过Cache向内存中的第二地址写入第二数据块，使得该索引对应的Cache Line因为被第一数据块填满，并且又需要存放第二数据块而向内存的第一地址中写入第一数据块，从而使得数据不会被长时间保留在没有透传功能的Cache中，及时写入内存中，从而不会因为回读不到内存的数据而导致检测失败。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或光盘等。
以上对本发明实施例所提供的从高速缓存向内存写数据的方法以及装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种从高速缓存向内存写数据的方法，其特征在于，包括：
中央处理器CPU通过高速缓存向第一地址写第一数据块，第一地址为内存的逻辑地址；
根据第一地址获取高速缓存中缓存第一数据块的高速缓存条的索引；
根据第一地址和所述索引获取第二地址，使得将要写入第二地址的第二数据块也缓存于所述索引对应的高速缓存条，第二地址为内存的逻辑地址；
通过高速缓存向第二地址写第二数据块，使得所述索引对应的缓存第一数据块的高速缓存条将第一数据块写入第一地址。
2.根据权利要求1所述的方法，其特征在于，第一数据块的大小大于等于所述高速缓存的高速缓存条的大小。
3.根据权利要求2所述的方法，其特征在于，在所述中央处理器CPU通过高速缓存向第一地址写第一数据块之前，还包括：
当测试数据的大小小于所述高速缓存条的大小时，在所述测试数据上增加填充数据以生成所述第一数据块，所述填充数据的大小大于等于所述高速缓存条的大小与所述测试数据的大小的差值。
4.根据权利要求3所述的方法，其特征在于，所述填充数据增加在所述测试数据之后。
5.根据权利要求1至4任一项所述的方法，其特征在于，第一数据块和第二数据块为相同的数据。
6.一种从高速缓存向内存写数据的装置，其特征在于，包括：
写第一数据块模块，用于通过高速缓存向第一地址写第一数据块，第一地址为内存的逻辑地址；
获取索引模块，用于根据第一地址获取高速缓存中缓存第一数据块的高速缓存条的索引；
获取第二地址模块，用于根据第一地址和所述索引获取第二地址，使得将要写入第二地址的第二数据块也缓存于所述索引对应的高速缓存条，第二地址为内存的逻辑地址；
写第二数据块模块，用于通过高速缓存向第二地址写第二数据块，使得所述索引对应的缓存第一数据块的高速缓存条将第一数据块写入第一地址。
7.根据权利要求6所述的装置，其特征在于，所述写第一数据块模块的第一数据块的大小，大于等于所述高速缓存的高速缓存条的大小。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：
第一数据生成模块，用于当测试数据的大小小于所述高速缓存条的大小时，在所述测试数据上增加填充数据以生成所述第一数据块，所述填充数据的大小大于等于所述高速缓存条的大小与所述测试数据的大小的差值。
9.根据权利要求8所述的装置，其特征在于，所述填充数据增加在所述测试数据之后。
10.根据权利要求9所述的装置，其特征在于，所述写第一数据块模块的第一数据块和写第二数据块模块的第二数据块为相同的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102686296A CN102135941B (zh) | 2010-08-26 | 2010-08-26 | 从缓存写数据到内存的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102686296A CN102135941B (zh) | 2010-08-26 | 2010-08-26 | 从缓存写数据到内存的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102135941A true CN102135941A (zh) | 2011-07-27 |
| CN102135941B CN102135941B (zh) | 2013-09-11 |
Family
ID=44295729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102686296A Expired - Fee Related CN102135941B (zh) | 2010-08-26 | 2010-08-26 | 从缓存写数据到内存的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102135941B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102999441A (zh) * | 2012-11-15 | 2013-03-27 | 清华大学 | 一种细粒度内存访问的方法 |
| CN107577614A (zh) * | 2013-06-29 | 2018-01-12 | 华为技术有限公司 | 数据写入方法及内存系统 |
| WO2018166337A1 (zh) * | 2017-03-16 | 2018-09-20 | 华为技术有限公司 | 数据处理方法及装置 |
| CN117609152A (zh) * | 2023-10-27 | 2024-02-27 | 广州致远仪器有限公司 | 一种数据回读方法、装置、设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1485739A (zh) * | 2002-09-27 | 2004-03-31 | 顺德市顺达电脑厂有限公司 | 内存测试方法 |
| EP1439459A2 (en) * | 2003-01-14 | 2004-07-21 | IP-First LLC | Apparatus and method for avoiding instruction fetch deadlock in a processor with a branch target address cache |
-
2010
- 2010-08-26 CN CN2010102686296A patent/CN102135941B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1485739A (zh) * | 2002-09-27 | 2004-03-31 | 顺德市顺达电脑厂有限公司 | 内存测试方法 |
| EP1439459A2 (en) * | 2003-01-14 | 2004-07-21 | IP-First LLC | Apparatus and method for avoiding instruction fetch deadlock in a processor with a branch target address cache |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102999441A (zh) * | 2012-11-15 | 2013-03-27 | 清华大学 | 一种细粒度内存访问的方法 |
| CN102999441B (zh) * | 2012-11-15 | 2015-06-17 | 清华大学 | 一种细粒度内存访问的方法 |
| CN107577614A (zh) * | 2013-06-29 | 2018-01-12 | 华为技术有限公司 | 数据写入方法及内存系统 |
| CN107577614B (zh) * | 2013-06-29 | 2020-10-16 | 华为技术有限公司 | 数据写入方法及内存系统 |
| WO2018166337A1 (zh) * | 2017-03-16 | 2018-09-20 | 华为技术有限公司 | 数据处理方法及装置 |
| CN108628638A (zh) * | 2017-03-16 | 2018-10-09 | 华为技术有限公司 | 数据处理方法及装置 |
| CN108628638B (zh) * | 2017-03-16 | 2021-02-09 | 华为技术有限公司 | 数据处理方法及装置 |
| CN117609152A (zh) * | 2023-10-27 | 2024-02-27 | 广州致远仪器有限公司 | 一种数据回读方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102135941B (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107301455B (zh) | 用于卷积神经网络的混合立方体存储系统及加速计算方法 | |
| KR102191229B1 (ko) | 실시간 분석을 지원하는 인-메모리 팝 카운트 | |
| CN102937937B (zh) | 数据预取器及预取数据至高速缓存存储器的方法 | |
| JP5464528B2 (ja) | 同時読み出し及び書き込みメモリ動作を実行する方法及び装置 | |
| CN102831222A (zh) | 一种基于重复数据删除的差量压缩方法 | |
| CN104699577B (zh) | 用于在分布式码字存储系统中定位故障管芯的计数器 | |
| CN108665939B (zh) | 为存储器提供ecc的方法与装置 | |
| CN105474184A (zh) | 用来管理高容量储存器装置的设备和方法 | |
| CN102135941B (zh) | 从缓存写数据到内存的方法和装置 | |
| CN103942161B (zh) | 只读缓存的去冗余系统及方法以及缓存的去冗余方法 | |
| CN105117351A (zh) | 向缓存写入数据的方法及装置 | |
| US12073217B2 (en) | Memory system and data processing system including the same | |
| CN103914363A (zh) | 一种内存监控方法及相关装置 | |
| CN111625199B (zh) | 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质 | |
| US11200111B2 (en) | Memory system and operating method thereof | |
| CN105095104A (zh) | 数据缓存处理方法及装置 | |
| US11687407B2 (en) | Shared error correction code (ECC) circuitry | |
| CN109375868B (zh) | 一种数据存储方法、调度装置、系统、设备及存储介质 | |
| CN108763106B (zh) | 一种基于交叉存储的Cache实现方法 | |
| CN105027084B (zh) | 在移动通信系统中控制存储器的装置和方法 | |
| CN103870204B (zh) | 一种cache中数据写入和读取方法、cache控制器 | |
| CN108780424A (zh) | 提供用于动态随机存取存储器dram高速缓存标记的空间高效存储 | |
| US10579470B1 (en) | Address failure detection for memory devices having inline storage configurations | |
| CN115543869A (zh) | 多路组相连高速缓冲存储器及其访问方法、计算机设备 | |
| CN103295627B (zh) | 相变存储器、数据并行写入方法及数据读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170717 Address after: 510640 Guangdong City, Tianhe District Province, No. five, road, public education building, unit 371-1, unit 2401 Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170918 Address after: 361001 Fujian province Xiamen City Siming District Kuanyinshan No. 5 Yilan Road, Tianrui business center 401, 99, 402, 403, 405, 406, 407, 408, 409, 410, 411, 412, 413 units Patentee after: XIAMEN 258 NETWORK TECHNOLOGY GROUP CO.,LTD. Address before: 510640 Guangdong City, Tianhe District Province, No. five, road, public education building, unit 371-1, unit 2401 Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130911 Termination date: 20210826 |