CN102122530B - 一种烧写闪存的系统及方法 - Google Patents

一种烧写闪存的系统及方法 Download PDF

Info

Publication number
CN102122530B
CN102122530B CN201110023386.4A CN201110023386A CN102122530B CN 102122530 B CN102122530 B CN 102122530B CN 201110023386 A CN201110023386 A CN 201110023386A CN 102122530 B CN102122530 B CN 102122530B
Authority
CN
China
Prior art keywords
module
flash
cpld
interface
boot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110023386.4A
Other languages
English (en)
Other versions
CN102122530A (zh
Inventor
刘克华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYZORO NETWORK LTD.
Original Assignee
Byzoro Network Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Byzoro Network Ltd filed Critical Byzoro Network Ltd
Priority to CN201110023386.4A priority Critical patent/CN102122530B/zh
Publication of CN102122530A publication Critical patent/CN102122530A/zh
Priority to PCT/CN2012/070171 priority patent/WO2012097695A1/zh
Application granted granted Critical
Publication of CN102122530B publication Critical patent/CN102122530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Stored Programmes (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种烧写FLASH的系统，该系统包括：软件下载模块，通过JTAG接口与FLASH烧写接口与PC接口模块相连，用于向PC接口模块发送CPLD烧结文件以及BOOT FLASH烧写数据；PC接口模块，通过JTAG接口以及FLASH烧写接口与CPLD模块相连，用于提供软件下载模块与CPLD模块之间的连接通道；CPLD模块，用于运行CPLD烧结文件，并将BOOTFLASH烧写数据写入BOOT FLASH。本发明还公开了一种烧写FLASH的方法，通用性强，简化烧写过程，使用稳定。

Description

一种烧写闪存的系统及方法
技术领域
本发明涉及嵌入式系统领域，特别是指嵌入式系统中一种烧写闪存(FLASH)的系统及方法。
背景技术
在嵌入式系统中，单板上的处理器都需要用某种方式进行启动，启动方式可简单划分为两种：自举启动与从属启动。在嵌入式系统中，主控处理器一般都需要自举启动，非主控处理器采用从属启动方式。主控处理器的自举启动是指上电复位后，自动从启动闪存(BOOT FLASH)中将启动代码读出并运行，完成启动；非主控处理器的从属启动是指主控处理器启动完成以后，将非主控处理器的启动代码下载到非主控处理器上，非主控处理器随之启动。
在嵌入式系统单板调试阶段，BOOT FLASH中数据的烧写，也就是启动代码的烧写，目前有两种方式来实现。
方式一：如图1所示的使用主控处理器102专用的仿真器103进行烧写。PC 104通过调试软件操作仿真器103将数据写入到主控处理器102，由主控处理器102将数据写入到BOOT FLASH 101中。其中，仿真器103与主控处理器102之间通过调试接口相连，不同的主控处理器102的调试接口不同，就需要不同的仿真器103。目前，随着主控处理器种类的增多，需要的仿真器的数量也逐渐增多，如果系统中有多种主控处理器，则一块单板需要多台仿真器，需要多个技术人员配合操作，造成烧写成本较高；另外，使用仿真器需要在PC上安装专门的调试软件、编写专用的烧写代码，对于非熟练的技术人员，操作相当不便；
方式二：如图2所示的通过FLASH烧片器201烧写BOOT FLASH中的数据。在单板上焊接FLASH插座，BOOT FLASH通过FLASH插座与单板相连，需要烧写数据时，将BOOT FLASH从插座上取下来，放在FLASH烧片器上烧写，烧写完毕后再放回到插座中。所述FLASH烧片器201与PC 202相连，PC202将数据通过FLASH烧片器201将数据写入到BOOT FLASH。采用这种方式，需要在单板上焊接与BOOT FLASH相连的FLASH插座，但是，BOOTFLASH芯片从插座上多次插拔或者单板在运输过程中振动跌落，会造成插座接触不可靠，导致主控处理器无法读取BOOT FLASH中的数据，无法进行自举启动；进一步的，通过FLASH烧片器进行烧写，需要先将单板断电，然后将BOOT FLASH从单板上拔掉，烧写后将BOOT FLASH插入单板，然后单板再上电重启，过程相当麻烦，极大的降低了开发效率。
发明内容
有鉴于此，本发明的主要目的在于提供一种烧写FLASH的系统及方法，通用性强，简化烧写过程，使用稳定。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种烧写闪存FLASH的系统，该系统包括：软件下载模块、PC接口模块以及复杂可编程逻辑器件CPLD模块；
软件下载模块，通过JTAG接口及FLASH烧写接口与PC接口模块相连，用于通过PC接口模块将CPLD烧结文件以及启动BOOT FLASH烧写数据发送给CPLD模块；
PC接口模块，通过JTAG接口以及FLASH烧写接口与CPLD模块相连，用于提供软件下载模块与CPLD模块之间的连接通道；
CPLD模块，用于运行CPLD烧结文件，并将BOOT FLASH烧写数据写入BOOT FLASH。
上述方案中，所述软件下载模块具体用于，根据JTAG接口时序标准，传输JTAG接口信号，将CPLD烧结文件通过JTAG接口信号，经由PC接口模块发送给CPLD模块。
上述方案中，所述软件下载模块具体用于，通过数量少于BOOT FLASH接口信号的信号线，分次传输BOOT FLASH接口信号，将BOOT FLASH烧写数据通过BOOT FLASH接口信号，经由PC接口模块发送给CPLD模块。
上述方案中，所述CPLD模块进一步用于，运行CPLD烧结文件，接收传输的BOOT FLASH接口信号，根据BOOT FLASH接口时序，通过与BOOTFLASH接口信号数量相符的信号线，向BOOT FLASH传输接收的BOOTFLASH接口信号，将BOOT FLASH烧写数据写入BOOT FLASH。
上述方案中，所述CPLD模块，通过Localbus线与主控处理器相连，通过FLASH时序接口与BOOT FLASH相连，软件下载模块没有通过PC接口模块对BOOT FLASH进行操作时，用于提供主控处理器读取BOOT FLASH数据的通道。
本发明还提供了一种烧写FLASH的方法，该方法包括：
PC将CPLD烧结文件及BOOT FLASH烧写数据发送给CPLD模块，CPLD模块运行CPLD烧结文件，将BOOT FLASH烧写数据写入BOOT FLASH。
上述方案中，所述PC将CPLD烧结文件及BOOT FLASH烧写数据发送给CPLD模块包括：PC根据JTAG接口时序标准，向CPLD模块传输JTAG接口信号，将CPLD烧结文件通过JTAG接口信号发送给CPLD模块；PC通过数量少于BOOT FLASH接口信号的信号线，分次向CPLD模块传输BOOT FLASH接口信号，将BOOT FLASH烧写数据通过BOOT FLASH接口信号发送给CPLD模块。
上述方案中，所述将BOOT FLASH烧写数据写入BOOT FLASH包括：CPLD模块运行CPLD烧结文件，根据BOOT FLASH接口时序，将接收的BOOTFLASH接口信号，通过与BOOT FLASH接口信号数量相符的信号线，传输给BOOT FLASH，从而将BOOT FLASH烧写数据写入BOOT FLAH。
上述方案中，该方法进一步包括：PC不对BOOT FLASH进行操作时，主控处理器通过CPLD模块读写BOOT FLASH中的数据。
由此可见，采用本发明所述的系统及方法，通过软件下载模块直接通过CPLD模块写入BOOT FLASH的烧写数据，适用于各种类型的主控处理器，通用性强；不需要编写专用的仿真器烧写代码，简化烧写过程，同时避免了使用FLASH烧片器时，插座接触不稳定的情况。
附图说明
图1为现有技术中仿真器烧写BOOT FLASH的线路示意图；
图2为现有技术中FLASH烧片器烧写BOOT FLASH的线路示意图；
图3为本发明中烧写FLASH的系统组成示意图；
图4为本发明中PC接口模块信号示意图；
图5为本发明中烧写FLASH的方法流程示意图。
具体实施方式
本发明的基本思想是：软件下载模块通过PC接口模块将复杂可编程逻辑器件(CPLD)烧结文件及BOOT FLASH烧写数据发送给CPLD模块，CPLD模块运行CPLD烧结文件，将BOOT FLASH烧写数据写入BOOT FLASH。其中，所述CPLD烧结文件用于使CPLD模块运行，并按照BOOT FLASH接口时序传输BOOT FLASH接口信号。
下面通过具体实施例与附图来对本发明进行详细说明。
一种烧写FLASH的系统，如图3所示，该系统包括：软件下载模块301、PC接口模块302、CPLD模块303；其中，软件下载模块301位于PC，CPLD模块303与PC接口模块302位于单板。
软件下载模块301，通过JTAG(Joint Test Active Group)接口及FLASH烧写接口与PC接口模块302相连，通过PC接口模块302向CPLD模块303发送CPLD烧结文件及BOOT FLASH烧写数据；其中，与PC接口模块302之间的连接可以通过线缆实现；
PC接口模块302，通过JTAG接口及FLASH烧写接口与CPLD模块303相连，提供软件下载模块301与CPLD模块303的连接通道，用于将CPLD烧结文件及BOOT FLASH烧写数据发送给CPLD模块303；以图4的PC接口模块302的接口信号示意图为例，对PC接口模块302的信号进行描述，如图4所示，PC接口模块302的第一、三、五、九管脚的CPLD_TCKB、CPLD_TDOB、CPLD_TMSB、CPLD_TDIB信号为JTAG接口信号，第一、九、七、十四、六、十二管脚的LPCCLK、LPDFRAME_N、LPCAD0、LPCAD1、LPCAD2、LPCAD3信号用于分次传输BOOT FLASH接口信号，以传输16位数据的BOOT FLASH接口信号为例，如图所示，通过4位LPCAD0、LPCAD1、LPCAD2、LPCAD3信号线，分4次传输16位的数据，从而实现通过数量少于BOOT FLASH接口信号的信号线传输BOOT FLASH接口信号的目的。也可以根据实际需要适当增加或减少信号线数量，传输BOOT FLASH接口信号。图中的电阻及电容用于防止静电及信号干扰。
CPLD模块303，与PC接口模块302、BOOT FLASH相连，用于运行CPLD烧结文件，并将BOOT FLASH烧写数据写入到BOOT FLASH。
软件下载模块301具体用于，根据JTAG接口时序标准，传输JTAG接口信号，将CPLD烧结文件通过所述JTAG接口信号，经由PC接口模块302发送给CPLD模块303。
软件下载模块301进一步用于，通过FLASH烧写接口与PC接口模块302相连，分次传输BOOT FLASH接口信号，将BOOT FLASH烧写数据通过BOOTFLASH接口信号，经由PC接口模块302发送给CPLD模块303。因为软件下载模块301与PC接口模块302之间的信号线的数量有限，而BOOT FLASH接口信号数量较多，所以，软件下载模块301通过数量少于BOOT FLASH接口信号的信号线，分次传输BOOT FLASH接口信号。
CPLD模块303，具体用于接收CPLD烧结文件并运行，将接收的PC接口模块302发送的BOOT FLASH接口信号，按照BOOT FLASH接口传输给BOOTFLASH，从而将BOOT FLASH烧写数据通过所述BOOT FLASH接口信号写入BOOT FLASH。其中，CPLD模块303与BOOT FLASH之间通过与BOOTFLASH接口信号数量对应的信号线相连。
CPLD模块303通过Localbus线分别与主控处理器相连，通过FLASH时序接口及BOOT FLASH相连，软件下载模块301没有通过PC接口模块302对BOOT FLASH进行操作时，CPLD模块303进一步用于提供主控处理器读写BOOT FLASH的连接通道。
基于以上系统，本发明还提供了一种烧写FLASH的方法，如图5所示，具体步骤如下：
步骤501、PC将CPLD烧结文件及BOOT FLASH烧写数据发送给CPLD模块；
PC根据JTAG接口时序标准，传输与CPLD模块之间的JTAG接口信号，从而将CPLD烧结文件通过所述JTAG接口信号发送给CPLD模块。PC通过与CPLD模块之间的FLASH烧写接口，分次传输与CPLD模块之间的BOOTFLASH接口信号，将BOOT FLASH烧写数据通过所述BOOT FLASH接口信号发送给CPLD模块。
其中，PC与CPLD模块之间的信号线数量较少，而BOOT FLASH接口信号数量较多，PC通过数量少于BOOT FLASH接口信号的信号线传输与CPLD模块之间的BOOT FLASH接口信号。
步骤502、CPLD模块将BOOT FLASH烧写数据写入BOOT FLASH。
CPLD模块运行所述CPLD烧结文件，根据BOOT FLASH接口时序，向BOOT FLASH传输所述接收的BOOT FLASH接口信号，将接收的所述BOOTFLASH烧写数据，通过BOOT FLASH接口信号写入给BOOT FLASH。
其中，CPLD模块与BOOT FLASH之间的BOOT FLASH接口信号，通过与所述BOOT FLASH接口信号数量相符的信号线传输。
进一步的，主控处理器通过Localbus线与CPLD模块相连，CPLD模块通过FLASH时序接口与BOOT FLASH相连，这样，当PC不通过CPLD模块对BOOT FLASH进行操作时，主控处理器通过CPLD模块读写BOOT FLASH中的数据。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种烧写闪存FLASH的系统，其特征在于，该系统包括：软件下载模块、PC接口模块以及复杂可编程逻辑器件CPLD模块；
软件下载模块，通过JTAG接口及FLASH烧写接口与PC接口模块相连，用于通过PC接口模块将CPLD烧结文件以及启动BOOT FLASH烧写数据发送给CPLD模块；
PC接口模块，通过JTAG接口以及FLASH烧写接口与CPLD模块相连，用于提供软件下载模块与CPLD模块之间的连接通道；
CPLD模块，用于运行CPLD烧结文件，并将BOOT FLASH烧写数据写入BOOT FLASH。
2.根据权利要求1所述的系统，其特征在于，
所述软件下载模块具体用于，根据JTAG接口时序标准，传输JTAG接口信号，将CPLD烧结文件通过JTAG接口信号，经由PC接口模块发送给CPLD模块。
3.根据权利要求1所述的系统，其特征在于，
所述软件下载模块具体用于，通过数量少于BOOT FLASH接口信号的信号线，分次传输BOOT FLASH接口信号，将BOOT FLASH烧写数据通过BOOTFLASH接口信号，经由PC接口模块发送给CPLD模块。
4.根据权利要求3所述的系统，其特征在于，
所述CPLD模块进一步用于，运行CPLD烧结文件，接收传输的BOOTFLASH接口信号，根据BOOT FLASH接口时序，通过与BOOT FLASH接口信号数量相符的信号线，向BOOT FLASH传输接收的BOOT FLASH接口信号，将BOOT FLASH烧写数据写入BOOT FLASH。
5.根据权利要求1至4任一项所述的系统，其特征在于，
所述CPLD模块，通过Localbus线与主控处理器相连，通过FLASH时序接口与BOOT FLASH相连，软件下载模块没有通过PC接口模块对BOOTFLASH进行操作时，用于提供主控处理器读取BOOT FLASH数据的通道。
6.一种烧写FLASH的方法，其特征在于，该方法包括：
PC将CPLD烧结文件及BOOT FLASH烧写数据发送给CPLD模块，CPLD模块运行CPLD烧结文件，将BOOT FLASH烧写数据写入BOOT FLASH；
所述PC将CPLD烧结文件及BOOT FLASH烧写数据发送给CPLD模块包括：
PC根据JTAG接口时序标准，向CPLD模块传输JTAG接口信号，将CPLD烧结文件通过JTAG接口信号发送给CPLD模块；
PC通过数量少于BOOT FLASH接口信号的信号线，分次向CPLD模块传输BOOT FLASH接口信号，将BOOT FLASH烧写数据通过BOOT FLASH接口信号发送给CPLD模块；
所述将BOOT FLASH烧写数据写入BOOT FLASH包括：
CPLD模块运行CPLD烧结文件，根据BOOT FLASH接口时序，将接收的BOOT FLASH接口信号，通过与BOOT FLASH接口信号数量相符的信号线，传输给BOOT FLASH，从而将BOOT FLASH烧写数据写入BOOT FLAH。
7.根据权利要求6所述的方法，其特征在于，该方法进一步包括：
PC不对BOOT FLASH进行操作时，主控处理器通过CPLD模块读写BOOTFLASH中的数据。
CN201110023386.4A 2011-01-20 2011-01-20 一种烧写闪存的系统及方法 Active CN102122530B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110023386.4A CN102122530B (zh) 2011-01-20 2011-01-20 一种烧写闪存的系统及方法
PCT/CN2012/070171 WO2012097695A1 (zh) 2011-01-20 2012-01-10 一种烧写闪存的系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110023386.4A CN102122530B (zh) 2011-01-20 2011-01-20 一种烧写闪存的系统及方法

Publications (2)

Publication Number Publication Date
CN102122530A CN102122530A (zh) 2011-07-13
CN102122530B true CN102122530B (zh) 2016-12-07

Family

ID=44251061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110023386.4A Active CN102122530B (zh) 2011-01-20 2011-01-20 一种烧写闪存的系统及方法

Country Status (2)

Country Link
CN (1) CN102122530B (zh)
WO (1) WO2012097695A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122530B (zh) * 2011-01-20 2016-12-07 北京百卓网络技术有限公司 一种烧写闪存的系统及方法
CN102722516B (zh) * 2012-01-17 2014-12-17 晨星软件研发(深圳)有限公司 一种针对NAND Flash烧录文件的生成方法及相应的装置
CN102801467A (zh) * 2012-08-20 2012-11-28 深圳市共进电子股份有限公司 一种基于onu实现双光纤保护倒换的装置及方法
CN105045624A (zh) * 2015-07-17 2015-11-11 天津市英贝特航天科技有限公司 PowerPC主机板及烧写方法
CN105302599A (zh) * 2015-10-15 2016-02-03 珠海格力电器股份有限公司 显示板程序的更新方法和装置
CN107885508A (zh) * 2016-09-29 2018-04-06 中兴通讯股份有限公司 一种器件烧录方法及系统
CN107643902A (zh) * 2017-09-20 2018-01-30 安徽皖通邮电股份有限公司 一种存储器烧录装置
CN109189404A (zh) * 2018-07-17 2019-01-11 芯启源(上海)半导体科技有限公司 数据烧写装置、烧写方法及计算机存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110035A (zh) * 2007-08-20 2008-01-23 中兴通讯股份有限公司 具有jtag接口终端的程序下载方法
CN101216773A (zh) * 2008-01-09 2008-07-09 深圳国人通信有限公司 一种嵌入式Linux系统固件下载方法和装置
CN101350990A (zh) * 2008-08-20 2009-01-21 上海闻泰电子科技有限公司 智能手机的cp升级方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748457B2 (en) * 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
CN100498708C (zh) * 2006-01-04 2009-06-10 中兴通讯股份有限公司 一种通过个人计算机进行固件下载的方法及装置
CN100472442C (zh) * 2006-03-02 2009-03-25 中兴通讯股份有限公司 一种对固件程序进行在线升级的装置及其方法
CN101853172B (zh) * 2010-05-24 2014-07-02 中兴通讯股份有限公司 复杂可编程逻辑器件cpld动态升级装置及方法
CN102122530B (zh) * 2011-01-20 2016-12-07 北京百卓网络技术有限公司 一种烧写闪存的系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110035A (zh) * 2007-08-20 2008-01-23 中兴通讯股份有限公司 具有jtag接口终端的程序下载方法
CN101216773A (zh) * 2008-01-09 2008-07-09 深圳国人通信有限公司 一种嵌入式Linux系统固件下载方法和装置
CN101350990A (zh) * 2008-08-20 2009-01-21 上海闻泰电子科技有限公司 智能手机的cp升级方法

Also Published As

Publication number Publication date
CN102122530A (zh) 2011-07-13
WO2012097695A1 (zh) 2012-07-26

Similar Documents

Publication Publication Date Title
CN102122530B (zh) 一种烧写闪存的系统及方法
CN101621293B (zh) Jtag设备及隔离电路实现jtag数据下载的方法
CN103777972B (zh) 基于现场可编程门阵列的系统、配置方法以及升级方法
CN202956753U (zh) 一种嵌入式系统中闪存芯片的编程装置及系统
CN102736938A (zh) Fpga配置程序的烧写方法
CN102917095A (zh) 一种基于Android系统的终端测试的方法及装置
CN102801818B (zh) 基于ZigBee技术的传感器通用接口采集系统
CN105891764A (zh) 一种基于蓝牙通讯的电能表数据智能读写装置及方法
CN209560436U (zh) 一种NVMe硬盘背板
CN103269291B (zh) android平台上利用点对点射频设备进行ADB调试的方法
CN101102566A (zh) 一种手机jtag调试接口信号设计方法及其调试方法
CN103116512A (zh) 一种cpld固件升级的方法
CN103514074A (zh) Mvb网卡开发方法及平台
CN105094886A (zh) 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法
CN100547873C (zh) 一种接口信号热插拔保护电路
CN106354598A (zh) 一种基于快闪存储器的一次性可编程微控制器调试方法
CN103246587B (zh) android平台上利用SD卡进行ADB调试的方法
CN104035902B (zh) 一种访问数据的方法及通信系统
CN105045624A (zh) PowerPC主机板及烧写方法
CN110532010A (zh) 一种带usb的量产器升级固态硬盘的方法
CN104932998A (zh) 主板
CN108231126A (zh) 一种emmc测试方法及装置
CN104780249B (zh) 移动电话及内核调试讯息的输出方法
CN210428425U (zh) 通用型dsp芯片调试接口设备
CN104391788A (zh) 一种基于状态模型的安全通信协议测试方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161028

Address after: 100095 Beijing City, Haidian District Zhongguancun environmental protection park P.Tricuspidata Road No. 5 Building No. 3 hospital Baizhuo building

Applicant after: BYZORO NETWORK LTD.

Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice

Applicant before: ZTE Corporation

C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: System and method for programming flash memory

Effective date of registration: 20180517

Granted publication date: 20161207

Pledgee: Huaxia Bank Beijing branch Wanliu Limited by Share Ltd

Pledgor: BYZORO NETWORK LTD.

Registration number: 2018990000370

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190715

Granted publication date: 20161207

Pledgee: Huaxia Bank Beijing branch Wanliu Limited by Share Ltd

Pledgor: BYZORO NETWORK LTD.

Registration number: 2018990000370

PC01 Cancellation of the registration of the contract for pledge of patent right