CN102098127B - 多用户域并行解码方法和装置 - Google Patents
多用户域并行解码方法和装置 Download PDFInfo
- Publication number
- CN102098127B CN102098127B CN200910201489.8A CN200910201489A CN102098127B CN 102098127 B CN102098127 B CN 102098127B CN 200910201489 A CN200910201489 A CN 200910201489A CN 102098127 B CN102098127 B CN 102098127B
- Authority
- CN
- China
- Prior art keywords
- module
- user domain
- user
- decoding
- parallel decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明公开了一种多用户域并行解码方法及其装置。该方法包括:基于不同的用户将解码链中的处理模块划分成多个用户域,使得每个用户域由单个非流水线模块组成或者一个非流水线处理模块和位于其之前的至少一个流水线处理模块组成;以及各个用户域中的模块在解码控制单元的控制下,基于与其相关的参数寄存器中的参数来对相应的用户数据进行解码处理。根据上述的并行解码方案,解码链可以同时处理多个用户的数据,而不用复制整个解码链。由于解码链中的解码过程是并行进行的,处理时间可以大大减少。
Description
技术领域
本发明的实施例涉及无线通信技术,具体涉及一种多用户域并行解码的方法和装置。
背景技术
在目前的3G/4G通信系统(LTE,WiMAX等)中,物理层接收处理可以分成多个不同的模块。整个处理过程被称为解码链。该解码链通常用于基站中的物理层处理。上述解码链可以基于FPGA(现场可编程门阵列)来实现。目前的通信系统所需的数据速率越来越高。在FPGA中,数据以流的方式来进行处理。在解码链中,诸如信道解交织、速率解匹配和IDFT之类的模块是基于数据块进行处理的。如果整个解码链只能处理单个用户的数据,则其吞吐能力将很难满足通信系统的要求。在这些通信系统中,对多用户数据进行解码的机制是非常重要的。
在基于解码链的系统(基站)中,一个简单的实现多用户处理的方案是将整个链重复多次,并且通过一个控制模块来管理该过程。该控制模块可以将用于数据分发给可用的解码链来进行处理。在这些系统中,解码链所能够同时处理的最大用户数与解码链的数目相同。图1示出了根据现有技术的解码链复制方案的示意图。
如图1所示,在基站侧对多个用户的数据进行解码的过程中,预解码处理单元101对要处理的数据进行预解码,然后由解复用单元针对不同的用户对用户数据进行解复用,例如解复用成n个用户的数据然后分别在解码链1、解码链2,……,解码链n中对n个用户的数据进行解码。
解码链1依次包括流水线模块A 11、非流水线模块A 12、流水线模块B 13、流水线模块C 14、非流水线模块B 15、非流水线模块C 16、流水线模块D 17、非流水线模块D 18,以及后解码模块19。解码链2依次包括流水线模块A 21、非流水线模块A 22、流水线模块B 23、流水线模块C 24、非流水线模块B 25、非流水线模块C 26、流水线模块D27、非流水线模块D 28,以及后解码模块29。同样,解码链n依次包括流水线模块A n1、非流水线模块A n2、流水线模块B n3、流水线模块C n4、非流水线模块B n5、非流水线模块C n6、流水线模块D n7、非流水线模块D n8,以及后解码模块n9。
如图1所述的解码方案存在这样的问题。首先,由于整个解码链被复制多次,FPGA的逻辑资源占用将会非常大。其次,由于有可能在同时示出多个解码链的数据,因此需要仲裁单元103进行仲裁后才能进行由后解码处理单元104进行后续过程,需要增加额外的缓冲。
发明内容
本发明的目的是提出一种多用户域并行解码方法和装置。
在本发明的一个方面,提出了一种多用户域并行解码方法,包括:基于不同的用户将解码链中的处理模块划分成多个用户域,使得每个用户域由单个非流水线模块组成或者一个非流水线处理模块和位于其之前的至少一个流水线处理模块组成;以及各个用户域中的模块在解码控制单元的控制下,基于与其相关的参数寄存器中的参数来对相应的用户数据进行解码处理。
根据本发明的实施例,流水线模块是能够进行流式数据处理的模块,而非流水线模块是基于块进行数据处理的模块。
根据本发明的实施例,每个用户域保持一个阵列指针,以便获知当前使用的参数阵列。
根据本发明的实施例,解码控制单元针对每个用户域中的所有模块产生初始信号,以便指出针对所有要到来的用户数据的所有参数已经得以配置。
根据本发明的实施例,所述流水线模块是是软解调模块、解扰模块或者HARQ模块,所述非流水线模块是IDFT模块、信道解交织模块、速率解匹配模块或者TURBO模块。
根据本发明的实施例,所有指针一旦被复位,就指向相同的参数寄存器阵列。
根据本发明的实施例,相同用户域中的每个模块使用由阵列指针所指的参数阵列中的参数。
根据本发明的实施例,仅当当前用户域用户数据处理完成离开本用户域时,阵列指针才跳转。
根据本发明的实施例,针对所有的用户域,阵列指针的跳转次序相同。
在本发明的另一方面,提出了一种多用户域并行解码装置,包括由多个模块组成的解码链和解码控制单元,其中基于不同的用户将解码链中的处理模块划分成多个用户域,使得每个用户域由单个非流水线模块组成或者一个非流水线处理模块和位于其之前的至少一个流水线处理模块组成;以及各个用户域中的模块在解码控制单元的控制下,基于与其相关的参数寄存器中的参数来对相应的用户数据进行解码处理。
根据上述的并行解码方案,解码链可以同时处理多个用户的数据,而不用复制整个解码链。由于解码链中的解码过程是并行进行的,处理时间可以大大减少。
附图说明
通过下面结合附图说明本发明的优选实施例,将使本发明的上述及其它目的、特征和优点更加清楚,其中:
图1示出了根据现有技术的解码链复制方案的示意图;
图2示出了根据本发明实施例的多用户域的划分的示意图;
图3示出了根据本发明实施例的多用户域并行解码中各个用户域的参数寄存器的管理过程示意图;以及
图4示出了根据本发明实施例的多用户域并行解码方案在LTE上行链路解码中的应用。
具体实施方式
下面将说明本发明的多种实施例。随后的说明提供了对这些实施例的全面理解的详细细节。但是,本领域的技术人员应当了解,无需一些所述细节也可以实施本发明。此外,可能不会示出或详细说明一些公知的结构或者功能,以免不必要地使本发明多种实施例的相关说明不清楚。
在下述说明中使用的术语即使是与本发明某些具体实施例的详细说明结合使用的,也要以其最宽的合理方式解释该术语。某些术语可能会在下面予以强调.但是,任何准备以某种受限的方式进行解释的术语将会在具体实施方式部分给予公开及明确的定义。
根据本发明的实施例,可以将基于FPGA的解码链上涉及的处理过程或者模块划分成两种类型。一种类型是流水线型的,诸如软解调,解扰和HARQ软合并之类的处理过程或者模块。另一种类型是基于数据块的类型的,也就是数据在被输出之前需要将数据成块进行处理,诸如IDFT(基于每个OFDM符合进行处理),信道解交织处理(基于传输块进行处理)和FEC解码处理(基于编码块进行处理)。
同时,将每个解码链划分成多个用户域。在每个用户域中仅仅处理一个用户的数据。这样,解码链可以并行处理多个用户的数据,能够处理的最大用户数等于用户域的数目。
图2示出了根据本发明实施例的多用户域的划分的示意图。如图2所示,预解码模块200对多个用户的数据进行处理后,属于不同用户域的数据分别在相应的域中进行处理。如图2所示,用户域1包括流水线模块A 201和非流水线模块A 202。用户域2包括流水线模块B 203、流水线模块C 204和非流水线模块B 205。用户域3包括单个非流水线模块C 206。用户域4包括流水线模块D 207和非流水线模块D 208。经过各自域处理后的用户数据在后解码模块209进行后续处理过程。
根据本发明的实施例,要对参数寄存器阵列进行管理。寄存器阵列数目等于用于域的数目。每个用户域保持一个阵列指针,以便获知当前使用的参数阵列。针对每个用户域产生初始信号,以便向通知用户域中的所有模使用相应的参数来对信的用户数据进行处理。
根据本发明的实施例,划分用户域的方法如下:1)每个用户域中只有一个非流水线模块;2)每个用户域由该非流水线模块和该非流水线模块之前的流水线模块组成。
例如,在图2中,有4个非流水线模块。该解码链被划分成4个用户域。流水线模块B 203和流水线模块C 204在非流水线模块B 205之前,因此它们处于同一用户域2之中。在用户域3中,仅仅有一个非流水线模块C 206,没有其他的流水线模块在该非流水线模块C 206之前。
该解码装置还包括一个解码控制单元210来控制整个解码链。对于解码控制单元而言有三个任务来管理多用户数据并行处理:1)对多用户域参数寄存器阵列的控制;2)用户域中用户数目的控制;3)针对每个用户域产生初始信号。
根据本发明的实施例,对于每个用户数据,有相应的参数供各模块去执行解码。对于一个特定的多用户域解码链,有多个参数寄存器阵列。阵列数目等于用户域的数目,每个参数寄存器阵列用号码来标识。
每个用户域保持一个阵列指针,其指向与用户数据相对应的当前阵列。图3示出了各个用户域的参数寄存器阵列和相应的指针。指针的规则如下:1)所有指针一旦被复位,就指向相同的参数寄存器阵列;2)相同用户域中的每个模块使用由阵列指针所指的参数阵列中的参数;3)仅当当前用户域用户数据处理完成离开本用户域时,阵列指针才跳转;4)针对所有的用户域,阵列指针的跳转次序相同。
如图3所示,例如有4个用户域。由于有4个用户域,有4个多用户域参数寄存器阵列,它们分别由00、01、10和11来标识。所有的指针的跳转次序是00->01->10->11->00->…。它们可以被复位成00。
根据本发明的实施例,解码控制单元210还控制各个用户域中用户数目。在初始信号产生阶段和解码链异常状态检测过程中,每个用户域应当检测当前用户域中和之前的用户的总数。计算用户数的规则如下:1)每个用户域保持一个用户数寄存器;2)所有的用户数寄存器可以被复位成0;3)当有新的用户数据进入到解码链中时用户数的值加1;4)在当前用户数据处理完毕并离开该用户域时,用户数的值减1。
根据本发明的实施例,该解码控制单元210针对每个用户域产生初始信号。例如,针对每个用户域中的所有模块产生初始信号,以便指出针对所有要到来的用户数据的所有参数已经得以配置。在该多用户解码链中,每个用户域保持一个初始信号。
根据本发明的实施例,在如下情况下,解码控制单元210产生初始信号:1)用户域中的所有模块准备处理下一用户数据;2)用户数寄存器的当前值不等于零,这表明在当前用户域中有用户数据要处理。
另外,针对用户域中的模块,如下进行参数管理:1)当一个模块准备处理用户数据时,应当向解码控制单元210指明;2)在解码控制单元发出初始信号后,该模块可以处理用户数据;3)该模块使用由控制模块配置的参数来对当前用户数据进行处理。
图4示出了根据本发明实施例的多用户域并行解码方案在LTE上行链路解码中的应用。在3GPP LTE FDD/TDD上行链路后端解码链中,除了预解码单元300和后解码模块308以及相应的解码控制单元310,有4个非流水线模块:1)IDFT模块301,其处理单位是OFDM符号;2)信道解交织模块304,其处理单位是用户PRB;3)速率解匹配模块305,其处理单位是码块;4)TRUBO解码模块307,其处理单位是码块。另外,该解码链还有3个流水线模块:软解调模块302、解扰模块303和HARQ模块306。
由于在该解码链中有4个非流水线模块,因此划分了4个用户域。划分规则是每个用户域由一个非流水线模块和位于其之前的流水线模块组成。这样,对于用户域1,有一个非流水线模块IDFT模块301。对于用户域2,有软解调模块302和解扰模块303两个流水线模块和一个非流水线模块——信道解交织模块304。对于用户域3,仅仅有一个非流水线模块——速率解匹配模块305。对于用户域4,有一个流水线模块——HARQ模块306和1个非流水线模块——TURBO解码模块307。
根据上述的并行解码方案,解码链可以同时处理多个用户的数据,而不用复制整个解码链。由于解码链中的解码过程是并行进行的,处理时间可以大大减少。处理时间取决于每个子帧中的用户数和用户PRB。由于本发明的方案可以并行处理用户数据,子帧中的用户数越多,则时间越省。在3GPP LTE上行链路解码链中,对于8个用户,每个用户在一个子帧中包括10个PRB的情况,处理时间可以减少70%。对于2个用户,每个用户在一个子帧中包含45个PRB的情况,处理时间可以减少40%。
与复制解码链的方案相比,上述方案占用FPGA资源最少。不再需要对流水线模块进行复制。
在LTE上行链路解码链的情况下,相比于四个重复解码链的情况,上述方案能够减少15-30%的模块逻辑资源,同时减少5-10%的用户数据解复用和仲裁逻辑资源。
可以理解的是,上述方案可以用于LTE FDD/TDD上行链路解码链,但是也可以用在WiMAX和WCDMA方案中。
除非上下文明确要求,否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义,而不是排他或穷举的含义;也就是说,是“包含,但不局限于”的含义。在这里所使用的术语“连接”、“耦合”或者其变型,意味着在两个或者更多元件之间直接或者间接地连接或耦合;元件之间的连接耦合可以是物理上的、逻辑上的、或者其结合。
此外,本申请中所使用的词语“这里”、“上述”、“下面”以及含有类似含义的词语应当涉及本申请的全部内容,而不是本申请的特定部分。在上下文允许时,上述具体实施方式中使用单数或者复数的词语也可以分别包括复数或者单数。关于两个或者更多选项列表的词语“或者”覆盖了该词语的所有下述解释:列表中的任意选项,列表中的所有选项,以及列表中选项的任意组合。
本发明实施例的上述详细说明并不是穷举的或者用于将本发明限制在上述明确的形式上。虽然上述以示意性目的说明本发明的特定实施例和实例,但本领域技术人员将认识到可以在本发明的范围内进行各种等效修改。
本申请在这里所提供的启示并不是必须应用到上述系统中,还可以应用到其它系统中。可将上述各种实施例的元件和作用相结合以提供更多的实施例。
可以根据上述详细说明对本发明进行修改。虽然上述说明描述了本发明的特定实施例并且描述了预期最佳模式,但无论在上文中出现了如何详细的说明,都可以用许多方式实施本发明。上述补偿系统的细节在其执行细节中可以进行相当多的变化,然而其仍然包含在这里所公开的本发明中。
如上述一样应当注意,在说明本发明的某些特征或者方案时所使用的特殊术语不应当用于表示在这里重新定义该术语以限制与该术语相关的本发明的某些特定特点、特征或者方案。总之,不应当将在随附的权利要求书中使用的术语解释为将本发明限定在说明书中公开的特定实施例,除非上述详细说明部分明确地限定了这些术语。因此,本发明的实际范围不仅包括所公开的实施例,还包括按照权利要求书实施或者执行本发明的所有等效方案。
Claims (18)
1.一种多用户域并行解码方法,包括:
基于不同的用户将解码链中的处理模块划分成多个用户域,使得每个用户域由单个非流水线模块组成或者一个非流水线模块和位于其之前的至少一个流水线模块组成;以及
各个用户域中的模块在解码控制单元的控制下,基于与其相关的参数寄存器中的参数来对相应的一个用户的数据进行解码处理。
2.如权利要求1所述的多用户域并行解码方法,其中,流水线模块是能够进行流式数据处理的模块,而非流水线模块是基于块进行数据处理的模块。
3.如权利要求1所述的多用户域并行解码方法,其中,每个用户域保持一个阵列指针,以便获知当前使用的参数阵列。
4.如权利要求1所述的多用户域并行解码方法,其中,解码控制单元针对每个用户域中的所有模块产生初始信号,以便指出针对所有要到来的用户数据的所有参数已经得以配置。
5.如权利要求1所述的多用户域并行解码方法,其中,所述流水线模块是软解调模块、解扰模块或者HARQ模块,所述非流水线模块是IDFT模块、信道解交织模块、速率解匹配模块或者TURBO模块。
6.如权利要求3所述的多用户域并行解码方法,其中,所有指针一旦被复位,就指向相同的参数寄存器阵列。
7.如权利要求3所述的多用户域并行解码方法,其中,相同用户域中的每个模块使用由阵列指针所指的参数阵列中的参数。
8.如权利要求3所述的多用户域并行解码方法,其中,仅当当前用户域用户数据处理完成离开本用户域时,阵列指针才跳转。
9.如权利要求3所述的多用户域并行解码方法,其中,针对所有的用户域,阵列指针的跳转次序相同。
10.一种多用户域并行解码装置,包括由多个模块组成的解码链和解码控制单元,其中基于不同的用户将解码链中的处理模块划分成多个用户域,使得每个用户域由单个非流水线模块组成或者一个非流水线模块和位于其之前的至少一个流水线模块组成;以及
各个用户域中的模块在解码控制单元的控制下,基于与其相关的参数寄存器中的参数来对相应的一个用户的数据进行解码处理。
11.如权利要求10所述的多用户域并行解码装置,其中,流水线模块是能够进行流式数据处理的模块,而非流水线模块是基于块进行数据处理的模块。
12.如权利要求10所述的多用户域并行解码装置,其中,每个用户域保持一个阵列指针,以便获知当前使用的参数阵列。
13.如权利要求10所述的多用户域并行解码装置,其中,解码控制单元针对每个用户域中的所有模块产生初始信号,以便指出针对所有要到来的用户数据的所有参数已经得以配置。
14.如权利要求10所述的多用户域并行解码装置,其中,所述流水线模块是软解调模块、解扰模块或者HARQ模块,所述非流水线模块是IDFT模块、信道解交织模块、速率解匹配模块或者TURBO模块。
15.如权利要求12所述的多用户域并行解码装置,其中,所有指针一旦被复位,就指向相同的参数寄存器阵列。
16.如权利要求12所述的多用户域并行解码装置,其中,相同用户域中的每个模块使用由阵列指针所指的参数阵列中的参数。
17.如权利要求12所述的多用户域并行解码装置,其中,仅当当前用户域用户数据处理完成离开本用户域时,阵列指针才跳转。
18.如权利要求12所述的多用户域并行解码装置,其中,针对所有的用户域,阵列指针的跳转次序相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910201489.8A CN102098127B (zh) | 2009-12-15 | 2009-12-15 | 多用户域并行解码方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910201489.8A CN102098127B (zh) | 2009-12-15 | 2009-12-15 | 多用户域并行解码方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102098127A CN102098127A (zh) | 2011-06-15 |
CN102098127B true CN102098127B (zh) | 2014-11-05 |
Family
ID=44131011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910201489.8A Active CN102098127B (zh) | 2009-12-15 | 2009-12-15 | 多用户域并行解码方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102098127B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103297367A (zh) * | 2012-02-22 | 2013-09-11 | 中兴通讯股份有限公司 | 上行数据的接收处理方法及装置 |
CA2993113C (en) * | 2015-07-30 | 2021-02-16 | Huawei Technologies Co., Ltd. | Communication method and communication device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1617486A (zh) * | 2003-07-03 | 2005-05-18 | 直视集团公司 | 产生并行可解码的低密度奇偶校验(ldpc)码的方法和系统 |
CN1968036A (zh) * | 2006-05-31 | 2007-05-23 | 华为技术有限公司 | 一种前向纠错解码装置及控制方法 |
CN101355401A (zh) * | 2007-07-23 | 2009-01-28 | 中兴通讯股份有限公司 | 一种turbo码译码方法及装置 |
CN101431497A (zh) * | 2008-11-28 | 2009-05-13 | 清华大学 | 一种采用时频域联合的正交频分复用的多天线信号传输方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101472545B1 (ko) * | 2007-01-19 | 2014-12-16 | 코닌클리케 필립스 엔.브이. | 무선 디바이스의 발견을 가능하게 하는 장치 및 방법 |
-
2009
- 2009-12-15 CN CN200910201489.8A patent/CN102098127B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1617486A (zh) * | 2003-07-03 | 2005-05-18 | 直视集团公司 | 产生并行可解码的低密度奇偶校验(ldpc)码的方法和系统 |
CN1968036A (zh) * | 2006-05-31 | 2007-05-23 | 华为技术有限公司 | 一种前向纠错解码装置及控制方法 |
CN101355401A (zh) * | 2007-07-23 | 2009-01-28 | 中兴通讯股份有限公司 | 一种turbo码译码方法及装置 |
CN101431497A (zh) * | 2008-11-28 | 2009-05-13 | 清华大学 | 一种采用时频域联合的正交频分复用的多天线信号传输方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102098127A (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI392298B (zh) | 用於使用解調-位元映像來增進數據機解碼器之效能的清零對數概度比(llrs)之方法、裝置及電腦程式產品 | |
US8719658B2 (en) | Accessing memory during parallel turbo decoding | |
US8271850B2 (en) | Fast low-density parity-check code encoder | |
US8520571B2 (en) | Reconfigurable wireless modem sub-circuits to implement multiple air interface standards | |
RU2009120617A (ru) | Турбоперемежитель для высоких скоростей передачи данных | |
CN102098127B (zh) | 多用户域并行解码方法和装置 | |
AU2016231603B2 (en) | Method of synchronizing a fountain code transmitting end and receiving end | |
Xianjun et al. | A 122Mb/s turbo decoder using a mid-range GPU | |
US20240036872A1 (en) | Systems and methods for synchronizing data processing in a cellular modem | |
US9374107B1 (en) | Time shared protograph LDPC decoder | |
US20100287343A1 (en) | Contention free parallel access system and a method for contention free parallel access to a group of memory banks | |
CN110784283B (zh) | 确定前向纠错帧边界的方法、装置和解码系统 | |
CN111384976B (zh) | 稀疏校验矩阵的存储方法和读取方法 | |
US9058108B2 (en) | Vector-based matching circuit for data streams | |
US10122495B2 (en) | Flexible polynomial-based interleaver | |
CN110474647A (zh) | 有限域构造的ldpc码的译码方法、装置、译码器及存储介质 | |
CN107615839A (zh) | 处理子信令段的方法、处理装置、接入点和站点 | |
Ur Reehman et al. | A memory mapping approach based on network customization to design conflict-free parallel hardware architectures | |
Middya et al. | Design and implementation of virtual-single-length turbo decoder for multi-user parallel decoding | |
US11616596B1 (en) | Instruction-based multi-thread multi-mode PDSCH decoder for cellular data device | |
Huo et al. | High-throughput bit processor for cryptography, error correction, and error detection | |
CN109495208B (zh) | 编码方法及装置 | |
Chavet et al. | Hardware design of parallel interleaver architectures: A survey | |
Murade et al. | The Design and Implementation of a Programmable Cyclic Redundancy Check (CRC) Computation Circuit Architecture Using FPGA | |
Sathees Babu et al. | Reconfigurable address generator for multi-standard interleaver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201206 Pudong New Area, Nanjing Road, No. 388, Shanghai Patentee after: Shanghai NOKIA Baer Limited by Share Ltd Address before: 201206 Pudong New Area, Nanjing Road, No. 388, Shanghai Patentee before: Shanghai Alcatel-Lucent Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder |