CN102097927B - 一种开关电源芯片的启动电路及其启动方法 - Google Patents

Abstract

一种开关电源芯片的启动电路，包括：供电电压Vcc上电模块，用于在外部供电电压Vcc电压高于预先设计的启动电压时，产生模拟信号E8；芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块，用于接收所述模拟信号E8，建立芯片所需的电压偏置信号和电流偏置信号，建立芯片所需的低压工作电压Vdd，最终输出POW_R信号为H时，芯片启动完成；芯片的UVLO模块，当供电电压Vcc电压低于Vcc UVLO电压值时，使得整个开关电源芯片停止工作。本发明提供一种开关电源芯片的启动电路及其启动方法，具有很低的启动电流，降低启动功耗，可以灵活准确地设置使开关电源芯片停止工作的Vcc电压下限。

Description

一种开关电源芯片的启动电路及其启动方法

技术领域

本发明涉及开关电源技术领域，特别涉及一种开关电源芯片的低耗电启动电路及其启动方法。

背景技术

开关电源具有体积小，效率高以及电流大的优点，因此被广泛应用于手机充电器、笔记本电脑适配器及LED驱动等场合。

参见图1，该图为现有技术中的开关电源的电路图。电压源103通过电阻114对芯片110的Vcc端充电，当Vcc端达到芯片110的启动电压，芯片110内部电路开始工作，使得输出out端输出高电平，开关管101导通，变压器102原边电感储能，当电阻104上的电压达到芯片内部参考电平时，开关管101关闭，变压器102原边电感能量传递到副边，经过几个周期的能量传递，输出Vout建立。

参见图2，该图为一种典型开关电源芯片的内部框架图。图2中标号202为供电模块，202所示为常用的启动电路的做法，作用是产生芯片其他模块所需的电压信号、电流信号以及使其他模块工作的使能信号。启动和uvlo（undervoltage lock out欠压锁定）模块203利用zener（齐纳击穿）的击穿电位，决定启动和uvlo电压，由于受到zener嵌位电压的限制，不能精确的设计Vcc uvlo电压。同时需要耗费比较大的启动电流。另外该结构还需要使用高压厚栅mos器件。

发明内容

本发明要解决的技术问题是提供一种开关电源芯片的启动电路,具有很低的启动电流，降低启动功耗，可以灵活准确地设置使开关电源芯片停止工作的Vcc电压下限。

本发明提出一种开关电源芯片的启动电路，所述启动电路包括：

供电电压Vcc上电模块，用于在外部供电电压Vcc电压高于预先设计的启动电压时，产生模拟信号E8；

芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块，用于接收所述模拟信号E8，建立芯片所需的电压偏置信号和电流偏置信号，建立芯片所需的低压工作电压Vdd，输出POW_R信号为H时，芯片启动完成；

芯片的UVLO模块，当供电电压Vcc电压低于Vcc UVLO电压值时，使得整个开关电源芯片停止工作。

优选地，所述供电电压Vcc上电模块包括：与所述外部供电电压Vcc相串联的第一二极管、第二二极管，第三二极管反向串联在所述第二二极管和第一Pmos管之间；与所述第一Pmos管相并联的第一Nmos管；

所述供电电压Vcc上电模块还包括：与所述外部供电电压Vcc相串联的第一电阻和第二电阻以及第二Nmos管；

所述供电电压Vcc上电模块还包括：与所述外部供电电压Vcc相串联的第三Nmos管、第二Pmos管以及模拟信号E8发生器。

优选地，所述芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块包括：与所述模拟信号E8发生器相连的第四Nmos管，与第四Nmos管相连的Vref产生模块，与所述Vref产生模块相连的电流产生模块和工作电压产生模块。

优选地，所述芯片的UVLO模块包括与所述外部供电电压Vcc相串联的第三电阻和第五Nmos管，以及与所述外部供电电压Vcc相串联的第四、五、六电阻；

第一比较器的输入端与第四、五电阻的连接点相连，第一比较器的参考电压端接收第一参考电压；第一比较器的输出与第一RS触发器相连，第一RS触发器与所述第一Nmos管相连；

第二比较器的输入端与第五、六电阻的连接点相连，第二比较器的参考电压端接收第二参考电压；第二比较器的输出与第二RS触发器相连，第二RS触发器与所述第五Nmos管相连。

优选地，所述预先设计的启动电压为第一二极管，第二二极管正向电压与第三二极管的反向嵌位电压之和。

优选地，所述预先设计的启动电压为18V。

优选地，所述第一参考电压为9V，第二参考电压为8V。

本发明还提供一种开关电源芯片的启动电路的启动方法，包括以下步骤：

开关电源芯片的供电电压Vcc的上电过程：

301、判断外部供电电压Vcc是否高于预先设计的启动电压，当Vcc高于预先设计的启动电压，则执行302步骤；

302、产生模拟信号E8，模拟信号E8信号建立后，执行步骤303和步骤304；

303、允许芯片的电压偏置模块工作；

304，允许芯片的电流偏置模块工作，同时建立除供电模块以外的芯片内所有模块所需的电压偏置信号和电流偏置信号；

305、建立芯片除供电模块以外的芯片内所有模块的工作电压Vdd；

306、工作电压Vdd建立好后，产生芯片除供电模块以外的芯片内所有模块的使能信号，整个芯片开始进入正常工作；

开关电源芯片的供电电压Vcc的下电过程：

307、判断到Vcc电压是否低于第一参考电压V1，若是执行步骤308；

308、在使得芯片的除供电模块以外的芯片内所有模块正常工作的前提下，关闭芯片的输出模块，同时提供一条使Vcc继续放电的通路，保证Vcc的内部耗电大于外部给电，使得Vcc进一步减小，执行步骤309；

309、判断到Vcc是否低于第二参考电压V2，若是执行步骤310；

310、Vdd开始减小；

311、当Vdd减小到不能使得除供电模块以外的芯片内所有模块正常的电压V3时，POW_S信号输出为H时，芯片的其它模块的停止工作；

312、关闭芯片除供电模块以外的芯片内所有模块的电流信号。

优选地，所述第一参考电压为9V，第二参考电压为8V。

本发明相对现有技术具有以下的技术效果：

由于本发明实施例所述开关电源芯片的启动电路，由于供电电压Vcc上电模块在外部供电电压Vcc电压高于预先设计的启动电压时，产生模拟信号E8，因此，本发明实施例所述开关电源芯片的启动电路具有很低的启动电流，降低启动功耗。芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块接收所述模拟信号E8，建立芯片所需的电压偏置信号和电流偏置信号，建立芯片所需低压工作电压Vdd，控制输出POW_R信号为H时，芯片启动完成。当供电电压Vcc电压低于Vcc UVLO电压值时，芯片的UVLO模块使得整个开关电源芯片停止工作，因此可以精确设计开关电源芯片停止工作的Vcc电压下限即Vcc UVLO电压。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的开关电源的电路图；

图2是一种典型开关电源芯片的内部框架图；

图3是本发明所述开关电源芯片的启动电路的时序图；

图4是本发明所述开关电源芯片的启动电路结构图；

图5是本发明所述开关电源芯片的启动电路各信号的波形图。

具体实施方式

本发明要解决的技术问题是提供一种开关电源芯片的启动电路，具有很低的启动电流，降低启动功耗，可以灵活准确地设置使开关电源芯片停止工作的Vcc电压下限即Vcc UVLO电压。

为了更清楚地说明本发明实施例或现有技术中的技术方案的原理，下面结合图1进行具体说明。

参见图3，图3是本发明所述开关电源芯片的启动电路的时序图。

供电电压Vcc的上电过程如下：

301、判断外部供电电压Vcc是否高于预先设计的启动电压，一旦Vcc高于预先设计的启动电压，则执行302步骤。

Vcc电压是通过外部电阻充电实现对芯片的供电的。

302、产生模拟信号E8，模拟信号E8信号建立后，执行步骤303和步骤304。

303、允许芯片的电压偏置模块工作。

304，允许芯片的电流偏置模块工作，同时还可以建立其他模块（除供电模块以外的芯片内所有模块）所需的电压偏置信号和电流偏置信号。

305、建立芯片其他低压模块（除供电模块以外的芯片内所有低压模块）的工作电压Vdd。

306、工作电压Vdd建立好后，产生芯片其他模块（除供电模块以外的芯片内所有模块）的使能信号，整个芯片开始进入正常工作。

供电电压Vcc的下电过程如下：

307、判断到Vcc电压是否低于第一参考电压V1（参见图5，V1可以设定为9V），若是执行步骤308。

308、在使得芯片的其他模块（除供电模块以外的芯片内所有模块）正常工作的前提下，关闭芯片的输出模块，保证芯片不会出现异常输出状态，同时提供一条使Vcc继续放电的通路，保证Vcc的内部耗电大于外部给电，使得Vcc进一步减小，执行步骤309。

309、判断到Vcc是否低于第二参考电压V2（参见图5，V2可以设定为8V），若是执行步骤310。

310、Vdd开始减小。

311、当Vdd减小到不能使得其它模块（除供电模块以外的芯片内所有模块）正常的电压V3时（参见图5，V2可以设定为3V），POW_S信号输出为H时，芯片的其它模块的停止工作。

312、关闭芯片其它模块（除供电模块以外的芯片内所有模块）的电流信号。

参见图4和图5，图4是本发明所述开关电源芯片的启动电路结构图，图5是本发明所述开关电源芯片的启动电路各信号的波形图。

供电电压Vcc上电模块401，用于在外部供电电压Vcc电压高于预先设计的启动电压时，产生模拟信号E8。

供电电压Vcc上电模块401具体可以包括：与所述外部供电电压Vcc相串联的第一二极管404、第二二极管405，第三二极管406反向串联在所述第二二极管405和第一Pmos管407之间；与所述第一Pmos管407（耗尽型Pmos管）相并联的第一Nmos管408。

此时，所述预先设计的启动电压可以为第一二极管404，第二二极管405正向电压与第三二极管406的反向嵌位电压之和。

供电电压Vcc上电模块401还可以包括：与所述外部供电电压Vcc相串联的第一电阻409和第二电阻4010以及第二Nmos管413。

所述供电电压Vcc上电模块401还可以还包括：与所述外部供电电压Vcc相串联的第三Nmos管414、第二Pmos管415以及模拟信号E8发生器416。

芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块402，用于接收所述模拟信号E8，建立芯片所需的电压偏置信号和电流偏置信号，建立芯片所需的低压工作电压Vdd，输出POW_R信号为H时，芯片启动完成。

芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块402具体可以包括：与所述模拟信号E8发生器416相连的第四Nmos管417，与第四Nmos管417相连的Vref产生模块418，与所述Vref产生模块418相连的电流产生模块420和工作电压产生模块419。

芯片的UVLO模块403，当供电电压Vcc电压低于Vcc UVLO电压值时，使得整个开关电源芯片停止工作。

芯片的UVLO模块具体可以包括与所述外部供电电压Vcc相串联的第三电阻421和第五Nmos管422，以及与所述外部供电电压Vcc相串联的第四、五、六电阻423、424、425。

第一比较器426的输入端与第四、五电阻423、424分别相连，第一比较器426的参考电压端接收第一参考电压；第一比较器426的输出与第一RS触发器428相连，第一RS触发器428与所述第一Nmos管408相连。

第二比较器427的输入端与第五、六电阻424、425分别相连，第二比较器427的参考电压端接收第二参考电压；第二比较器427的输出与第二RS触发器429相连，第二RS触发器429与所述第五Nmos管422相连。

所述预先设计的启动电压可以设定为18V，所述第一参考电压可以设定为9V，第二参考电压可以设定为8V。参见图5所示的开关电源芯片的启动电路各信号的波形图。

下面结合图4详细说明Vcc启动电路的实现方式。

供电电压Vcc上电模块401在Vcc电压大于第一二极管404、第二二极管405正向电压与第三二极管406的反向嵌位电压之和时，第一Pmos管407导通，供电电压Vcc上电模块401开始工作，在此之前，芯片不消耗任何电流。

第一Pmos管407导通后，由第一二极管404，第二二极管405，第三二极管406，第一Pmos管407组成的支路，电流受到第一Pmos管407的限制，只有nA级电流。第一Pmos管407门（gate）电位的提高导致第二Nmos管413导通，并产生电流，电阻409上的电位使得第二Pmos管415导通。此时，模拟信号E8达到一定电位。模拟信号E8用于隔离Vcc与Vref/Vdd产生电路，这样就可以避免使用高压厚栅mos器件。模拟信号E8建立好后，芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块402开始工作。

模拟信号E8信号使得第四Nmos管417导通，进而建立参考电压Vref。参考电压Vref输入到电流产生模块420产生芯片其他模块所需的电流偏置，并输出Pbias_R信号。当Pbias_R=H时，表明电流偏置建立完成。参考电压Vref以及电流偏置Ibias_Vdd输入到工作电压产生模块419（Vdd产生模块）产生工作电压Vdd。同时，芯片其他模块所需的电压偏置也建立完成，工作电压产生模块419最终输出POW_R信号，当信号POW_R=H时，表明芯片启动完成。

当Vcc电压低于第一电压V1（参见图5，V1可以设定为9V）时，第二比较器427输出反转，此时，关闭芯片的输出模块，但没有关闭Vdd、Vref、Ibias，此时第五Nmos管422导通，Vcc通过第三电阻421加速放电。当Vcc下降到低于第二电压V2（参见图5，V2可以设定为8V）时，第一比较器426输出反转，通过第一RS触发器428产生信号UVLO2，信号UVLO2使得第一Nmos管408导通，关闭第二Nmos管413，模拟信号E8被拉到很低的电位，Vdd、Vref、Ibias均消失，工作电压产生模块419输出信号POW_R=L,芯片其他模块停止工作。

参见图5所示，第一电压V1=9V，第二电压V2=8V。

以上对本发明所提供的开关电源芯片的启动电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种开关电源芯片的启动电路，其特征在于，所述启动电路包括：

供电电压Vcc上电模块，用于在外部供电电压Vcc电压高于预先设计的启动电压时，产生模拟信号E8，其中，供电电压Vcc上电模块具体包括：与所述外部供电电压Vcc相串联的第一二极管、第二二极管，第三二极管反向串联在所述第二二极管和第一Pmos管之间；与所述第一Pmos管相并联的第一Nmos管，其中，所述第一Pmos管为耗尽型Pmos管；

芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块，用于接收所述模拟信号E8，建立芯片所需的电压偏置信号和电流偏置信号，建立芯片所需的低压工作电压Vdd，输出POW_R信号为H时，芯片启动完成，其中，POW_R信号为电源的上电信号，工作电压Vdd建立好后，产生芯片除供电模块以外的芯片内所有模块的使能信号时，POW_R信号输出为H；

芯片的UVLO模块，当供电电压Vcc电压低于Vcc UVLO电压值时，使得整个开关电源芯片停止工作。

2.根据权利要求1所述的开关电源芯片的启动电路，其特征在于，所述供电电压Vcc上电模块还包括：与所述外部供电电压Vcc相串联的第一电阻和第二电阻以及第二Nmos管；

所述供电电压Vcc上电模块还包括：与所述外部供电电压Vcc相串联的第三Nmos管、第二Pmos管以及模拟信号E8发生器。

3.根据权利要求1所述的开关电源芯片的启动电路，其特征在于，所述芯片电压偏置/电流偏置产生及芯片低压部分电源产生模块包括：与所述模拟信号E8发生器相连的第四Nmos管，与第四Nmos管相连的Vref产生模块，与所述Vref产生模块相连的电流产生模块和工作电压产生模块。

4.根据权利要求1所述的开关电源芯片的启动电路，其特征在于，所述芯片的UVLO模块包括与所述外部供电电压Vcc相串联的第三电阻和第五Nmos管，以及与所述外部供电电压Vcc相串联的第四、五、六电阻；

第一比较器的输入端与第四、五电阻的连接点相连，第一比较器的参考电压端接收第一参考电压；第一比较器的输出与第一RS触发器相连，第一RS触发器与所述第一Nmos管相连；

第二比较器的输入端与第五、六电阻的连接点相连，第二比较器的参考电压端接收第二参考电压；第二比较器的输出与第二RS触发器相连，第二RS触发器与所述第五Nmos管相连。

5.根据权利要求1至4任一所述的开关电源芯片的启动电路，其特征在于，所述预先设计的启动电压为第一二极管，第二二极管正向电压与第三二极管的反向嵌位电压之和。

6.根据权利要求5所述的开关电源芯片的启动电路，其特征在于，所述预先设计的启动电压为18V。

7.根据权利要求4所述的开关电源芯片的启动电路，其特征在于，所述第一参考电压为9V，第二参考电压为8V。

8.一种开关电源芯片的启动电路的启动方法，其特征在于，包括以下步骤：

开关电源芯片的供电电压Vcc的上电过程：

301、判断外部供电电压Vcc是否高于预先设计的启动电压，当Vcc高于预先设计的启动电压，则执行302步骤；

302、产生模拟信号E8，模拟信号E8信号建立后，执行步骤303和步骤304；

303、允许芯片的电压偏置模块工作；

304，允许芯片的电流偏置模块工作，同时建立除供电模块以外的芯片内所有模块所需的电压偏置信号和电流偏置信号；

305、建立芯片除供电模块以外的芯片内所有模块的工作电压Vdd；

306、工作电压Vdd建立好后，产生芯片除供电模块以外的芯片内所有模块的使能信号，整个芯片开始进入正常工作；

开关电源芯片的供电电压Vcc的下电过程：

307、判断到Vcc电压是否低于第一参考电压V1，若是执行步骤308；

308、在使得芯片的除供电模块以外的芯片内所有模块正常工作的前提下，关闭芯片的输出模块，同时提供一条使Vcc继续放电的通路，保证Vcc的内部耗电大于外部给电，使得Vcc进一步减小，执行步骤309；

309、判断到Vcc是否低于第二参考电压V2，若是执行步骤310；

310、Vdd开始减小；

311、当Vdd减小到不能使得除供电模块以外的芯片内所有模块正常的电压V3时，POW_S信号输出为H时，芯片的其它模块的停止工作，其中，POW_S信号为电源的下电信号，当POW_R信号输出为L时，POW_S信号输出为H；

312、关闭芯片除供电模块以外的芯片内所有模块的电流信号。

9.根据权利要求8所述的开关电源芯片的启动电路的启动方法，其特征在于，所述第一参考电压为9V，第二参考电压为8V。

Images