CN102064161B - 一种优化的智能功率模块的功率封装结构 - Google Patents

Abstract

本发明提供了一种最优化的智能功率模块的功率封装结构，采用引线框直接焊接的形式实现模块内部电路拓扑结构，且在模块内部最靠近功率器件位置设置吸收电容。本发明大大降低电压过冲过高对器件失效的潜在威胁，也降低了系统设计中对功率器件裕量的要求，提高系统的可靠性。

Description

一种优化的智能功率模块的功率封装结构

技术领域

本发明涉及一种最优化的智能功率模块(IPM)功率封装结构，特别涉及利用最优化的电路实现功率部分器件的低寄生电感、最小化的线路互感效应，并同时在模块内封装入吸收电容以发挥该电容的最大功能。

背景技术

智能功率模块，即IPM(Intelligent Power Module)，不仅把功率开关器件IGBT和驱动电路集成在一起，而且还具有欠电压、过电流和过热等故障检测、保护功能，并可将错误信号输出至CPU。因此在系统发生负载事故或使用不当情况下，也可以保证IPM自身不受损坏。IPM以其高可靠性、低损耗、低开发成本正赢得越来越大的市场，尤其适合于驱动电机的变频器和各种逆变电源。它是变频调速，冶金机械，电力牵引，伺服驱动，变频家电的一种非常理想的电力电子器件。

IPM发展至今，其体积在缩小，芯片损耗正在逐步减小，功能越来越完善。但与传统分立模块相比，IPM大多采用专用驱动芯片配以合适门极电阻一体式封装入模块之中。驱动芯片的固有触发工作特性及一体化封装的门极电阻无法随意改变，因此IPM无法实现软关断功能。这使得IPM实际工作时，尤其在大电流甚至短路条件下关断时，器件两端承受较高的电压过冲。现有封装结构中，在实际电路结构上寄生电感较大，未实现较好的低寄生电感情况下，即使IPM模块拥有自保护功能，但由于软关断无法实现，所以真正短路或过载条件下，功率器件关断时电压过冲过高，在恶劣情况下仍然会使得功率侧超压，导致器件失效。

上述的IGBT在关断时，由于线路寄生电感的存在，其集电极C与发射极E之间需要承受一个电压过冲，其值为母线直流电压Vdc与寄生电感两端由于电流变化率产生的瞬间电压Vsp之和：

Vrm＝Vdc+Vsp

显然，降低寄生电感值，可以有效的抑制相同电流变化率的条件下所带来的电压过冲：Vsp＝Ls×di/dt

引线框直接焊接的形式，另一方面也使得功率器件的散热更为优异。通过引线框这一侧，功率器件将工作过程中的一部分热量传导至外部连接PCB，使得功率器件实现多维化散热。

功率器件所生产的热量，通过底板与引线框分别散热：

Ptot＝Pu+Pd

Pu为通过引线框散热之能能量，Pd为通过底板散热之能量。当引线框散热而总的耗散能量恒定情况下，Pd可以有效降低。由热阻公式可以看到：Tj＝Pd/Rth+Tc

在相同的散热条件下，模块运行最高结温可以有效降低，进而使得模块工作更安全，也延长了模块的有效工作寿命。

发明内容

本发明的目的是设计出一种最优化的智能功率模块的功率封装结构。

本发明要解决的是现有IPM模块无法实现软关断功能，在实际工作时，尤其是在大电流、甚至短路条件下关断时，器件两端承受较高的电压过冲，导致器件失效的问题。本发明针对MOSFET型和IGBT型IPM模块功率封装进行了最优化的设计。

本发明的技术方案是：包括基板，最优化的电路拓扑布局，功率器件和吸收电容，功率器件安装于基板上，吸收电容封装于电路拓扑布局最靠近功率器件的P端和N端。

基板上还包括驱动芯片，引线框直接焊接在功率器件上，以有效降低封装线路寄生电感。

基板上安装的功率器件是P型MOSFET器件和N型MOSFET器件，P型MOSFET器件、N型MOSFET器件与输出侧连接电路连接，在P型MOSFET器件直接焊接有上桥臂源极连接引线框，电路中为直流侧负极P，在N型MOSFET器件上直接焊接有下桥臂源极连接引线框，电路中为直流侧正极N，上桥臂源极连接引线框与下桥臂源极引线框为平行设置；吸收电容内置于最靠近P型MOSFET器件的P端和N型MOSFET器件的N端，且直接焊接在上桥臂源极连接引线框和下桥臂源极连接引线框的的表面，使得吸收电容引脚位置最靠近P型MOSFET器件、N型MOSFET器件。

基板上安装的功率器件或者是IGB器件，包括上管IGBT器件和下管IGBT器件，上管IGBT门极与引线框焊接连接，单相下管IGBT门极直接焊接于底层电路，上管IGBT集电极在电路中作为P极，下管IGBT发射极在电路中作为N极，P极、N极自基板上引出，为相互平行走线；吸收电容内置且直接焊接在最靠近上管IGBT器件和下管IGBT器件上，使吸收电容引脚位置靠近上管IGBT器件和下管IGBT器件。

本发明的优点：由于本发明所提供的一种最优化的智能功率模块的功率封装结构，在实现传统IPM模块驱动、保护功能的基础上，进一步优化其功率侧封装，降低封装中的电路寄生电感并放置吸收电容，大大降低电压过冲过高对器件失效的潜在威胁，也降低了系统设计中对功率器件裕量的要求，提高系统的可靠性。

附图说明

图1是本发明MOSFET型IPM的优化封装结构三维立体示意图。

图2是本发明MOSFET型IPM的优化封装结构上视图。

图3是本发明MOSFET型IPM的优化封装结构正视图。

图4是本发明MOSFET型IPM的优化封装结构内部电流回路示意图。

图5是本发明IGBT型IPM的优化封装结构三维立体示意图。

图6是本发明IGBT型IPM的优化封装结构上视图。

图7是本发明IGBT型IPM的优化封装结构正视图。

图8是本发明IGBT型IPM的优化封装结构内部电流回路示意。

图9是本发明最优化封装结构内置吸收电容与线路寄生电感示意图。

具体实施方式

下面结合附图及实施例对本发明作进一步的说明。

如图所示，本发明包括基板，最优化的电路拓扑布局，功率器件和吸收电容，功率器件安装于基板上，其特征在于收电容封装于电路拓扑布局最靠近功率器件的P端和N端。基板上还包括驱动芯片。引线框直接焊接在功率器件上，以有效降低封装线路寄生电感。

现具体来说明MOSFET型和IGBT型IPM最优化的功率封装结构。

如图1到图3所示，为MOSFET型IPM的封装结构，采用P型和N型MOSFET分别作功率侧单相电路的上、下桥臂。图中，1表示功率模块的基板，2表示单相功率电路的输出侧连接电路，3表示P型MOSFET器件，4表示N型MOSFET器件，5表示内置吸收电容，6表示P型MOSFET器件的源极连接引线框，电路中为直流侧正极(P)，7表示N型MOSFET器件的源极连接引线框，电路中为直流侧负极(N)。

从图2可以看到，MOSFET型IPM模块的上桥臂源极连接引线框6与下桥臂源极引线框7为平行放置，并与功率器件直接焊接连接，不仅将线路寄生电感降至最小，且在模块实际工作中这两条线路带来的互感效应降至最低。这由图4可以直观看出。

图3所示，可以看到内置的吸收电容5直接焊接在三相逆变电路上桥臂源极连接引线框6与下桥臂源极引线框7的表面，也是该相电路的P-N点，使得吸收电容引脚位置最靠近功率器件。

如图5所示，IGBT型IPM模块与MOSFET型IPM模块一致，IGBT反并联续流二极管使用。图5中所示，8为功率模块的基板，9为上管IGBT集电极，即为三相逆变电路之P极，10为下管IGBT发射极，即为三相逆变电路之N极，11为单相上管IGBT器件，12为单相下管IGBT器件，13为单相输出端引线框，14为吸收电容，15为上管IGBT门极焊接引线框。

图5可以看到，首先，对于单相上、下桥臂的功率器件，需要相反放置。单相上管IGBT门极与引线框15焊接连接，下管IGBT门极直接焊接于底层电路。

从图7可以看到IGBT型IPM模块的三相逆变拓扑结构之P、N极(端)自基板8上引出，为相互平行走线形式，而输出端与引线框焊接形式连接，与P、N走线为十字交叉形式。这样的走线布局可以将线路的寄生电感降低，且工作时互感效应影响也相应减小。这在图8中可以更为直观的看到。

图6所示电路中，可以看到内置的吸收电容14直接焊接在最靠近单相上管IGBT器件11、单相下管IGBT器件12的DBC或者IMS板底部电路回路上。吸收电容14的一端为上管IGBT器件的集电极，另一端为下管IGBT器件的发射极。这两端也是该相电路的P-N点，吸收电容14引脚位置已是最靠近功率器件。

图9是最优化封装内置吸收电容14与寄生电感的示意图，可以看到，传统的外置吸收电容在外部放置，虽然是在电路拓扑上下管之P-N之间，但是由于此回路中存在功率器件封装的内部线路寄生电感LP1、LC1、LE1、LC2、LE2、LN1，且外部功率侧连接线路亦存在寄生电感LP2、LN2。因此，实际功率器件关断时，上管集电极与下管发射极所承受的电压过冲是非常高的。

而最优化的功率封装是将吸收电容内置，并且以直接引线框焊接的形式实现上下管芯片的电气连接，将寄生电感LE1、LC2降至最低。而这样的形式，可以将功率器件连接所产生的寄生电感LP1、LC1、LE1、LC2、LE2、LN1，以及外部线路连接所产生的寄生电感LP2、LN2完全的隔离于吸收电容的外侧。

由此可以看到，该吸收电容可以最有效的发挥吸收电压过冲的效果，有效的降低功率芯片所真正承受的电压过冲值。这使得功率器件关断条件下由于线路电感引起的电压过冲得以有效抑制。降低电压过冲使得功率器件关断损耗得以降低的同时，更提高了其工作的安全性，也使得专用型驱动芯片无法在大电流甚至短路条件下对功率芯片进行软关断的问题得到有效改善。

针对MOSFET器件和IGBT器件的不同，本发明针对性的对电路布局进行优化设计，使得模块正常工作时线路间互感效应有效降低。同时降低系统EMI、减小高频条件下驱动IC受干扰程度。

Claims (3)

1.一种优化的智能功率模块的功率封装结构，包括基板，最优化的电路拓扑布局，功率器件和吸收电容，功率器件安装于基板上，其特征在于吸收电容封装于电路拓扑布局中最靠近功率器件的P端和N端；基板上还包括驱动芯片。

2.根据权利要求1所述的优化的智能功率模块的功率封装结构，其特征在于引线框直接焊接在功率器件上，以有效降低封装线路寄生电感。

3.根据权利要求1所述的优化的智能功率模块的功率封装结构，其特征在于基板上安装的功率器件是P型MOSFET器件和N型MOSFET器件，P型MOSFET器件、N型MOSFET器件与输出侧连接电路连接，在P型MOSFET器件直接焊接有上桥臂源极连接引线框，电路中为直流侧负极P，在N型MOSFET器件上直接焊接有下桥臂源极连接引线框，电路中为直流侧正极N，上桥臂源极连接引线框与下桥臂源极引线框为平行设置；吸收电容内置于最靠近P型MOSFET器件的P端和N型MOSFET器件的N端，且直接焊接在上桥臂源极连接引线框和下桥臂源极连接引线框的的表面，使得吸收电容引脚位置最靠近P型MOSFET器件、N型MOSFET器件。

Images