CN102063393B - 图像数据或音频数据的叠加处理方法和装置 - Google Patents
图像数据或音频数据的叠加处理方法和装置 Download PDFInfo
- Publication number
- CN102063393B CN102063393B CN201010538175XA CN201010538175A CN102063393B CN 102063393 B CN102063393 B CN 102063393B CN 201010538175X A CN201010538175X A CN 201010538175XA CN 201010538175 A CN201010538175 A CN 201010538175A CN 102063393 B CN102063393 B CN 102063393B
- Authority
- CN
- China
- Prior art keywords
- fifo
- data
- judge
- jump
- voice data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
- Image Input (AREA)
Abstract
本发明提供一种图像数据或音频数据的叠加处理方法和装置，所述方法是通过设置在主设备上并连接于总线的一叠加处理器进行，主要包括主控制器部分和运算器部分，其主控制器部分主要用于将需要叠加的数据读出存放在两个FIFO中，由运算器提取运算后存放在另一FIFO中，再由主控制器把FIFO-3的数据写到内存中，方法简单，实现方便；且将该叠加处理器设置在SOC上，该叠加处理器独立运作，不占用系统资源，不影响系统的处理速度，功耗小。
Description
技术领域
本发明涉及一种音、视频设备中图像数据或音频数据处理方法和装置，用于图像数据的叠加运算或音频数据的叠加运算。
背景技术
带有图像输出的设备必然要用图像数据的叠加运算，同样带有音频输出的设备必然要用音频数据的叠加运算，而音视频设备还分别涉及到图像叠加和音频叠加的运算。目前图像叠加和音频叠加运算都由音、视频设备的系统处理器处理，其处理方法是：由CPU分别对图像叠加运算和音频叠加运算，这样会占用很多CPU的资源，而且处理速度又慢，功耗大。
发明内容
本发明要解决的技术问题，在于提供一种图像数据或音频数据的叠加处理方法和装置，用于图像或音频叠加的运算，独立运作，不占用系统资源，不影响处理速度，功耗小。
本发明是这样实现的：一种图像数据或音频数据的叠加处理方法，其是通过设置在主设备上并连接于总线的一叠加处理器进行，该叠加处理器包括一主控制器、一寄存器、一运算器，三个FIFO、一主设备总线接口以及一从设备总线接口，所述三个FIFO分别为FIFO-1、FIFO-2、FIFO-3；所述叠加处理方法包括主控制器部分和运算器部分；
所述主控制器部分包括如下步骤：
步骤11、从寄存器中读出启动标志位，判断是否启动，是：跳到步骤12；否：重新进行步骤11；
步骤12、从寄存器读出要进行叠加处理的两组图像数据或音频数据A和B的起始地址和运算后存放的地址，该两起始地址和运算后存放的地址分别称为地址变量A0、B0和C0，
步骤13、判断FIFO-1是否为满？是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生成新的地址变量A0；
步骤14、判断FIFO-2是否为满？是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生成新的地址变量B0；
步骤15、判断FIFO-3是否为空？是：跳到下一步；否：通过主设备总线接口访问内存控制器，把FIFO-3的数据写到内存中，并把地址变量C0加上写到内存的数据的长度，生成新的地址变量C0；
步骤16、判断是否运算完毕，是：清除启动标志，通过主设备的中断控制器启动中断输出，并跳到步骤11；否：跳到步骤13；
所述运算器部分包括如下步骤：
步骤21、判断FIFO-3是否为满？是：继续本步骤的判断；否：跳到下一步；
步骤22、判断FIFO-1是否为空？是：继续本步骤的判断；否：读出一个图像数据或音频数据A，跳下一步；
步骤23、判断FIFO-2空吗？是：继续本步；否：读出一个图像数据或音频数据B，跳下一步；
步骤24、把图像数据或音频数据和图像数据或音频数据B进行图像或音频运算，把运算结果写到FIFO-3中，然后返回到步骤21。
其中，所述叠加处理器具体是设置在主设备的SOC上。所述主设备是带有图像输出的设备、带有音频输出的设备或者兼带音频和图像输出的设备。
本发明还一种图像数据或音频数据的叠加处理装置，其是通过设置在主设备上并连接于总线的一叠加处理器进行，该叠加处理器包括一主控制器、一寄存器、一运算器、三个FIFO、一主设备总线接口以及一从设备总线接口，所述三个FIFO分别为FIFO-1、FIFO-2、FIFO-3；
所述主控制器用于：
从寄存器中读出启动标志位，判断是否启动，是：跳到下一步；否：重新开始本步骤；
从寄存器读出要进行叠加处理的两组图像数据或音频数据A和B的起始地址和运算后存放的地址，该两起始地址和运算后存放的地址分别称为地址变量A0、B0和C0，
判断FIFO-1是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生成新的地址变量A0；
判断FIFO-2是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生成新的地址变量B0；
判断FIFO-3是否为空，是：跳到下一步；否：通过主设备总线接口访问内存控制器，把FIFO-3的数据写到内存中，并把地址变量C0加上写到内存的数据的长度，生成新的地址变量C0；
判断是否运算完毕，是：清除启动标志，通过主设备的中断控制器启动中断输出，并跳到上述从寄存器中读出启动标志位、判断是否启动的步骤；否：跳到上述判断FIFO-1是否为满的步骤；
所述运算器用于：
判断FIFO-3是否为满，是：继续本步骤的判断；否：跳到下一步；
判断FIFO-1是否为空，是：继续本步骤的判断；否：读出一个图像数据或音频数据A，跳下一步；
判断FIFO-2是否为空，是：继续本步；否：读出一个图像数据或音频数据B，跳下一步；
把图像数据或音频数据和图像数据或音频数据B进行图像或音频运算，把运算结果写到FIFO-3中，然后返回到上述判断FIFO-3是否为满的步骤。
本发明具有如下优点：
1、本发明方法主要通过主控制器和运算器配合运作，用于图像或音频数据的叠加的运算，其主控制器部分主要用于将需要叠加的数据读出存放在两个FIFO中，由运算器提取运算后存放在另一FIFO中，再由主控制器把FIFO-3的数据写到内存中，方法简单，实现方便；
2、本发明方法是在带有图像输出或音频输出的设备上专门设置一图像数据或音频数据的叠加处理器进行，并将该叠加处理器设置在SOC上，该叠加处理器独立运作，不占用系统资源，不影响系统的处理速度，功耗小。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为实现本发明方法专门设置的数据叠加处理器的结构示意图。
图2为本发明方法的主控制器的处理流程框图。
图3为本发明方法的运算器的处理流程框图。
具体实施方式
本发明方法，可用于带有图像输出的设备、带有音频输出的设备，或兼带图像输出和音频输出的设备，下称主设备。
请参阅图1所示，为实现本发明方法专门设计的数据叠加处理器的结构示意图，主设备的总线上连接有一系统处理器1、一内存控制器2、一中断控制器3，以及本发明的叠加处理器4。所述叠加处理器4设置于主设备的SOC(未图示)上。
所述叠加处理器4包括一主控制器41、一寄存器42、一运算器43，三个FIFO44、一主设备总线接口45以及一从设备总线接口46；所述寄存器42、主设备总线接口45、从设备总线接口46均连接所述主控制器41，所述主控制器41再分别通过所述三个FIFO44连接所述运算器43，所述主控制器41还与所述中断控制器3连接。所述三个FIFO44分别为FIFO-1、FIFO-2、FIFO-3。
所述主控制器41：通过总线把内存储器中待运算的数据读取放到FIFO-1和FIFO-2中，并把运算后存于FIFO-3中的数据写到内存储器中。
所述寄存器42：用于存储该图像叠加或音频叠加处理器的状态和配置参数。
所述运算器43：用于运算需要叠加的两组图像数据或音频数据；
所述FIFO-1和FIFO-2：用于存放需要叠加的两组图像数据或音频数据。
所述FIFO-3：用于存放运算完的图像数据或音频数据。
结合图2和图3所示，本发明方法的处理流程分为主控制器部分和运算器部分。下面具体举三个实例进行详细说明：
实施例一、仅图像数据的叠加
主控制器41的处理流程为：
步骤11、从寄存器42中读出启动标志位，判断是否启动，是：跳到步骤12；否：重新进行步骤11；
步骤12、从寄存器42读出要进行叠加处理的两组图像数据A和B的起始地址(称为地址变量A0和地址变量B0)和运算后存放的地址(称为变量C0)；
步骤13、判断FIFO-1是否为满？是：跳到下一步；否：通过主设备总线接口45访问内存控制器2，从内存中读出一段图像数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生在新的地址变量A0，以供下一次读取；
步骤14、判断FIFO-2是否为满？是：跳到下一步；否：通过主设备总线接口45访问内存控制器2，从内存中读出一段图像数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生在新的地址变量B0，以供下一次读取；
步骤15、判断FIFO-3是否为空？是：跳到下一步；否：通过主设备总线接口45访问内存控制器2，把FIFO-3的数据写到内存中供主设备使用，并把地址变量C0加上写到内存的数据的长度，生在新的地址变量C0，以供下一次读取；
步骤16、判断是否运算完毕，是：清除启动标志，通过中断控制器3启动中断输出，跳到步骤11；否：跳到步骤13。
运算器的处理流程为：
步骤21、判断FIFO-3是否为满？是：因无法提供空间存储运算器的运算结果，因此继续本步骤的判断，直至不满；否：说明有剩余空间，跳到下一步；
步骤22、判断FIFO-1是否为空？是：说明FIFO-1中没有用于运算的数据，因此继续本步骤的判断，直至有需要运算的数据；否：说明有需要运算的数据，此时读出一个图像数据A，跳下一步；
步骤23、判断FIFO-2空吗？是：说明FIFO-2中没有用于运算的数据，因此继续本步，直至有需要运算的数据；否：说明有需要运算的数据，此时读出一个图像数据B，跳下一步；
步骤24、把图像数据A和图像数据B进行运算，把运算结果写到FIFO-3中，以供主控制器41把FIFO-3的数据写到内存中供主设备使用，然后返回到步骤21。
实施例二、仅音频数据的叠加
主控制器41的处理流程为：
步骤11、从寄存器42中读出启动标志位，判断是否启动，是：跳到步骤12；否：重新进行步骤11；
步骤12、从寄存器42读出要进行叠加处理的两组音频数据A和B的起始地址(称为地址变量A0和地址变量B0)和运算后存放的地址(称为变量C0)；
步骤13、判断FIFO-1是否为满？是：跳到下一步；否：通过主设备总线接口45访问内存控制器2，从内存中读出一段音频数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生在新的地址变量A0，以供下一次读取；
步骤14、判断FIFO-2是否为满？是：跳到下一步；否：通过主设备总线接口45访问内存控制器2，从内存中读出一段音频数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生在新的地址变量B0，以供下一次读取；
步骤15、判断FIFO-3是否为空？是：跳到下一步；否：通过主设备总线接口45访问内存控制器2，把FIFO-3的数据写到内存中，并把地址变量C0加上写到内存的数据的长度，生在新的地址变量C0，以供下一次读取；
步骤16、判断是否运算完毕，是：清除启动标志，通过中断控制器3启动中断输出，跳到步骤11；否：跳到步骤13。
运算器的处理流程为：
步骤21、判断FIFO-3是否为满？是：因无法提供空间存储运算器的运算结果，因此继续本步骤的判断，直至不满；否：说明有剩余空间，跳到下一步；
步骤22、判断FIFO-1是否为空？是：说明FIFO-1中没有用于运算的数据，因此继续本步骤的判断，直至有需要运算的数据；否：说明有需要运算的数据，此时读出一个音频数据A，跳下一步；
步骤23、判断FIFO-2空吗？是：说明FIFO-2中没有用于运算的数据，因此继续本步，直至有需要运算的数据；否：说明有需要运算的数据，此时读出一个音频数据B，跳下一步；
步骤24、把音频数据A和音频数据B进行运算，把运算结果写到FIFO-3中，以供主控制器41把FIFO-3的数据写到内存中供主设备使用，然后返回到步骤21。
实施例三、图像数据和音频数据的叠加
本实施例为实施例一和实施例二的合并，如可先进行实施例一中所有步骤将图像数据叠加完毕之后进行实施例二的所有步骤进行音频数据的叠加；也可反过来进行，即先进行实施例二的所有步骤进行音频数据的叠加完毕之后进行实施例一中所有步骤将图像数据叠加，因此，此处不做重复描述。
本发明还一种图像数据或音频数据的叠加处理装置，其是通过设置在主设备上并连接于总线的一叠加处理器进行，该叠加处理器包括一主控制器、一寄存器、一运算器、三个FIFO、一主设备总线接口以及一从设备总线接口，所述三个FIFO分别为FIFO-1、FIFO-2、FIFO-3；
所述主控制器用于：
从寄存器中读出启动标志位，判断是否启动，是：跳到下一步；否：重新开始本步骤；
从寄存器读出要进行叠加处理的两组图像数据或音频数据A和B的起始地址和运算后存放的地址，该两起始地址和运算后存放的地址分别称为地址变量A0、B0和C0，
判断FIFO-1是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生成新的地址变量A0；
判断FIFO-2是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生成新的地址变量B0；
判断FIFO-3是否为空，是：跳到下一步；否：通过主设备总线接口访问内存控制器，把FIFO-3的数据写到内存中，并把地址变量C0加上写到内存的数据的长度，生成新的地址变量C0；
判断是否运算完毕，是：清除启动标志，通过主设备的中断控制器启动中断输出，并跳到上述从寄存器中读出启动标志位、判断是否启动的步骤；否：跳到上述判断FIFO-1是否为满的步骤；
所述运算器用于：
判断FIFO-3是否为满，是：继续本步骤的判断；否：跳到下一步；
判断FIFO-1是否为空，是：继续本步骤的判断；否：读出一个图像数据或音频数据A，跳下一步；
判断FIFO-2是否为空，是：继续本步；否：读出一个图像数据或音频数据B，跳下一步；
把图像数据或音频数据和图像数据或音频数据B进行图像或音频运算，把运算结果写到FIFO-3中，然后返回到上述判断FIFO-3是否为满的步骤。
综上所述，本发明方法主要通过主控制器和运算器配合运作，用于图像或音频数据的叠加的运算，其主控制器部分主要用于将需要叠加的数据读出存放在两个FIFO中，由运算器提取运算后存放在另一FIFO中，再由主控制器把FIFO-3的数据写到内存中，方法简单，实现方便；另外本发明方法是在带有图像输出或音频输出的设备上专门设置一图像数据或音频数据的叠加处理器，并将该叠加处理器设置在SOC上，用于图像或音频叠加的运算，该叠加处理器独立运作，不占用系统资源，不影响系统的处理速度，功耗小。
Claims (4)
1.一种图像数据或音频数据的叠加处理方法，其特征在于：其是通过设置在主设备上并连接于总线的一叠加处理器进行，该叠加处理器包括一主控制器、一寄存器、一运算器、三个先入先出队列存储器FIFO、一主设备总线接口以及一从设备总线接口，所述三个FIFO分别为FIFO-1、FIFO-2、FIFO-3；所述叠加处理方法包括主控制器处理流程和运算器处理流程；
所述主控制器处理流程包括如下步骤：
步骤11、从寄存器中读出启动标志位，判断是否启动，是：跳到步骤12；否：重新进行步骤11；
步骤12、从寄存器读出要进行叠加处理的两组图像数据或音频数据A和B的起始地址和运算后存放的地址，该两起始地址和运算后存放的地址分别称为地址变量A0、B0和C0，
步骤13、判断FIFO-1是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生成新的地址变量A0；
步骤14、判断FIFO-2是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生成新的地址变量B0；
步骤15、判断FIFO-3是否为空，是：跳到下一步；否：通过主设备总线接口访问内存控制器，把FIFO-3的数据写到内存中，并把地址变量C0加上写到内存的数据的长度，生成新的地址变量C0；
步骤16、判断是否运算完毕，是：清除启动标志，通过主设备的中断控制器启动中断输出，并跳到步骤11；否：跳到步骤13；
所述运算器处理流程包括如下步骤：
步骤21、判断FIFO-3是否为满，是：继续本步骤的判断；否：跳到下一步；
步骤22、判断FIFO-1是否为空，是：继续本步骤的判断；否：读出一个图像数据或音频数据A，跳下一步；
步骤23、判断FIFO-2是否为空，是：继续本步；否：读出一个图像数据或音频数据B，跳下一步；
步骤24、把图像数据或音频数据A和图像数据或音频数据B进行图像或音频运算，把运算结果写到FIFO-3中，然后返回到步骤21。
2.如权利要求1所述一种图像数据或音频数据的叠加处理方法，其特征在于：所述叠加处理器具体是设置在主设备的片上系统SOC上。
3.如权利要求1或2所述一种图像数据或音频数据的叠加处理方法，其特征在于：所述主设备是带有图像输出的设备、带有音频输出的设备或者兼带音频和图像输出的设备。
4.一种图像数据或音频数据的叠加处理装置，其特征在于：其是通过设置在主设备上并连接于总线的一叠加处理器进行，该叠加处理器包括一主控制器、一寄存器、一运算器、三个FIFO、一主设备总线接口以及一从设备总线接口，所述三个FIFO分别为FIFO-1、FIFO-2、FIFO-3；
所述主控制器用于：
从寄存器中读出启动标志位，判断是否启动，是：跳到下一步；否：重新开始本步骤；
从寄存器读出要进行叠加处理的两组图像数据或音频数据A和B的起始地址和运算后存放的地址，该两起始地址和运算后存放的地址分别称为地址变量A0、B0和C0，
判断FIFO-1是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据A存放到FIFO-1中，并把地址变量A0加上读出的长度，生成新的地址变量A0；
判断FIFO-2是否为满，是：跳到下一步；否：通过主设备总线接口访问主设备的内存控制器，从内存中读出一段图像数据或音频数据B存放到FIFO-2中，并把地址变量B0加上读出的长度，生成新的地址变量B0；
判断FIFO-3是否为空，是：跳到下一步；否：通过主设备总线接口访问内存控制器，把FIFO-3的数据写到内存中，并把地址变量C0加上写到内存的数据的长度，生成新的地址变量C0；
判断是否运算完毕，是：清除启动标志，通过主设备的中断控制器启动中断输出，并跳到上述从寄存器中读出启动标志位、判断是否启动的步骤；否：跳到上述判断FIFO-1是否为满的步骤；
所述运算器用于：
判断FIFO-3是否为满，是：继续本步骤的判断；否：跳到下一步；
判断FIFO-1是否为空，是：继续本步骤的判断；否：读出一个图像数据或音频数据A，跳下一步；
判断FIFO-2是否为空，是：继续本步；否：读出一个图像数据或音频数据B，跳下一步；
把图像数据或音频数据A和图像数据或音频数据B进行图像或音频运算，把运算结果写到FIFO-3中，然后返回到上述判断FIFO-3是否为满的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010538175XA CN102063393B (zh) | 2010-11-09 | 2010-11-09 | 图像数据或音频数据的叠加处理方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010538175XA CN102063393B (zh) | 2010-11-09 | 2010-11-09 | 图像数据或音频数据的叠加处理方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102063393A CN102063393A (zh) | 2011-05-18 |
| CN102063393B true CN102063393B (zh) | 2013-02-27 |
Family
ID=43998676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010538175XA Active CN102063393B (zh) | 2010-11-09 | 2010-11-09 | 图像数据或音频数据的叠加处理方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102063393B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105095128B (zh) * | 2014-05-22 | 2020-04-03 | 中兴通讯股份有限公司 | 中断处理方法及中断控制器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866574A (zh) * | 2010-05-07 | 2010-10-20 | 华东师范大学 | 一种数字视频实验装置及实验方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090259789A1 (en) * | 2005-08-22 | 2009-10-15 | Shuhei Kato | Multi-processor, direct memory access controller, and serial data transmitting/receiving apparatus |
-
2010
- 2010-11-09 CN CN201010538175XA patent/CN102063393B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866574A (zh) * | 2010-05-07 | 2010-10-20 | 华东师范大学 | 一种数字视频实验装置及实验方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102063393A (zh) | 2011-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7412438B2 (ja) | 外部メモリを機械学習アクセラレータにとってローカルとする仮想化 | |
| US11100390B2 (en) | Power-efficient deep neural network module configured for layer and operation fencing and dependency management | |
| KR101705926B1 (ko) | 메모리 디바이스의 내부 프로세서의 조건부 연산 | |
| CN105095287B (zh) | Lsm数据合并排序方法和装置 | |
| CN107346351A (zh) | 用于基于源代码中定义的硬件要求来设计fpga的方法和系统 | |
| CN105335099A (zh) | 一种内存清理方法及终端 | |
| CN106462395A (zh) | 多线程处理器架构中的线程等待 | |
| US9483318B2 (en) | Distributed procedure execution in multi-core processors | |
| KR20150017725A (ko) | 컴퓨터 시스템 및 메모리 관리의 방법 | |
| CN106844017A (zh) | 用于网站服务器处理事件的方法和设备 | |
| TW202046298A (zh) | 低功率快取環境運算 | |
| CN111694402B (zh) | 单芯片异构系统的控制方法和可穿戴设备 | |
| CN103336672A (zh) | 数据读取方法、装置及计算设备 | |
| CN103699656A (zh) | 一种基于GPU的面向海量多媒体数据的MapReduce平台 | |
| US8825465B2 (en) | Simulation apparatus and method for multicore system | |
| CN104346132A (zh) | 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机 | |
| CN102063393B (zh) | 图像数据或音频数据的叠加处理方法和装置 | |
| US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
| CN103853311A (zh) | 具有低图形引擎利用的数据处理设备上的低功率应用执行 | |
| CN102542525B (zh) | 一种信息处理设备以及信息处理方法 | |
| CN102804136B (zh) | 副处理器、集成电路装置及电子设备 | |
| CN103150157A (zh) | 基于访存分歧的gpu核心程序重组优化方法 | |
| US20160041836A1 (en) | Differential voltage and frequency scaling (dvfs) switch reduction | |
| CN103020535A (zh) | 一种带比较功能的数据加解密系统 | |
| CN102799451B (zh) | Wince系统镜像构建方法和系统、wince系统镜像 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Patentee after: FUZHOU ROCKCHIP ELECTRONICS CO., LTD. Address before: 350003 Fujian city of Fuzhou Province Copper Road Software Park A District No. 18 Patentee before: Fuzhou Rockchip Semiconductor Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |