CN102055975A - 存储器存取控制设备及其方法 - Google Patents

Abstract

本发明提供了一种存储器存取控制设备及其方法，所述存储器存取控制设备包括：高速缓冲存储器，其具有多个高速缓冲区，每个高速缓冲区用于存储一个宏块的图像数据；和高速缓冲表，其具有与多个高速缓冲区相对应的多个表区，每个表区用于存储在对应的高速缓冲区中的指出图像数据有效性的有效性标志或指出图像数据的无效性的无效性标志以及在对应的高速缓冲区中存储的一个宏块的图像数据的帧内地址。

Description

存储器存取控制设备及其方法

技术领域

本发明涉及一种适于诸如运动图像解码器的图像处理器的存储器存取控制设备及其方法，该运动图像解码器使用外部存储器对运动图像的压缩数据执行解码。

背景技术

运动图像解码器对诸如运动图像专家组(MPEG)数据的压缩运动图像数据执行解码，将先前帧的解码图像数据存储在帧存储器中，并且在对帧存储器进行存取的同时对当前帧执行解码处理。在诸如预测帧(P帧)编码数据的编码数据经受解码处理的情况下，被引用以对P帧进行编码的先前帧中的图像数据是解码处理所需要的，其中，所述预测帧是通过帧间预测编码处理进行编码的。在这种情况下，以宏块为单元对P帧的编码数据进行解码处理，每个宏块包括预定数目的像素，并且需要包括用于对宏块进行编码的图像数据的参考帧中的图像数据对宏块进行解码。这里，参考帧中的相同图像数据用于在整个解码处理中多次对P帧进行解码处理。因此，如果每次从帧存储器中读取用于解码处理的参考帧的图像数据，则多次从帧存储器中读取相同的图像数据，使得每单位时间从帧存储器中读取大量的图像数据。

帧存储器通常具有大容量和低读取速度。因此，当每单位时间从帧存储器中读取大量图像数据时，最差情况是没有读取所有需要的图像数据。如果运动图像解码器在系统中每单位时间从外部存储器读取大量的数据，其中在该系统中运动图像解码器与另一个模块共享外部存储器并且外部存储器的一些区域用作帧存储器，则另一个模块从外部存储器读取数据的速度降低，由此系统性能降低。

在所提出的用于克服这个问题的众多方法(例如，参见专利参考文献1和2)中，在运动图像解码器中设定高速缓冲存储器，并且用于解码处理的从外部存储器读取的图像数据被存储在高速缓冲存储器中，以及当需要与高速缓冲存储器中存储的图像数据相同的图像数据用于解码处理时，不是从外部存储器读取而是从高速缓冲存储器中快速读取所述相同的图像数据。

[专利参考文献]

[专利参考文献1]日本专利申请公开No.2006-41898

[专利参考文献2]日本专利申请公开No.2008-66913

为了通过高速缓冲控制来有效地从外部存储器向运动图像解码器传输运动图像解码器所需要的图像数据，要执行第一处理和第二处理，在第一处理中，从外部存储器中读取运动图像解码器所需要的图像数据之中没有存储在高速缓冲存储器中的图像数据，并且随后将读取的图像数据存储在高速缓冲存储器中，在第二处理中，从高速缓冲存储器中读取运动图像解码器所需要的图像数据，并且随后将读取的图像数据提供到运动图像解码器。然而，第一处理和第二处理不是彼此同步，并且在第一处理中从外部存储器中读取图像数据的步骤尽可能连续地执行。

然而，这需要一定的时间来根据运动图像解码器的请求向外部存储器发送读取请求，并且然后将从外部存储器中读取的图像数据存储在高速缓冲存储器中。另一方面，当运动图像解码器对P帧的多个宏块执行解码处理时，会需要两次或更多次地参考相同的图像数据，以解码多个宏块中的一些宏块。因此，如果第一处理和第二处理不同步，则会冗余地产生用于读取相同图像数据的请求。产生这种冗余的读取请求浪费了外部存储器与高速缓冲存储器之间的数据通信频带，以及还阻碍了其他模块对外部存储器进行存取，由此系统效率降低。

因此，保留了对存储器存取控制设备的需要，所述存储器存取控制设备能够异步执行第一处理和第二处理而不冗余地产生对图像数据的读取请求，并且能够将图像数据从外部存储器有效率地提供到诸如运动图像解码器的图像处理器。本公开解决了这个需要。

发明内容

本发明的一个方面是一种存储器存取控制设备，所述存储器存取控制设备能够以由一帧所分成的宏块为单位来从存储所述一帧的图像数据的外部存储器中读取图像数据，然后基于读取的图像数据处理由图像处理器请求的图像数据，并且将处理的图像数据作为已请求图像数据提供到图像处理器。

存储器存取控制设备包括：高速缓冲存储器，所述高速缓冲存储器具有多个高速缓冲区，每个高速缓冲区都能够存储一个宏块的图像数据；高速缓冲控制器，所述高速缓冲控制器具有高速缓冲表和数据请求处理器。所述高速缓冲表能够具有与所述多个高速缓冲区相对应的多个表区，所述多个表区中的每个表区能够存储指出对应高速缓冲区中图像数据有效性的有效性标志或指出对应高速缓冲区中图像数据无效性的无效性标志以及在对应高速缓冲区中存储的一个宏块的图像数据的帧内地址。

数据请求处理器能够从所述图像处理器接收数据请求，所述数据请求包括已请求图像数据的帧内占用区域的指定；根据已请求图像数据的所述帧内占用区域来确定用于处理所述已请求图像数据所需的至少一个宏块的目标图像数据；从高速缓冲存储器获取目标图像数据；使用获取的目标图像数据来处理所述已请求图像数据；以及将已处理的图像数据输出到图像处理器。

所述数据请求处理器在所述高速缓冲表没有存储目标图像数据的帧内地址和指出有效性的有效性标志时，能够针对目标图像数据的每个宏块，选择高速缓冲表中的一个表区作为更新表区，将目标图像数据的帧内地址和无效性标志存储在更新表区中，以及输出读取请求，所述读取请求指令将目标图像数据从外部存储器传输到高速缓冲存储器。

所述数据请求处理器在一个宏块的图像数据已经从外部存储器中读取并且存储在高速缓冲存储器中时，能够存储或设定相应表区的有效性标志，所述相应表区用于存储一个宏块的已读取的图像数据的帧内地址。

数据请求处理器能够从与存储有效性标志和目标图像数据的帧内地址的所述表区相对应的高速缓冲区中，获取用于处理所述已请求图像数据所需的目标图像数据。

所述多个表区中的每个还能够存储调度的存取计数器，所述存取计数器将针对对应表区的调度的存取数目进行计数。

如果目标图像数据被存储在对应表区中并且用于目标图像数据的读取请求还没有被输出，或者如果用于目标图像数据的读取请求已经被输出并且目标图像数据没有被存储在对应的高速缓冲区中，则数据请求处理器能够响应于数据请求而使调度的存取计数器增加“1”。

如果从对应的高速缓冲区中读取的目标图像数据已经用于处理所述已请求数据图像，则数据请求处理器能够使调度的存取计数器减小。

当更新表区没有存储目标图像数据的帧内地址和有效性标志并且所述更新表区的调度的存取计数器不具有“1”或更大值时，数据请求处理器能够选择更新表区。

数据请求处理器能够使更新表区的调度的存取计数器增加“1”，并且输出读取请求，所述读取请求指令将目标图像数据从外部存储器传输到高速缓冲存储器。

数据请求处理器能够从与存储有效性标志和目标图像数据帧内地址的表区相对应的高速缓冲区获取目标图像数据，以处理所述已请求图像数据，并且使所述表区的调度的存取计数器减少“1”。

图像处理器对用于每个帧的图像数据顺次地进行解码，以及外部存储器对由图像处理器解码的先前帧的图像数据进行存储。数据请求处理器能够从图像处理器接收数据请求，所述数据请求用来请求对当前帧的图像数据解码所需的先前帧的图像数据，基于通过高速缓冲存储器从外部存储器读取的目标图像数据来处理所述已请求图像数据，以及将处理的图像数据输出到图像处理器。

数据请求处理器能够包括直接存储器存取(DMA)控制器，所述直接存储器存取(DMA)控制器执行在外部存储器模块与高速缓冲存储器之间的图像数据的DMA传输。

本发明的另一方面是一种用于存储器存取控制设备的控制存储器存取的方法。所述方法可由数据请求处理器来执行，所述方法包括以下步骤：从图像处理器接收数据请求，所述数据请求包括对已请求图像数据的帧内占用区域的指定，根据所述已请求图像数据的帧内占用区域来确定用于处理所述已请求图像数据所需的至少一个宏块的目标图像数据，从对应的高速缓冲区获取目标图像数据，以及使用获取的目标图像数据来处理所述已请求图像数据并且将所述处理的图像数据输出到图像处理器。

当在高速缓冲表中的任何表区没有存储目标图像数据的帧内地址和有效性标志时，所述方法进一步包括以下步骤：针对目标图像数据的每个宏块，选择没有存储目标图像数据的帧内地址和有效性标志的高速缓冲表中的每个表区作为更新表区；将目标图像数据的帧内地址和无效性标志存储在更新表区中；以及，将读取请求输出，所述读取请求指令将目标图像数据从外部存储器传输到高速缓冲存储器。

所述存储步骤包括：当一个宏块的图像数据已经从外部存储器中读取出并且被存储在高速缓冲存储器中时，存储相应表区的有效性标志，所述相应表区用于存储一个宏块的已读取的图像数据的帧内地址。

所述获取步骤从与存储有效性标志和所述目标图像数据的帧内地址这两者的表区相对应的高速缓冲区来获取目标图像数据，以处理获取的图像数据。

当目标图像数据的帧内地址和有效性标志都存储在高速缓冲表中时，不输出用于从外部存储器读取目标图像数据的请求。因此，可以避免产生冗余读取请求，由此实现有效的图像数据提供。

附图说明

图1是示出包括根据本发明一个实施例的存储器存取控制设备的运动图像解码模块的构造的框图。

图2示出用于获得要由运动图像解码模块的运动图像解码器解码的压缩数据的压缩程序中P帧的压缩编码处理。

图3示出用于指定实施例中的图像数据的方法。

图4是示出存储器存取控制设备的构造的框图。

图5是示出存储器存取控制设备的操作的流程图。

具体实施方式

现在将参照附图来描述本发明的实施例。

图1是示出包括根据本发明一个实施例的存储器存取控制设备10的运动图像解码模块100的构造的框图。运动图像解码模块100通过总线101A从主机CPU(未示出)接收命令，从连接到总线101B的ROM(未示出)中读取运动图像的压缩图像数据和压缩阿尔法数据，并对压缩图像数据和压缩阿尔法数据进行解码，并且将运动图像的解码图像数据和解码阿尔法数据存储在外部存储器模块102中，该外部存储器模块102包括连接到总线101C的同步动态随机存取存储器(SDRAM)等。除了运动图像解码模块100之外，诸如图形模块的不同模块连接到总线101C。运动图像解码模块100与不同的模块共享外部存储器模块102。

运动图像解码模块100中的总线接口(I/F)21A、21B和21C是作为通过总线101A、101B和101C进行数据交换的媒介的接口。主机接口22是如下的接口，其通过总线接口21A接收由连接到总线101A的设备输出的命令以及将接收到的命令存储在内部命令缓冲器22A中并且将该命令提供到运动图像解码模块100中的每个相关部分。寄存器群23是寄存器的群，用于存储用以控制运动图像解码模块100的每个部分的控制信息或者存储其每个部分间交换的数据。ROM接口24在其中包括每个均为先进先出(FIFO)缓冲器的缓冲器24A和24B。ROM接口24通过总线接口21B接收从连接到总线101B的ROM(未示出)中读取的运动图像的压缩图像数据，以及将压缩图像数据存储在缓冲器24A中，并且将所存储的压缩图像数据按时间顺序提供到运动图像解码器25。ROM接口24还通过总线接口21B接收从连接到总线101B的ROM(未示出)中读取的运动图像的压缩图像数据，以及将压缩图像数据存储在缓冲器24B中，并且将所存储的压缩图像数据按时间顺序提供到阿尔法数据解码器26。

运动图像解码器25是根据通过总线接口22接收的解码处理执行命令来对运动图像的压缩图像数据执行解码处理的设备。这里，在执行解码处理之前，通过总线接口22在寄存器群23的预定寄存器中存储要被解码的压缩图像数据的控制信息，例如ROM中的存储起始地址。一旦接收到解码处理执行命令，运动图像解码器25就参照在预定寄存器中的控制信息从ROM(未示出)中读取要被解码的压缩图像数据，并且对读取的压缩图像数据执行解码处理。

在该实施例中，通过下面的压缩处理，获得要由运动图像解码器25解码的压缩图像数据。首先，从运动图像的构成帧中选择要被编码的独立帧(I帧)以及构成帧中的剩余帧被选择作为预测帧(P帧)，该预测帧将要经受帧间预测代码化(coding)。将每个I帧的图像数据分成16×16像素宏块，并且随后根据预定的压缩算法将每个宏块转换成压缩图像数据。与I帧类似地，每个P帧的图像数据也被分成16×16像素的宏块。每个P帧经受涉及运动补偿的帧间预测代码化处理，以产生压缩图像数据。

更具体来讲，在帧间预测代码化处理中，如图2所示，要被编码的对象P帧之前的P帧或I帧被选择作为参考帧。然后，对于要被编码的P帧的每个宏块MBx，从选定的参考帧的图像数据之中，选择表示与对象宏块MBx的图像最相似的图像的16×16像素区作为参考区域MBx′，随后对对象宏块MBx的图像数据与参考区域MBx′的图像数据之间的差进行压缩。虽然如图2所示，在大多数情况下参考区域MBx′覆盖了参考帧的四个宏块MBa、MBb、MBc和MBd，但是参考区域MBx′在少数情况下还可以只覆盖3个或更少的宏块。运动图像解码器25接收通过这种压缩处理得到的I帧和P帧的压缩图像数据，并对其进行解码。

返回参照图1，阿尔法数据解码器26是根据通过主机接口22接收的解码处理执行命令来对运动图像的压缩阿尔法数据执行解码处理的设备。这里，在执行解码处理之前，通过主机接口22在寄存器群23的预定寄存器中存储要被解码的压缩阿尔法数据的控制信息，例如ROM中的存储起始地址。一旦接收到解码处理执行命令，阿尔法数据解码器26参照预定寄存器中的控制信息，从ROM(未示出)中读取要被解码的压缩阿尔法数据，并且对读取的压缩阿尔法数据执行解码处理。

外部存储器接口27是作为外部存储器模块102与运动图像解码器25和阿尔法数据解码器26中的每个之间进行数据交换的媒介的接口。在该实施例中，将外部存储器模块102的特定存储区用作帧缓冲器，该帧缓冲器存储由运动图像解码器25解码的图像数据。外部存储器接口27包括直接存储器存取(DMA)控制器(DMAC)，其实现随后描述的外部存储器模块102与高速缓冲存储器11之间的DMA传输。

下面是对P帧解码处理的描述，该P帧解码处理是在由运动图像解码器25执行的解码处理期间使用外部存储器模块102执行的。与I帧解码处理相类似，以16×16像素宏块为单元执行P帧解码处理。然后，参照参考帧中的参考区域的图像数据对P帧进行解码。

运动图像解码模块100中包括的存储器存取控制设备10包括高速缓冲存储器11和高速缓冲控制器12，其作为用于向执行P帧解码处理的运动图像解码器25提供参考区域图像数据的装置。

当运动图像解码器25对P帧的一个宏块的压缩数据执行解码时，运动图像解码器25向高速缓冲控制器12传输数据请求，所述数据请求包括对解码所需的参考帧中参考区域地址的指定。在该实施例中，帧中的每个像素由像素地址X和像素地址Y这两者来指定，所述像素地址X指出水平方向上像素的序数，所述像素地址Y指出垂直方向上像素的序数。

运动图像解码器25使用具有低分辨率的块地址而非像素地址作为指定参考区域的地址。具体来讲，在该实施例中，运动图像解码器25使用块地址XB和块地址YB作为用于指定参考区域的地址，该块地址XB是通过移除像素地址X的最低有效位得到的，而该块地址YB是通过移除像素地址Y的两个最低有效位得到的。如图3所示，块地址XB和YB是指出当将帧的像素分成每个包括4个水平像素和2个垂直像素的块时对应块的水平位置和垂直位置的地址。在该实施例中，为了在P帧解码处理中获取参考区域的图像数据，运动图像解码器25向高速缓冲控制器12输出数据请求，该数据请求包括参考区域的左上角的块地址XB和YB、参考区域中水平方向上的块数目和参考区域垂直方向上的块数目。

图4是示出高速缓冲控制器12的构造的框图，该高速缓冲控制器12构建(即，处理)参考区域的图像数据，并将参考区域的图像数据提供到运动图像解码器25，作为根据这种数据请求的已请求图像数据。在图4中，为了更好地理解高速缓冲控制器12的功能，还示出了高速缓冲存储器11。

在该实施例中，高速缓冲存储器11包括N个(例如，256个)高速缓冲区CA(k)(k＝0至N-1)，每个高速缓冲区能够存储一个宏块的图像数据。从外部存储器模块102的帧缓冲区读取的一个宏块的图像数据被存储在高速缓冲区CA(k)(k＝0至N-1)的每个中。

每次从运动图像解码器25接收到数据请求，高速缓冲控制器12的数据请求处理器121就产生输出任务。该输出任务是如下的任务：从高速缓冲存储器11中获取包括由数据请求指定的参考区域的1至4个宏块的图像数据；以及，从获取的图像数据产生参考区域的图像数据并且将产生的图像数据输出到运动图像解码器25。当包括由数据请求指定的参考区域的1至4个宏块的图像数据没有被存储在高速缓冲存储器11中时，暂停执行输出任务。在先前输出任务是将参考区域的图像数据输出到运动图像解码器25的时间段期间，也暂停执行输出任务。

另一方面，为了使数据请求处理器121产生输出任务，数据请求处理器121确定输出任务所需要的目标图像数据，以产生参考区域的图像数据，即，覆盖参考区域的1至4个宏块的图像数据。当目标图像数据中的一个没有被存储在高速缓冲存储器11中时，数据请求处理器121将用于读取目标图像数据的请求传输到外部存储器模块102，使得目标图像数据从外部存储器模块102传输到高速缓冲存储器11的高速缓冲区CA(k)(k＝0至N-1)中的一个。即，当高速缓冲存储器11中存储的数据丢失了由输出任务所需的一些目标数据时，执行高速缓冲控制来补偿丢失的数据，从而能够以此方式执行输出任务。

在该实施例中，在高速缓冲控制器12中提供高速缓冲表122，以允许数据请求处理器121平滑地执行这样的高速缓冲控制。高速缓冲表122包含与高速缓冲存储器11的高速缓冲区CA(k)(k＝0至N-1)相关联的N个表区TA(k)(k＝0至N-1)。这里，调度的存取计数器ACC(k)、有效标志VALID(k)和帧内地址XB(k)和YB(k)存储在一个表区TA(k)中。帧内地址XB(k)和YB(k)是高速缓冲区CA(k)中当前存储的宏块的图像数据的左上角或者要从外部存储器模块102读取并随后存储在高速缓冲区CA(k)中的宏块的图像数据的左上角的块地址XB和YB。有效标志VALID(k)是指出高速缓冲区CA(k)中存储的图像数据是有效还是无效的标志，并且当所存储的图像数据有效时VALID(k)为1，而当所存储的图像数据无效时VALID(k)为0。换句话说，有效标志指出图像数据能够从对应的高速缓冲区得到或不能从对应的高速缓冲区得到。调度的存取计数器ACC(k)是对需要由帧内地址XB(k)和YB(k)指定的目标图像数据的输出任务的数目(即，对高速缓冲区CA(k)进行调度的存取的数目)进行计数的计数器。

当数据请求处理器121产生每个输出任务时，数据请求处理器121针对每个产生的输出任务，基于高速缓冲表122的内容来监视高速缓冲存储器11中存储的数据。当用于产生参考区域的图像数据的输出任务所需的目标图像数据被存储在高速缓冲存储器11中时，数据请求处理器121从高速缓冲存储器11中获取目标图像数据。当用于产生参考区域的图像数据的输出任务所需的目标图像数据没有被存储在高速缓冲存储器11中时，数据请求处理器121在等待直到目标图像数据被存储在高速缓冲存储器11为止之后，从高速缓冲存储器11中获取所需的目标图像数据。然后，数据请求处理器121使用获取的图像数据来构建参考区域的已请求图像数据。

如下描述使用高速缓冲表122执行的数据请求处理器121的高速缓冲控制的详情。首先，每次运动图像解码器25的对象帧被切换时，数据请求处理器121将高速缓冲表122的内容初始化。具体来讲，数据请求处理器121将所有的调度的存取计数器ACC(k)(k＝0至N-1)设定为0，将所有的有效标志VALID(k)(k＝0至N-1)设定为指出无效性的0，并且将所有的帧内地址XB(k)(k＝0至N-1)和YB(k)(k＝0至N-1)设定为0。然后，每次从运动图像解码器25提供数据请求时，数据请求处理器121利用包括由数据请求指定的参考区域的1至4个宏块的图像数据(作为目标图像数据)来产生数据任务。数据请求处理器121对每个目标图像数据执行下面的处理。

<处理1>

当存在针对目标图像数据输出读取请求的需求时，数据请求处理器121在表区TA(k)(k＝0至N-1)中选择更新表区，对选定的更新表区进行更新，并且输出目标图像数据的读取请求。下面是该过程的细节。

首先，数据请求处理器121确定目标图像数据是否被存储高速缓冲存储器11中以及用于读取目标图像数据的请求是否已经被输出。具体来讲，数据请求处理器121确定下面的条件是否都得以满足。

条件a1-1：不存在下述表区TA(k)，该表区TA(k)存储(1)是目标图像数据所属宏块的左上角的并且作为帧内地址XB(k)和YB(k)的块地址XB和YB以及(2)为“1”的有效标志VALID(k)这两者。

条件a1-2：不存在下述表区TA(k)，该表区TA(k)存储(1)是目标图像数据所属宏块的左上角的并且作为帧内地址XB(k)和YB(k)的块地址XB和YB以及(2)具有为“1”或更大的值的调度的存取计数器ACC(k)这两者。

当条件a1-1和a1-2都满足了时，数据请求处理器121从表区TA(k)(k＝0至N-1)中选择更新表区。具体来讲，数据请求处理器121递增索引k，直到找到调度的存取计数器ACC(k)为“0”的表区TA(k)为止，并且当找到这种表区TA(k)时，确定该表区TA(k)是更新表区。数据请求处理器121确定与更新表区相对应的高速缓冲区的图像数据是要被移除的图像数据。在索引k达到“N-1”之后，数据请求处理器121将索引k重置至“0”。即，数据请求处理器121顺序地并循环地选择表区TA(k)(k＝0至N-1)中的每个作为更新表区。

然后，数据请求处理器121将目标图像数据的左上角的块地址XB和YB作为帧内地址XB(k)和YB(k)存储在更新表区TA(k)中，以及还将指出无效性的为“0”无效标志VALID(k)存储在更新表区TA(k)中并且使调度的存取计数器ACC(k)的值加1。

然后，数据请求处理器121产生读取请求，该读取请求包括目标图像数据的帧内地址XB(k)和YB(k)，并且指定与表区TA(k)相对应的高速缓冲区CA(k)作为目标图像数据的目的地，并且然后通过外部存储器接口27和总线接口21C将所产生的读取请求传输到外部存储器模块102。

<处理2>

虽然目标图像数据还没有被存储在高速缓冲存储器11中，但是当用于读取目标图像数据的请求已经输出到外部存储器模块102时，数据请求处理器121将与目标图像数据相对应的调度的存取计数器ACC(k)增加1。更具体来讲，当表区TA(k)(k＝0至N-1)包括存储有具有“1”或更大值的调度的存取计数器ACC(k)、指出无效性的为“0”的有效标志VALID(k)和目标图像数据的帧内地址XB(k)和YB(k)(k＝0至N-1)的表区TA(k)时，数据请求处理器121将表区TA(k)中的调度的存取计数器ACC(k)增加1。

<处理3>

当目标图像数据被存储在高速缓冲存储器11中时，数据请求处理器121将与目标图像数据对应的调度的存取计数器ACC(k)增加1。更具体来讲，当表区TA(k)(k＝0至N-1)包括存储有具有指出有效性的为“1”的有效标志VALID(k)和目标图像数据的帧内地址XB(k)和YB(k)(k＝0至N-1)的表区TA(k)时，数据请求处理器121将表区TA(k)中的调度的存取计数器ACC(k)增加1。

数据请求处理器121还执行下面的处理。

<处理4>

当宏块的图像数据根据输出的读取请求而被从外部存储器模块102中读取并且然后被存储在读取请求中指定的高速缓冲区CA(k)中时，数据请求处理器121存储与高速缓冲区CA(k)相关的表区TA(k)的有效标志VALID(k)或者将与高速缓冲区CA(k)相关的表区TA(k)的有效标志VALID(k)设定为指出有效性的“1”。

<处理5>

当输出任务已从高速缓冲区CA(k)(k＝0至N-1)之中的一个高速缓冲区(例如，高速缓冲区CA(k1))读取目标图像数据并且随后使用读取的目标图像数据来产生参考区域的已请求图像数据时，数据请求处理器121将与高速缓冲区CA(k1)对应的表区TA(k1)的调度的存取计数器ACC(k1)减少“1”。

以下参照图5进一步描述由数据请求处理器121执行的处理的详情。图5中的过程执行每次要解码的帧被切换时从开始到结束的流程。在开始之后，步骤S1将高速缓冲表122的内容初始化。具体来讲，数据请求处理器121将所有的调度的存取计数器ACC(k)(k＝0至N-1)设定为0，将所有的有效标志VALID(k)(k＝0至N-1)设定为指出无效性的0，并且将所有的帧内地址XB(k)(k＝0至N-1)和YB(k)(k＝0至N-1)设定为0。

然后，步骤S2监视在数据请求处理器121中发生的特定触发T1、T2和T3。触发T1是来自运动图像解码器25的数据请求。触发T2是从外部存储器模块102读取的数据。触发T3是到运动图像解码器25的数据的输出任务。

当发生触发T1时，执行步骤S3至步骤S8的处理。首先，步骤S3确定在高速缓冲存储器11中是否存在从运动图像解码器25请求的目标图像数据。如果高速缓冲11中不存在目标图像数据，则流程前进至步骤S4，以确定是否已发出对于外部存储器模块102的目标图像数据的读取请求。

即，在步骤S3和S4中，数据请求处理器121确定目标图像数据是否被存储在高速缓冲存储器11中以及是否已经输出了用于读取目标图像数据的请求。具体来讲，数据请求处理器121确定是否下面的条件都得以满足。

条件a1-1：不存在下述表区TA(k)：该表区TA(k)存储(1)目标图像数据所属宏块的左上角的并且作为帧内地址XB(k)和YB(k)的块地址XB和YB以及(2)为“1”的有效标志VALID(k)这两者。

条件a1-2：不存在下述表区TA(k)：该表区TA(k)存储(1)目标图像数据所属宏块的左上角的并且作为帧内地址XB(k)和YB(k)的块地址XB和YB以及(2)具有“1”或更大值的调度的存取计数器ACC(k)这两者。

当条件a1-1和a1-2都满足了时，流程前进至用于执行上述处理5的步骤S5。即，数据请求处理器121从表区TA(k)(k＝0至N-1)中选择更新表区。具体来讲，数据请求处理器121使索引k递增，直到找到了调度的存取计数器ACC(k)为“0”的表区TA(k)为止，并且当找到这种表区TA(k)时，确定该表区TA(k)是更新表区。数据请求处理器121确定与更新表区相对应的高速缓冲区的图像数据是要被移除的图像数据。在索引k达到“N-1”之后，数据请求处理器121将索引k重置至“0”。即，数据请求处理器121顺序地并循环地选择表区TA(k)(k＝0至N-1)中的每个作为更新表区。

然后，数据请求处理器121将目标图像数据左上角的块地址XB和YB作为帧内地址XB(k)和YB(k)存储在更新表区TA(k)中，以及还将指出无效性的为“0”有效标志VALID(k)存储在更新表区TA(k)中并且将调度的存取计数器ACC(k)的值增加1。

然后，数据请求处理器121产生读取请求，该读取请求包括目标图像数据的帧内地址XB(k)和YB(k)，并且指定与表区TA(k)相对应的高速缓冲区CA(k)作为目标图像数据的目的地，并且然后通过外部存储器接口27和总线接口21C将所产生的读取请求传输到外部存储器模块102。

此后，流程前进至步骤S6，以确定当前帧的数据处理是否已经完成。当一帧的数据处理还没有完成时，流程返回到用于连续地监视特定触发的步骤S2。

在对于外部存储器模块102的目标图像数据请求已经被输出之后并且在从运动图像解码器25请求的目标图像数据还没有被高速缓冲到高速缓冲存储器11中之前，可以出现请求相同目标图像数据的另一个触发T1。在这种情况下，流程没有前进至步骤S5，而是分支到步骤S7，以便执行上述处理2。即，尽管目标图像数据还没有存储在高速缓冲存储器11中，但是当用于读取目标图像数据的请求已经输出到外部存储器模块102时，数据请求处理器121将与目标图像数据相对应的调度的存取计数器ACC(k)加1。更具体来讲，当表区TA(k)(k＝0至N-1)包括存储有具有“1”或更大值的调度的存取计数器ACC(k)、指出无效性的为“0”的有效标志VALID(k)以及目标图像数据的帧内地址XB(k)和YB(k)(k＝0至N-1)的表区TA(k)时，数据请求处理器121将该表区TA(k)中的调度的存取计数器ACC(k)增加1。此后，流程前进至步骤S6，以确定当前帧的数据处理是否已完成。当一帧的数据处理还没有完成时，流程返回到用于连续监视特定触发的步骤S2。

然后，例如，在步骤S2中发生触发T2，并且流程从步骤S2前进至步骤S9(其中执行了上述的处理4)。即，当宏块的图像数据根据输出的读取请求而被从外部存储器模块102中读取并且随后被存储在读取请求中指定的高速缓冲区CA(k)中时，数据请求处理器121存储与高速缓冲区CA(k)相关的表区TA(k)的有效标志VALID(k)，或者将与高速缓冲区CA(k)相关的表区TA(k)的有效标志VALID(k)设定为指出有效性的“1”。此后，流程前进至步骤S6，以确定当前帧的数据处理是否已完成。当一帧的数据处理还没有完成时，流程返回至用于连续监视特定触发的步骤S2。

然后，在针对高速缓冲存储器中已存储的图像数据发生触发T1的情况下，流程从步骤S3前进至步骤S8，以便执行上述的处理3。即，当目标图像数据被存储在高速缓冲存储器11中时，数据请求处理器121将与目标图像数据相对应的调度的存取计数器ACC(k)增加1。更具体来讲，当表区TA(k)(k＝0至N-1)包括存储有具有指出有效性的“1”值的有效标志VALID(k)以及目标图像数据的帧内地址XB(k)和YB(k)(k＝0至N-1)的表区TA(k)时，数据请求处理器121将表区TA(k)中的调度的存取计数器ACC(k)增加1。此后，流程前进至步骤S6，以确定当前帧的数据处理是否完成。当一帧的数据处理还没完成时，流程返回到用于连续监视特定触发的步骤S2。

然后，例如，发生触发T2，并且流程从步骤S2前进至步骤S10(其中执行了上述的处理5)。即，当输出任务已从高速缓冲区CA(k)(k＝0至N-1)之中的一个高速缓冲区(例如，高速缓冲区CA(k1))读取了目标图像数据并且随后使用读取的目标图像数据来产生参考区域的已请求图像数据时，数据请求处理器121将与高速缓冲区CA(k1)相对应的表区TA(k1)的调度的存取计数器ACC(k1)减少1。通过重复这样的输出任务，步骤S6最终确定一帧的处理已完成，由此流程结束。开始针对下一帧进行图5中的另一个流程。

在该实施例中，当目标图像数据的帧内地址XB(k)和YB(k)以及指出有效性的有效标志VALID(k)被存储在高速缓冲表122中时，没有输出用于读取目标图像数据的请求。因此，可以避免产生冗余的读取请求，由此实现有效率的图像数据提供。另外，在该实施例中，即使当指出目标图像数据无效性的有效标志VALID(k)被存储在高速缓冲表122中的表区TA(k)中时，如果表区TA(k)的调度的存取计数器ACC(k)为1或更大，则不输出用于读取目标图像数据的请求。即，当正从外部存储器模块102读取目标图像数据时，不输出用于读取目标图像数据的请求。因此，可以更可靠地防止冗余的读取请求。另外，在该实施例中，当其中与表区TA(k)相对应的高速缓冲区CA(k)中的图像数据被设定为目标图像数据的输出任务被激活并且指出对高速缓冲区CA(k)的预先安排存取数目的调度的存取计数器ACC(k)的值为1或更大时，表区TA(k)没有被设定为更新高速缓冲区并且与表区TA(k)相对应的高速缓冲区CA(k)的图像数据没有被设定为要移除的图像数据。因此，可以防止移除由激活的输出任务所需的图像数据，以减少产生的读取请求的数目，以及防止阻碍另一个模块对外部存储器模块102的存取，由此提高了系统效率。

另外，在该实施例中，由于外部存储器模块102中的图像数据以宏块为单元传输到高速缓冲存储器11，因此可以增大当运动图像解码器25已经输出数据请求时用于获取由数据请求所所述已请求图像数据的目标图像数据被存储在高速缓冲存储器11中的概率(即，高速缓冲命中率)，并且还可以减少外部存储器模块102与高速缓冲存储器11之间的数据传输的数目，由此提高了系统效率。

<其他实施例>

尽管以上已经描述了本发明的实施例，但是在本发明中也可以存在各种其他实施例。以下是实例。

(1)在以上实施例中，存储器存取控制设备10用作向运动图像解码器25提供图像数据的装置。然而，存储器存取控制设备10还可以用作从运动图像解码器向不同类型的图像处理器(例如，向运动图像编码器)提供图像数据的装置。

(2)会存在如下需要：作为对多个目标图像数据执行的处理1的结果，读取多个宏块的图像数据，同时需要被读取的多个宏块的图像数据也被存储在外部存储器模块102中的连续地址的区域中，使得连续读取图像数据是可能的。在这种情况下，数据请求处理器121可以被构造为：指令外部存储器接口27执行从外部存储器模块102到高速缓冲存储器11的、能够被连续读取的多个宏块的图像数据的DMA传输。例如，假设当运动图像解码器25对图2所示的宏块MBx的压缩图像数据执行解码时，作为目标图像数据的宏块MBa、MBb、MBc和MBd之中的宏块MBc和MBd的图像数据没有被存储在高速缓冲存储器11中，并因此需要从外部存储器模块102中读取宏块MBc和MBd的图像数据。这里，当宏块MBc的图像数据和宏块MBd的图像数据被存储在外部存储器模块102中的连续地址的区域中时，数据请求处理器121指令外部存储器接口27执行宏块MBc和MBd的图像数据的DMA传输。以此方式，可以进一步减少产生的读取请求和DMA传输的数目，由此提高系统效率。

Claims (8)

1.一种存储器存取控制设备，所述存储器存取控制设备可连接到存储图像数据的外部存储器，用于处理由图像处理器请求的图像数据，所述存储器存取控制设备包括：

高速缓冲存储器，所述高速缓冲存储器具有多个高速缓冲区，每个高速缓冲区用于存储一个宏块的图像数据，其中多个预定数目的宏块构成一帧；以及

高速缓冲控制器，所述高速缓冲控制器具有高速缓冲表和数据请求处理器，

其中，所述高速缓冲表具有与所述多个高速缓冲区相对应的多个表区，每个表区用于至少存储指出对应高速缓冲区中图像数据有效性的有效性标志或指出对应高速缓冲区中图像数据无效性的无效性标志以及所述对应高速缓冲区中存储的一个宏块的图像数据的帧内地址；

其中，所述数据请求处理器被编程为：

从所述图像处理器接收数据请求，所述数据请求包括对已请求图像数据的帧内占用区域的指定；

根据所述已请求图像数据的所述帧内占用区域来确定用于处理所述已请求图像数据所需的至少一个宏块的目标图像数据；

从所述对应高速缓冲区获取所述目标图像数据；以及

使用获取的目标图像数据来处理所述已请求图像数据，并且将已处理的图像数据输出到所述图像处理器，

其中，当所述高速缓冲表中的任何表区没有存储所述目标图像数据的所述帧内地址和所述有效性标志时，所述数据请求处理器被编程为：

针对所述目标图像数据的每个宏块，选择没有存储所述目标图像数据的所述帧内地址和所述有效性标志的所述高速缓冲表中的每个表区作为更新表区；

将所述目标图像数据的所述帧内地址和所述无效性标志存储在所述更新表区中；以及

输出读取请求，所述读取请求指令将所述目标图像数据从所述外部存储器传输到所述高速缓冲存储器，

其中，当一个宏块的图像数据已经从所述外部存储器中读取并且存储在所述高速缓冲存储器中时，所述数据请求处理器被编程为：将所述有效性标志存储在相应表区中，所述相应表区存储所述一个宏块的已读取的图像数据的所述帧内地址，以及

其中，所述数据请求处理器被编程为：从与存储所述有效性标志和所述目标图像数据的所述帧内地址的所述表区相对应的高速缓冲区中，获取用于处理所述已请求图像数据的所述目标图像数据。

2.根据权利要求1所述的存储器存取控制设备，其中

所述多个表区中的每个进一步存储调度的存取计数器，所述调度的存取计数器将针对所述对应高速缓冲区的调度的存取数目进行计数，

所述数据请求处理器被编程为：如果所述目标图像数据被存储在所述对应高速缓冲区中并且用于所述目标图像数据的所述读取请求还没有被输出，或者如果用于所述目标图像数据的所述读取请求已经被输出并且所述目标图像数据还没有被存储在所述对应高速缓冲区中，则使所述调度的存取计数器增加“1”，以及

所述数据请求处理器被编程为：如果从所述对应高速缓冲区中读取的所述目标图像数据已经被用于处理所述已请求图像数据，则使所述调度的存取计数器减少。

3.根据权利要求1所述的存储器存取控制设备，其中，所述数据请求处理器包括直接存储器存取DMA控制器，所述直接存储器存取DMA控制器实现在所述外部存储器模块与所述高速缓冲存储器之间的所述图像数据的DMA传输。

4.根据权利要求1所述的存储器存取控制设备，其中：

所述图像处理器对每个帧的图像数据顺次地解码，并且所述外部存储器存储由所述图像处理器解码的先前帧的图像数据，以及

所述数据请求处理器被编程为：从所述图像处理器接收所述数据请求，所述数据请求用来请求对当前帧的图像数据进行解码所需的所述先前帧的图像数据；基于通过所述高速缓冲存储器从所述外部存储器读取的目标图像数据来处理所述已请求图像数据；以及，将已处理的图像数据输出到所述图像处理器。

5.一种存储器存取控制设备，所述存储器存取控制设备可连接到存储图像数据的外部存储器，用于处理由图像处理器请求的图像数据，所述存储器存取控制设备包括：

高速缓冲存储器，所述高速缓冲存储器具有多个高速缓冲区，每个高速缓冲区用于存储一个宏块的图像数据，其中多个预定数目的宏块构成一帧；以及

高速缓冲控制器，所述高速缓冲控制器具有高速缓冲表和数据请求处理器，

其中，所述高速缓冲表具有与所述多个高速缓冲区相对应的多个表区，每个表区用于存储调度的存取计数器、有效性标志或无效性标志、以及所述对应高速缓冲区中存储的一个宏块的图像数据的帧内地址，所述调度的存取计数器将针对对应高速缓冲区的调度的存取数目进行计数，所述有效性标志指出所述对应高速缓冲区中图像数据的有效性，所述无效性标志指出所述对应高速缓冲区中图像数据的无效性，以及

其中，所述数据请求处理器被编程为：

从所述图像处理器接收数据请求，所述数据请求包括对所述已请求图像数据的帧内占用区域的指定；

根据所述已请求图像数据的所述帧内占用区域来确定用于处理所述已请求图像数据所需的至少一个宏块的目标图像数据；

从所述高速缓冲存储器获取所述目标图像数据；

使用获取的图像数据来处理所述已请求图像数据，并且将已处理的图像数据输出到所述图像处理器，

其中，当所述高速缓冲表中的任何表区没有存储所述目标图像数据的所述帧内地址和所述有效性标志并且所述更新表区的所述调度的存取计数器不具有“1”或更大的值时，所述数据请求处理器被编程为：

针对所述目标图像数据的每个宏块，选择没有存储所述目标图像数据的所述帧内地址和所述有效性标志的所述高速缓冲表中的每个表区作为更新表区；

将所述目标图像数据的所述帧内地址和所述无效性标志存储在所述更新表区中；以及

使所述更新表区的所述调度的存取计数器增加“1”，以及输出读取请求，所述读取请求指令将所述目标图像数据从所述外部存储器传输到所述高速缓冲存储器，

其中，当一个宏块的图像数据已经从所述外部存储器中读取并且被存储在所述高速缓冲存储器中时，所述数据请求处理器被编程为：将所述有效性标志存储在下述表区中，该表区存储所述一个宏块的已读取图像数据的帧内地址，以及

其中，所述数据请求处理器被编程为：从与存储所述有效性标志和所述目标图像数据所述帧内地址的所述表区相对应的所述高速缓冲区中，获取用于处理所述已请求图像数据的所述目标图像数据；以及使所述表区的所述调度的存取计数器减少“1”。

6.根据权利要求5的存储器存取控制设备，其中，所述数据请求处理器包括直接存储器存取DMA控制器，所述直接存储器存取DMA控制器实现在所述外部存储器模块与所述高速缓冲存储器之间的图像数据的DMA传输。

7.根据权利要求5所述的存储器存取控制设备，其中

所述图像处理器对每个帧的图像数据顺次地解码，以及所述外部存储器存储由所述图像处理器解码的先前帧的图像数据，以及

所述数据请求处理器被编程为：从所述图像处理器接收所述数据请求，所述数据请求用来请求对当前帧的图像数据进行解码所需的所述先前帧的图像数据；基于通过所述高速缓冲存储器从所述外部存储器读取的所述目标图像数据来处理所述已请求图像数据；以及，将已处理的图像数据输出到所述图像处理器。

8.一种用于存储器存取控制设备的控制存储器存取的方法，所述存储器存取控制设备可连接到存储图像数据的外部存储器，用于处理由图像处理器请求的图像数据，所述存储器存取控制设备具有：高速缓冲存储器，所述高速缓冲存储器具有多个高速缓冲区，每个高速缓冲区用于存储一个宏块的图像数据，其中多个预定数目的宏块构成一帧；以及高速缓冲控制器，所述高速缓冲控制器具有高速缓冲表和数据请求处理器，其中，所述高速缓冲表具有与所述多个高速缓冲区相对应的多个表区，每个表区用于至少存储有效性标志或无效性标志以及对应高速缓冲区中存储的一个宏块的图像数据的帧内地址，所述有效性标志指出所述对应高速缓冲区中图像数据的有效性，所述无效性标志指出所述对应高速缓冲区中图像数据的无效性；

所述方法能够通过所述数据请求处理器执行，所述方法包括以下步骤：

从所述图像处理器接收数据请求，所述包括对所述已请求图像数据的帧内占用区域的指定；

根据所述已请求图像数据的所述帧内占用区域来确定用于处理所述已请求图像数据所需的至少一个宏块的目标图像数据；

从所述对应高速缓冲区获取所述目标图像数据；以及

使用获取的目标图像数据来处理所述已请求图像数据，并且将已处理的图像数据输出到所述图像处理器，

其中，当所述高速缓冲表中的任何表区没有存储所述目标图像数据的所述帧内地址和所述有效性标志时，所述方法进一步包括以下步骤：

针对所述目标图像数据的每个宏块，选择没有存储所述目标图像数据的所述帧内地址和所述有效性标志的所述高速缓冲表中的每个表区作为更新表区；

将所述目标图像数据的所述帧内地址和所述无效性标志存储在所述更新表区中；以及

输出读取请求，所述读取请求指令将所述目标图像数据从所述外部存储器传输到所述高速缓冲存储器，

其中，当一个宏块的所述图像数据已经从所述外部存储器中读取并且被存储在所述高速缓冲存储器中时，存储相应表区的所述有效性标志，所述相应表区存储所述一个宏块的已读取的图像数据的所述帧内地址，以及

其中，所述获取步骤从与存储所述有效性标志和所述目标图像数据所述帧内地址的所述表区相对应的高速缓冲区中获取用于处理所述已请求图像数据的所述目标图像数据。

Images