CN102043636A - 现场可编程门阵列位文件下载的方法及装置 - Google Patents

Abstract

本发明提供了一种可编程门阵列位文件下载的方法及装置，该装置包括：主用PROM和备用PROM，用于存储FPGA的逻辑配置文件；开关芯片，与FPGA、主用PROM和备用PROM相连，用于将FPGA与主用PROM接通，或将FPGA与备用PROM接通，通过本发明，解决了PROM升级中常常存在因异常状况导致FPGA配置失败的问题，进而达到了使FPGA升级更加安全可靠的效果。

Description

现场可编程门阵列位文件下载的方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种现场可编程门阵列位文件下载的方法及装置。

背景技术

随着通讯领域中嵌入式技术的发展，现场可编程门阵列(FieldProgrammable Gate Array，简称FPGA)作为一种逻辑控制电路器件，由于其具有静态可重复编程或在线动态重构的特点，是的其在越来越多的领域得到大规模的应用。

FPGA在断电之后会失去功能，因此在通常设计FPGA的外围电路中会需要加上外部存储单元保存FPGA的逻辑程序(位文件)，在系统上电或特定需求时从存储单元中将逻辑程序下载到FPGA里。通常FPGA的逻辑程序有多种下载方法，如采用FPGA厂家提供的专用PROM芯片进行下载。

通常如果需要对PROM进行升级时，需要直接对可编程只读存储器(Programmable Read Only Memory，简称为PROM)进行读写操作，但是如果在升级阶段突然遇到FPGA断电或CPU出现异常中断，如CPU复位时，最后导致FPGA再重新读取PROM位文件时失败，FPGA加载不成功导致整个系统无法正常工作。

针对相关技术中PROM升级中常常存在因异常状况导致FPGA配置失败的问题，目前尚未提出有效的解决方案。

发明内容

针对PROM升级中常常存在因异常状况导致FPGA配置失败的问题而提出本发明，为此，本发明的主要目的在于提供一种可编程门阵列位文件下载的方法及装置，以解决上述问题。

为了实现上述目的，根据本发明的一个方面，提供了一种可编程门阵列位文件下载的装置。

根据本发明的可编程门阵列位文件下载的装置包括：主用PROM和备用PROM，用于存储FPGA的逻辑配置文件；开关芯片，与FPGA、主用PROM和备用PROM相连，用于将FPGA与主用PROM接通，或将FPGA与备用PROM接通。

优选地，主用PROM和备用PROM分别与开关芯片的输入接口相连，FPGA的下载配置管脚和开关芯片的输出管脚相连。

优选地，FPGA下载装置还包括：标准烧结下载插座，与主用PROM相连，用于将烧结逻辑写入主用PROM中。

优选地，FPGA下载装置还包括：处理器，与开关芯片和FPGA相连，用于对开关芯片和FPGA进行控制。

优选地，FPGA下载装置还包括：EEPROM，与处理器相连，用于保存FPGA的升级相关信息。

优选地，FPGA升级相关信息包括：指示通过备用PROM升级是否成功的信息。

优选地，开关芯片的管脚包括：2个输入接口、1个输出接口、1个通道接口控制端和1个使能端。

为了实现上述目的，根据本发明的另一方面，提供了一种可编程门阵列位文件下载的方法。

根据本发明的可编程门阵列位文件下载的方法包括：在FPGA首次上电时将烧结逻辑写入主用PROM中；在系统正常工作后，使连接备用PROM的通道处于正常工作状态以从备用PROM中读取逻辑配置位文件；在从备用PROM中读取逻辑配置位文件失败的情况下，使连接主用PROM的通道处于正常工作状态以从主用PROM中读取逻辑位文件。

优选地，在从备用PROM中读取逻辑配置位文件失败的情况下，该方法还包括：对通过备用PROM中读取逻辑配置位文件失败进行记录。

优选地，在FPGA重新上电或系统复位时，通过读取EEPROM来判断通过主用PROM或备用PROM来读取逻辑配置位文件，其中，EEPROM用于存储FPGA升级的相关信息。

本发明提供了一种可编程门阵列位文件下载的方法及装置，该装置包括：主用PROM和备用PROM，用于存储FPGA的逻辑配置文件；开关芯片，与FPGA、主用PROM和备用PROM相连，用于将FPGA与主用PROM接通，或将FPGA与备用PROM接通，通过本发明，解决了PROM升级中常常存在因异常状况导致FPGA配置失败的问题，进而达到了使FPGA升级更加安全可靠的效果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本中请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的可编程门阵列位文件下载的装置的示意图；

图2是根据本发明实施例的可编程门阵列位文件下载的方法的流程图；

图3是根据本发明实施例的首次上电或重新上电后可编程门阵列位文件下载的方法的流程图；

图4是根据本发明实施例的可编程门阵列升级和异常处理的方法的流程图；

图5是根据本发明实施例的优选的可编程门阵列位文件下载的装置的示意图。

具体实施方式

功能概述

考虑到PROM升级中常常存在因异常状况导致FPGA配置失败，本发明实施例提供了一种可编程门阵列位文件下载的方法及装置。该装置包括：主用PROM和备用PROM，用于存储FPGA的逻辑配置文件；开关芯片，与FPGA、主用PROM和备用PROM相连，用于将FPGA与主用PROM接通，或将FPGA与备用PROM接通。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

根据本发明的实施例，提供了一种可编程门阵列位文件下载的装置。

图1是根据本发明实施例的可编程门阵列位文件下载的装置的示意图。

如图1所示，该装置包括：FPGA 101，主PROM(主用PROM)103，备PROM(备用PROM)104，优选地，还包括：CPU 102，SWITCH开关芯片105，EEPROM 106，标准烧结下载插座107。FPGA 101的逻辑位文件存放于主PROM 103中和备PROM 104。SWITCH开关芯片105的管脚一般由2个输入接口，1个输出接口，1个通道接口控制端，1个使能端组成。FPGA 101的下载配置管脚已SWITCH开关芯片105的1个输入相连，CPU 102的GPIO(通用的输入输出)管脚分别与SWITCH开关芯片105的控制管脚和FPGA 101的下载状态输出管脚相连。主PROM 103，备PROM 104的管脚和SWITCH开关芯片104的2个输入管脚相连。EEPROM106的管脚和CPU 102的GPIO管脚或专用IIC接口相连。标准烧结下载插座107和主PROM 103相连。同时FPGA 101和CPU 102通过并行总线或串行总线相连。首次FPGA上电后通过标准烧结下载插座107和专用FPGA烧结软件将烧结逻辑写入主PROM 103中。同时CPU 102的GPIO控制SWITCH开关芯片104的通道接口管脚使连接主用PROM 103的通道处于正常工作状态。

图2是根据本发明实施例的可编程门阵列位文件下载的方法的流程图。

如图2所示，该方法包括如下的步骤S202至步骤S206：

步骤S202，在FPGA首次上电时将烧结逻辑写入主用PROM中；

步骤S204，在系统正常工作后，使连接备用PROM的通道处于正常工作状态以从所述备用PROM中读取逻辑配置位文件；

步骤S206，在从所述备用PROM中读取所述逻辑配置位文件失败的情况下，使连接所述主用PROM的通道处于正常工作状态以从所述主用PROM中读取逻辑位文件。

下面将结合实例对本发明实施例的实现过程进行详细描述。

图3是根据本发明实施例的首次上电或重新上电后可编程门阵列位文件下载的方法的流程图。

如图3所示，该方法包括以下步骤：

步骤S301，设计FPGA逻辑，其中包括为CPU设计出一个读写接口能够读写FPGA内部寄存器和读写PROM的接口。

步骤S302，设计CPU应用程序，其中包括对FPGA内部寄存器进行读写、监控FPGA下载状态管脚、控制FPGA下载的nConfig管脚、控制开关的DIR管脚和读写EEPROM的IIC管脚。

步骤S303，首次FPGA 101上电后通过标准烧结下载插座107和专用FPGA 101烧结软件(一般由FPGA厂家提供)将烧结逻辑写入主PROM 103中。

步骤S304，当单板重新上电后CPU 102根据IIC接口读取预先约定的EEPROM 106相应的地址空间中的内容(升级成功标志字)来切换SWITCH开关芯片105决定从相应PROM中下载FPGA 101逻辑。

步骤S305，CPU 102控制SWITCH DIR管脚，切换到相应的通道。

步骤S306，CPU 102判断是从备用PROM 104还是从主用PROM 103更新FPGA逻辑。

步骤S307，如果判断结果为是，当CPU 102判断是从备用PROM 104下载时同时打开定时监控程序监控FPGA 101的下载状态输出管脚(通常是INIT_DONE或CONF_DONE)。如果这些管脚在一定时间内(通常根据具体情况决定)没有输出为有效值，说明FPGA 101从备用PROM 104下载失败，这时CPU 102切换SWITCH开关芯片105通道从主用PROM 103下载FPGA 101逻辑文件，同时监控程序监控FPGA 101的下载状态输出管脚，当这些管脚为有效值时说明FPGA 101下载成功，系统正常运行。最后CPU 102通过GPIO管脚或专用IIC接口对相连的EEPROM 106进行写操作，把特定的数据(升级是否成功标志)写到的约定地址空间中。

监控INIT_DONE是否为高电平。如果判断结果为是，转步骤S312，如果判断结果为否，转步骤S308。

步骤S308，CPU监控程序监控FPGA 101的下载状态输出管脚是否超出预定的时间。如果判断结果为是，转步骤S309，如果判断结果为否，转步骤S307。

步骤S309，CPU控制SWITCH DIR管脚，切换到主用PROM通道。

步骤S310，CPU控制FPGA管脚使FPGA重新下载逻辑。

步骤S311，CPU监控INIT_DONE是否为高电平。如果判断结果为是，转步骤S312，如果判断结果为否，则继续进行判断。

步骤S312，FPGA完成下载，系统开始正常工作。

步骤S313，CPU将升级信息存储到EEPROM相应的地址空间中。

步骤S314，FPGA完成下载，系统处于正常状态。

图4是根据本发明实施例的可编程门阵列升级和异常处理的方法的流程图。

如图4所示，该方法包括以下步骤：

编写CPU 102的应用程序，使CPU 102可以通过总线读写FPGA 101内部寄存器升级备用PROM 104中文件。完成升级备用PROM 104中文件后，CPU 102通过控制FPGA 101的下载配置管脚(通常是nConfig管脚)使FPGA重新从备用PROM 104中读取逻辑配置位文件完成FPGA逻辑下载。CPU 102在FPGA 101读取配置期间，监控FPGA 101的下载状态输出指示管脚(通常是INIT_DONE或CONF_DONE)。当FPGA 101完成下载后这些状态管脚输出为有效值，CPU 102监控到后，通过GPIO管脚或专用IIC接口相连的EEPROM 106把升级成功标志字存储到相应的地址空间中。如果FPGA 101在从备用PROM 104中读取位文件时，遇到备用PROM 104失效或者其他异常状况导致读操作失败时，这些通过CPU 102在一段时间内(通常根据具体应用具体决定)没有检测到FPGA 101的下载状态输出指示管脚(通常是INIT_DONE或CONF_DONE)为有效值时，说明FPGA 101从备用PROM 104中读取配置位文件失败，这时CPU 102的GPIO控制SWITCH开关芯片104的通道接口管脚使连接主用PROM 104的通道处于正常工作状态，通过控制FPGA 101下载控制管脚(通常是nConfig管脚)使FPGA 101重新从主用PROM 103中读取逻辑配置位文件完成FPGA 101逻辑下载，这样可以避免系统因为升级异常导致FPGA101不能正常工作的情况。

步骤S401，判断是否对备用PROM逻辑文件进行升级。如果判断结果为是，转步骤S402，如果判断结果为否，则继续进行判断。

步骤S402，CPU 102控制SWITCH DIR管脚，切换到备用的通道。

步骤S403，CPU 102通过总线读写FPGA内部寄存器以更新备用PROM中的文件。

步骤S404，判断备用PROM文件是否更新完成。如果判断结果为是，转步骤S405，如果判断结果为否，则继续进行判断。

步骤S405，返回系统正常的进程。

步骤S406，判断是否需要从备用PROM更新。如果判断结果为是，转步骤S407，如果判断结果为否，则转步骤S405。

步骤S407，CPU控制FPGA重新下载逻辑。

步骤S408，监控INIT_DONE是否为高电平。如果判断结果为是，转步骤S413，如果判断结果为否，转步骤S409。

步骤S409，CPU判断定时监控是否超出预定时间。

步骤S410，CPU 102控制SWITCH DIR管脚，切换到主用的通道。

步骤S411，CPU控制FPGA重新下载逻辑。

步骤S412，监控CONF_DONE是否为高电平。

步骤S413，FPGA下载完成下载，开始正常工作。

步骤S414，CPU将升级信息保存到EEPROM相应的地址空间中。

图5是根据本发明实施例的优选的可编程门阵列位文件下载的装置的示意图。

如图5所示，优选地，该装置中：FPGA(401)选择器件为ALTERA公司的EP2C35F672，CPU(402)为PPC8321，主PROM(403)和备PROM(404)为EPCS16，SWITCH开关芯片(405)为PI3L100Q，EEPROM(406)为AT24C64，标准烧结下载插座(407)。FPGA(401)的逻辑程序存放于所述PROM(403)中。SWITCH开关芯片(405)的管脚一般由2个输入接口(I0，I1)，1个输出接口(Y)，1个通道接口控制端(S)，1个使能端(E)组成。FPGA(401)的下载配置管脚已所述SWITCH开关芯片105的1个输入相连，CPU(402)的GPIO(通用的输入输出)管脚分别与SWITCH开关芯片(405)的控制管脚(S)和FPGA(401)的下载状态输出管脚(CONF_DONE)相连。主PROM(403)，备PROM(404)的管脚和SWITCH开关芯片(404)的2个输入管脚相连。

从以上的描述中，可以看出，本发明采用通用的PROM构成的逻辑位文件存储器主PROM 103和备PROM 104，通过CPU 102访问预先设定的EEPROM 106相应的地址空间来切换SWITCH开关芯片105从哪个逻辑位文件存储器中下载FPGA 101逻辑，完成FPGA 101的逻辑重新下载更新，同时可以避免在FPGA升级过程中引起的异常情况，方案简单可靠，成本低。

需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种现场可编程门阵列FPGA位文件的下载装置，其特征在于，包括：

主用PROM和备用PROM，用于存储FPGA的逻辑配置文件；

开关芯片，与所述FPGA、所述主用PROM和所述备用PROM相连，用于将所述FPGA与所述主用PROM接通，或将所述FPGA与所述备用PROM接通。

2.根据权利要求1所述的装置，其特征在于，所述主用PROM和所述备用PROM分别与所述开关芯片的输入接口相连，所述FPGA的下载配置管脚和所述开关芯片的输出管脚相连。

3.根据权利要求1或2所述的装置，其特征在于，所述FPGA下载装置还包括：

标准烧结下载插座，与所述主用PROM相连，用于将烧结逻辑写入所述主用PROM中。

4.根据权利要求1或2所述的装置，其特征在于，所述FPGA下载装置还包括：

处理器，与所述开关芯片和所述FPGA相连，用于对所述开关芯片和所述FPGA进行控制。

5.根据权利要求1或2所述的装置，其特征在于，所述FPGA下载装置还包括：

EEPROM，与所述处理器相连，用于保存所述FPGA的升级相关信息。

6.根据权利要求5所述的装置，其特征在于，所述FPGA升级相关信息包括：

指示通过所述备用PROM升级是否成功的信息。

7.根据权利要求1或2所述的装置，其特征在于，所述开关芯片的管脚包括：

2个输入接口、1个输出接口、1个通道接口控制端和1个使能端。

8.一种现场可编程门阵列FPGA位文件的下载方法，其特征在于，包括：

在现场可编程门阵列FPGA首次上电时将烧结逻辑写入主用PROM中；

在系统正常工作后，使连接备用PROM的通道处于正常工作状态以从所述备用PROM中读取逻辑配置位文件；

在从所述备用PROM中读取所述逻辑配置位文件失败的情况下，使连接所述主用PROM的通道处于正常工作状态以从所述主用PROM中读取逻辑位文件。

9.根据权利要求8所述的方法，其特征在于，在从所述备用PROM中读取所述逻辑配置位文件失败的情况下，所述方法还包括：

对通过所述备用PROM中读取所述逻辑配置位文件失败进行记录。

10.根据权利要求8或9所述的方法，其特征在于，在FPGA重新上电或系统复位时，通过读取EEPROM来判断通过主用PROM或备用PROM来读取逻辑配置位文件，其中，所述EEPROM用于存储所述FPGA升级的相关信息。

Images