CN102035543A - 锁相环电路 - Google Patents

Abstract

锁相环电路，涉及集成电路技术。本发明包括鉴相鉴频器、电荷泵和压控振荡器构成的反馈回路，压控振荡器的输出端连接到鉴相鉴频器的一个输入端，在鉴相鉴频器的两个输出端和电荷泵之间设置有第一死区电路和第二死区电路。本发明输出频率的变化是真实随机的，且实现电路简单。

Description

锁相环电路

技术领域

本发明涉及集成电路技术，特别涉及锁相环技术。

背景技术

锁相环(PLL)通常由鉴相鉴频器(PFD)、电荷泵(CP)和压控振荡器(VCO)构成。锁相环的输出信号周期发生变化，使得其过零点偏离了理想位置，此现象被称为锁相环的抖动(jitter)。抖动是锁相环非常不希望的，因为输出相位的随机抖动违背了锁相环相位锁定的初衷，所以在现有的应用中通常需要减小和消除。

在某些应用场合，为了减小输出的EMI，需要输出信号的频率在一定的范围内随机变化。现有的技术采用复杂的数字电路产生一个伪随机码来控制振荡器输出一个频率伪随机变化的输出，但这并不是真正的随机输出，且此技术的电路结构复杂。

发明内容

本发明所要解决的技术问题是，提供一种提供真实随机输出频率的锁相环电路。

本发明解决所述技术问题采用的技术方案是，锁相环电路，包括鉴相鉴频器、电荷泵和压控振荡器构成的反馈回路，压控振荡器的输出端连接到鉴相鉴频器的一个输入端，其特征在于，在鉴相鉴频器的两个输出端和电荷泵之间设置有第一死区电路和第二死区电路。

所述电荷泵包括串联的第一电流源和第二电流源；连接点通过第一开关连接到第一电流源，通过第二开关连接到第二电流源，通过电容接地；连接点作为电荷泵的输出端接压控振荡器，鉴相鉴频器的两个输出端分别通过两个两个死区电路连接到第一开关和第二开关的控制端。

所述第一死区电路包括延时器件和与门，延时器件的输入为第一死区电路的输入，输出接与门)的输入；与门的另一个输入接第一死区电路的输；与门的输出为第一死区电路的输出；第二死区电路和第一死区电路的结构相同。

本发明通过增加锁相环抖动的方法，即让锁相环的输出过零点随机变化，实质为输出信号的周期随机变化，等价于锁相环输出频率随机变化。本发明输出频率的变化是真实随机的，且实现电路简单。

附图说明

图1为现有技术的典型电路。

图2为本发明的一种实施方式的结构示意图。

图3为具体实施方式的死区电路的电路图。

具体实施方式

本发明提出的锁相环电路包含鉴相鉴频器1、死区电路、电荷泵2和压控振荡器3。本发明通过鉴相鉴频器1检测压控振荡器3输出与输入信号的相位，控制电荷泵2充放电。电荷泵2输出电压控制压控振荡器3的振荡频率与输入信号的频率一致。本发明提出的锁相环在鉴频鉴相器1和电荷泵2之间插入死区控制电路，使如果输入相位差小于某个定值，电荷泵的输出电压就不是输入相位差的函数，环路增益降为0，输出相位没有锁定。

图1为现有技术的典型电路。电路由鉴频鉴相器1、电荷泵2和压控振荡器3构成。电荷泵2由第一开关61和第二开关62、第一电流源51和第二电流源52以及电容4构成。第二电流源52、第二开关62、第一开关61和第一电流源51依次串联于电源和地之间。第一开关61和第二开关62的连接点14与电容4相连，作为电荷泵2的输出节点。电容4的另一端接地。鉴相鉴频器1的一个输入为锁相环的输入11，鉴相鉴频器1的输出12和13分别控制开关62和61。为便于说明，假定鉴相鉴频器1的两个输出12、13的电平为高时，第二开关62和第一开关61闭合，为低时断开。压控振荡器3的输入连接电荷泵2的输出，压控振荡器3的输出作为锁相环的输出。压控振荡器3的输出同时和鉴相鉴频器的另一个输入相连。

图2为本发明的一种实施方式，鉴相鉴频器1的输出通过第一死区电路8和第二死区电路7连接到电荷泵2的输入端，分别控制两个开关62和61，压控振荡器3的输入连接电荷泵2的输出，压控振荡器3的输出作为锁相环的输出。压控振荡器3的输出同时和鉴相鉴频器的另一个输入相连。

本发明在锁相环的鉴相鉴频器1和电荷泵2之间有死区电路，消除鉴相鉴频器1在小的输入误差时输出的较小的脉冲。这意味着如果输入相位差小于某个定值，电荷泵的输出电压将保持不变。而不是输入相位差的函数，环路增益降为0，输出相位没有锁定。这样，压控振荡器输出信号的过零点就会有相当大的随机变化。

图3为本发明的一种具体实现的死区电路。死区电路由延时器件20和与门21构成。延时器件20的输入为死区电路的输入22，输出接与门21的输入。与门21的另一个输入为死区电路的输入22。与门21的输出为死区电路的输出24。延时器件20为串联的非门构成，也可以只是一个接地电阻或其他能够实现延时功能的电路构成。延时20的延迟时间为t秒，则只有当输入22为高且至少保持为高t秒，与门21才输出为高。如果输入的高脉冲的脉冲宽度小于t秒，则与门21的输出将保持为低，电荷泵的输出电压将保持不变。这里假定电荷泵的开关在控制电平为高时闭合，为低时断开。反之，死区电路可以由延时和或门以相同的方法构成。

如果输入信号的频率为f Hz，延迟20的延迟时间为t秒，则对于输入与输出的相位差

电荷泵并不会注入或流出电流，电荷泵的输出电压就不是输入相位差的函数，环路增益降为0，输出相位没有锁定。此时，鉴相鉴频器和电荷泵电路在

附近有一个大小等于

的死区。死区使得锁相环相对输入必须将随机误差累计到

时环路才得到正确的反馈，这样，压控振荡器输出信号的过零点就会有相当大的随机变化。

锁相环输出过零点的随机变化实质为输出信号的周期随机变化，等价于锁相环输出频率随机变化。

本发明通过在锁相环的鉴相器与电荷泵之间增加死区以增加锁相环的抖动。本发明结构简单，只需要简单的数字逻辑就能实现，不会增加系统的复杂度和成本。本发明的锁相环电路输出过零点在一定范围内随机变化，其输出频率在一定范围内随机变化。本发明能够广泛应用于需要降低EMI的电路，例如D类放大器和DC-DC。

Claims (3)

1.锁相环电路，包括鉴相鉴频器(1)、电荷泵(2)和压控振荡器(3)构成的反馈回路，压控振荡器(3)的输出端连接到鉴相鉴频器(1)的一个输入端，其特征在于，在鉴相鉴频器(1)的两个输出端和电荷泵(2)之间设置有第一死区电路(8)和第二死区电路(7)。

2.如权利要求1所述的锁相环电路，其特征在于，所述电荷泵(2)包括串联的第一电流源(51)和第二电流源(52)；连接点(14)通过第一开关(61)连接到第一电流源(51)，通过第二开关(62)连接到第二电流源(52)，通过电容(4)接地；连接点(4)作为电荷泵(2)的输出端接压控振荡器(3)，鉴相鉴频器(1)的两个输出端分别通过两个两个死区电路连接到第一开关(51)和第二开关(52)的控制端。

3.如权利要求1所述的锁相环电路，其特征在于，所述第一死区电路(8)包括延时器件(20)和与门(21)，延时器件(20)的输入为第一死区电路的输入(22)，输出接与门(21)的输入；与门(21)的另一个输入接第一死区电路的输入(22)；与门(21)的输出为第一死区电路的输出(24)；

第二死区电路(7)和第一死区电路(8)的结构相同。

Images