CN102033791B - 提升闪存的控制器的验证效率的方法、记忆装置及控制器 - Google Patents
提升闪存的控制器的验证效率的方法、记忆装置及控制器 Download PDFInfo
- Publication number
- CN102033791B CN102033791B CN200910204794.2A CN200910204794A CN102033791B CN 102033791 B CN102033791 B CN 102033791B CN 200910204794 A CN200910204794 A CN 200910204794A CN 102033791 B CN102033791 B CN 102033791B
- Authority
- CN
- China
- Prior art keywords
- mistake
- controller
- generator
- wrong
- generation module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种提升闪存的控制器的验证效率的方法，该方法包含有：提供一错误产生模块，用来产生错误；以及触发该错误产生模块主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率。本发明另提供相关的记忆装置及其控制器，其中该控制器包含：一只读存储器，用来储存一程序代码；一微处理器，用来执行该程序代码以控制对该闪存的存取以及管理多个区块，并且另针对该控制器的错误管理机制来提升验证效率；以及一错误产生模块，用来产生错误；该控制器触发该错误产生模块主动地产生错误。本发明还涉及一种相关的记忆装置及其控制器。本发明针对错误管理机制，可显著地提升验证效率，大幅地节省时间与人力，且可增加测试的完整性。
Description
技术领域
本发明涉及闪存(Flash Memory)的存取(Access)相关技术领域，更具体地说，涉及一种针对闪存的控制器的错误管理(Error Handling)机制来提升闪存的控制器的验证效率的方法、相关的记忆装置及其控制器。
背景技术
近年来由于闪存的技术不断地发展，各种可携式记忆装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些可携式记忆装置中的闪存的存取控制遂成为相当热门的议题。
以常用的NAND型闪存而言，其主要可区分为单阶细胞(Single LevelCell，SLC)与多阶细胞(Multiple Level Cell，MLC)两大类闪存。单阶细胞闪存中的每个被当作记忆单元的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆单元的晶体管的储存能力则被充分利用，采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录两组位元信息(00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的两倍，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。
相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保可携式记忆装置对闪存的访问控制能符合相关规范，闪存的控制器必须有错误管理机制(例如软件错误管理机制)以妥善地管理发生各种错误的状况。
依据相关技术，若要验证上述的错误管理机制，往往必须进行烧机测试，例如利用主装置(Host)不断地对可携式记忆装置进行存取。然而，许多类型的错误都是随机发生的，且由于这些错误发生的机率不高，故测试时间通常很长，可达数百小时之久；非常浪费时间与人力。因此，需要一种新颖的方法针对上述的错误管理机制来提升验证效率。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种针对闪存的控制器的错误管理(Error Handling)机制来提升闪存的控制器的验证效率的方法、相关的记忆装置及其控制器，以解决上述问题。
本发明解决其技术问题所采用的技术方案之一是：构造一种提升闪存的控制器的验证效率的方法，该方法包含有：提供一错误产生模块，用来产生错误；以及触发该错误产生模块主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率。
进一步地，上述本发明所述的方法，其另包含有：针对该特定类型的错误，验证该错误管理机制。
进一步地，上述本发明所述的方法，其另包含有：
利用位于该错误产生模块之外的一特定元件随机地触发该触发步骤所触发的运作；或
利用该特定元件依据一预定排程触发该触发步骤所触发的运作。
进一步地，上述本发明所述的方法，其中该错误产生模块包含一错误产生器；以及该方法另包含有：
利用该错误产生器随机地触发该触发步骤所触发的运作；或
利用该错误产生器依据一预定排程触发该触发步骤所触发的运作。
进一步地，上述本发明所述的方法，其中该错误产生模块包含一计时器与一错误产生器；以及该方法另包含有：
利用该计时器计时器进行计时控制；以及利用该错误产生器依据该计时器的计时控制来产生和时间相关的错误或调整产生错误的时间点。
进一步地，上述本发明所述的方法，其中该错误产生模块包含一错误产生器与一修改单元；以及该方法另包含有：
利用该错误产生器来产生错误；以及利用该修改单元依据该错误产生器所产生的错误来改变该闪存与该控制器之间的讯号，以产生该特定类型的错误。
进一步地，上述本发明所述的方法，其中该错误产生模块包含一错误产生器；以及该方法另包含有：
利用该错误产生器迫使该控制器内的至少一元件回报该特定类型的错误。
进一步地，上述本发明所述的方法，其中该错误产生模块包含一错误产生器；以及该方法另包含有：
利用该错误产生器来改变该控制器内的至少一元件的至少一参数，以产生该特定类型的错误。
进一步地，上述本发明所述的方法，其中该至少一元件包含一时间控制器；一验证与错误回报单元；及/或一错误更正码解码器。
进一步地，上述本发明所述的方法，其中该错误产生模块包含一错误产生器，其为可编程错误产生器。
进一步地，上述本发明所述的方法，其中该至少一特定类型的错误包含有：错误更正码错误；抹除错误；写入错误；及/或数据传输错误。
本发明本发明解决其技术问题所采用的技术方案之二是：构造一种记忆装置，其包含有：一闪存，该闪存包含多个区块；以及一控制器，用来存取该闪存以及管理该多个区块，并且另针对该控制器本身的错误管理机制来提升验证效率，其中该控制器包含有一错误产生模块，用来产生错误；其中该控制器触发该错误产生模块主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率。
进一步地，上述本发明所述的记忆装置，其中该控制器针对该特定类型的错误，验证该错误管理机制。
进一步地，上述本发明所述的记忆装置，其中该控制器利用位于该错误产生模块之外的一特定元件随机地触发该触发步骤所触发的运作、或利用该特定元件依据一预定排程触发该触发步骤所触发的运作。
进一步地，上述本发明所述的记忆装置，其中该错误产生模块包含一错误产生器；以及该控制器利用该错误产生器随机地触发该触发步骤所触发的运作、或利用该错误产生器依据一预定排程触发该触发步骤所触发的运作。
进一步地，上述本发明所述的记忆装置，其中该错误产生模块包含一计时器与一错误产生器；该错误产生模块利用该计时器进行计时控制，并利用该错误产生器依据该计时器的计时控制来产生和时间相关的错误或调整产生错误的时间点。
进一步地，上述本发明所述的记忆装置，其中该错误产生模块包含一错误产生器与一修改单元；以及该错误产生模块利用该错误产生器来产生错误，并利用该修改单元依据该错误产生器所产生的错误来改变该闪存与该控制器之间的讯号，以产生该特定类型的错误。
进一步地，上述本发明所述的记忆装置，其中该错误产生模块包含一错误产生器；以及该控制器利用该错误产生器迫使该控制器内的至少一元件回报该特定类型的错误。
进一步地，上述本发明所述的记忆装置，其中该错误产生模块包含一错误产生器；以及该控制器利用该错误产生器来改变该控制器内的至少一元件的至少一参数，以产生该特定类型的错误。
进一步地，上述本发明所述的记忆装置，其中该至少一元件包含一时间控制器；一验证与错误回报单元；及/或一错误更正码解码器。
进一步地，上述本发明所述的记忆装置，其中该错误产生模块包含一错误产生器，其为可编程错误产生器。
进一步地，上述本发明所述的记忆装置，其中该至少一特定类型的错误包含有：错误更正码错误；抹除错误；写入错误；及/或数据传输错误。
本发明解决其技术问题所采用的技术方案之三是：构造一种记忆装置的控制器，该控制器用来存取一闪存，该闪存包含多个区块，该控制器包含有：一只读存储器(Read Only Memory，ROM)，用来储存一程序代码；一微处理器，用来执行该程序代码以控制对该闪存的存取以及管理该多个区块，并且另针对该控制器的错误管理机制来提升验证效率；以及一错误产生模块，用来产生错误；其中通过该微处理器执行该程序代码的该控制器触发该错误产生模块主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率。
进一步地，上述本发明所述的控制器，其中通过该微处理器执行该程序代码的该控制器针对该特定类型的错误，验证该错误管理机制。
进一步地，上述本发明所述的控制器，其中通过该微处理器执行该程序代码的该控制器利用位于该错误产生模块之外的一特定元件随机地触发该触发步骤所触发的运作、或利用该特定元件依据一预定排程触发该触发步骤所触发的运作。
进一步地，上述本发明所述的控制器，其中该错误产生模块包含一错误产生器；以及通过该微处理器执行该程序代码的该控制器利用该错误产生器随机地触发该触发步骤所触发的运作、或利用该错误产生器依据一预定排程触发该触发步骤所触发的运作。
进一步地，上述本发明所述的控制器，其中该错误产生模块包含一计时器与一错误产生器；该错误产生模块利用该计时器进行计时控制，并利用该错误产生器依据该计时器的计时控制来产生和时间相关的错误或调整产生错误的时间点。
进一步地，上述本发明所述的控制器，其中该错误产生模块包含一错误产生器与一修改单元；以及该错误产生模块利用该错误产生器来产生错误，并利用该修改单元依据该错误产生器所产生的错误来改变该闪存与该控制器之间的讯号，以产生该特定类型的错误。
进一步地，上述本发明所述的控制器，其中该错误产生模块包含一错误产生器；以及通过该微处理器执行该程序代码的该控制器利用该错误产生器迫使该控制器内的至少一元件回报该特定类型的错误。
进一步地，上述本发明所述的控制器，其中该错误产生模块包含一错误产生器；以及通过该微处理器执行该程序代码的该控制器利用该错误产生器来改变该控制器内的至少一元件的至少一参数，以产生该特定类型的错误。
进一步地，上述本发明所述的控制器，其中该至少一元件包含：一时间控制器；一验证与错误回报单元；及/或一错误更正码解码器。
进一步地，上述本发明所述的控制器，其中该错误产生模块包含一错误产生器，其为可编程错误产生器。
进一步地，上述本发明所述的控制器，其中该至少一特定类型的错误包含有：错误更正码错误；抹除错误；写入错误；及/或数据传输错误。
实施本发明的技术方案，具有以下有益效果：本发明的控制器可利用设置于其内的错误产生器主动地产生某一或某些特定类型的错误，以增加对应于该特定类型的错误发生率，也可利用错误产生器迫使控制器的任何元件回报错误。故本发明能提升产品出厂前的验证效率；针对错误管理机制，例如软件错误管理机制，本发明尤其能显著地提升验证效率。因此，本发明可大幅地节省时间与人力。另外，由于本发明的控制器可利用设置于其内的错误产生器主动地产生某一或某些特定类型的错误，故本发明可增加测试的完整性。
附图说明
图1是本发明一第一实施例的一种记忆装置的示意图；
图2是本发明一实施例的一种提升闪存的控制器的验证效率的方法的流程图；
图3为图2所示的方法在一实施例中所涉及的错误发生率的示意图；
图4是本发明一第二实施例的一种记忆装置的示意图。
【主要元件符号说明】
| 100，200 | 记忆装置 |
| 110，210 | 存储器控制器 |
| 112 | 微处理器 |
| 112C | 程序代码 |
| 112M | 只读存储器 |
| 114，214 | 控制逻辑 |
| 1141 | 错误更正码解码器 |
| 1142 | 快闪时间控制器 |
| 116 | 缓冲存储器 |
| 118 | 接口逻辑 |
| 119 | 错误产生模块 |
| 1190 | 计时器 |
| 1191 | 错误产生器 |
| 1192 | 修改单元 |
| 120 | 闪存 |
| 2141 | 验证与错误回报单元 |
| 219 | 可编程错误产生器 |
| 910 | 针对一闪存的控制器的错误管理机制来提升验证效率的方法 |
| 912，914 | 步骤 |
具体实施方式
请参考图1，图1是本发明一第一实施例的一种记忆装置100的示意图，其中本实施例的记忆装置100优选为可携式记忆装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)。记忆装置100包含有：一闪存120；以及一控制器，用来存取闪存120，其中该控制器例如一存储器控制器110。依据本实施例，存储器控制器110包含一微处理器112、一只读存储器(Read Only Memory，ROM)112M、一控制逻辑114、一缓冲存储器116、一接口逻辑118、与一错误产生模块119。另外，控制逻辑114包含一错误更正码(Error CorrectionCode，ECC)解码器1141与一时间控制器，其中该时间控制器例如一快闪时间控制器(Flash Timing Controller)1142。此外，错误产生模块119包含一计时器1190、一错误产生器1191、与一修改单元1192。
在本实施例中，只读存储器112M用来储存一程序代码112C，而微处理器112则用来执行程序代码112C以控制对闪存120的存取。在典型状况下，闪存120包含多个区块(Block)，而该控制器(例如：通过微处理器112执行程序代码112C的存储器控制器110)对闪存120进行抹除数据的运作时以区块为单位来进行抹除。另外，一区块可记录特定数量的页(Page)，其中该控制器对闪存120进行写入数据的运作是以页为单位来进行写入。
实作上，通过微处理器112执行程序代码112C的存储器控制器110可利用其本身内部的元件来进行诸多控制运作，例如：利用控制逻辑114来控制闪存120的存取运作(尤其是对至少一区块或至少一页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主装置(Host Device)沟通。
依据本实施例，除了能存取闪存120，该控制器(尤其是通过微处理器112执行程序代码112C的存储器控制器110)还能妥善地管理该多个区块。另外，该控制器还可针对该控制器本身的错误管理(Error Handling)机制，尤其是针对微处理器112的软件错误管理(Software Error Handling)机制，来提升验证效率，其中，软件错误管理机制可以软件或轫体的形式储存在记忆装置100，例如：包含于程序代码112C。于本实施例中，错误产生器1191用来产生错误，而该控制器触发错误产生器1191主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率。于是，该控制器就可以针对该特定类型的错误，验证该错误管理机制(尤其是该软件错误管理机制)。相关细节可参考图2来进一步说明。
图2是本发明一实施例的一种提升闪存的控制器的验证效率的方法910的流程图。该方法可应用于图1所示的记忆装置100，尤其是上述的控制器(例如：通过微处理器112执行程序代码112C的存储器控制器110)。另外，该方法可利用图1所示的记忆装置100来实施，尤其是利用上述的控制器来实施。该方法说明如下：
于步骤912中，提供一错误产生模块，用来产生错误；例如：在存储器控制器110中提供错误产生模块119，其中错误产生模块119(尤其是其内的错误产生器1191)用来产生错误。
于步骤914中，上述的控制器(例如：通过微处理器112执行程序代码112C的存储器控制器110)触发错误产生模块119(尤其是其内的错误产生器1191)主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率。举例来说，存储器控制器110得触发错误产生器1191，以利用错误产生器1191在实际上无任何存取错误的状况下，迫使存储器控制器110内任何元件回报任何类型的错误至微处理器112，尤其是迫使存储器控制器110内的至少一元件回报该特定类型的错误至微处理器112。例如：该控制器可利用位于错误产生模块119之外的一特定元件随机地触发本步骤所触发的运作；又例如：该控制器可利用该特定元件依据一预定排程触发本步骤所触发的运作。然而，这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，错误产生器1191可进行自我触发，以主动地产生该特定类型的错误。例如：该控制器可利用错误产生器1191随机地触发本步骤所触发的运作；又例如：该控制器可利用错误产生器1191依据一预定排程触发本步骤所触发的运作。
在本实施例中，错误产生模块119利用计时器1190进行计时控制，并可利用错误产生器1191依据计时器1190的计时控制来产生和时间相关的错误或调整产生错误的时间点。另外，错误产生模块119可利用错误产生器1191来产生错误，并可利用修改单元1192依据错误产生器1191所产生的错误来改变闪存120与该控制器之间的讯号，以产生该特定类型的错误。例如：利用修改单元1192，错误产生器1191将其本身所主动产生的错误导入闪存120与控制逻辑114之间的一个或多个数据传输路径，尤其是修改该(些)数据传输路径上的数据的一个或多个位元。实作上，修改单元1192可采用一种或数种逻辑闸的组合来实施。
依据本实施例，该控制器亦可利用错误产生器1191来改变该控制器内的至少一元件的至少一参数，以产生该特定类型的错误。例如：上述的至少一元件包含上述的时间控制器；此状况下，错误产生器1191将其本身所主动产生的错误导入快闪时间控制器1142，尤其是修改快闪时间控制器1142的至少一参数，以产生该特定类型的错误。然而，这只是为了说明的目的而已，并非对本发明的限制。错误产生器1191亦得强迫快闪时间控制器1142回报错误或错误信息至微处理器112。依据本实施例的一变化例，上述的至少一元件包含错误更正码解码器1141；此状况下，错误产生器1191将其本身所主动产生的错误导入错误更正码解码器1141，尤其是修改错误更正码解码器1141的至少一参数，以产生该特定类型的错误。
另外，上述的至少一特定类型(例如一个或多个特定类型)的错误包含有：错误更正码错误；抹除错误；写入(write/program)错误；及/或数据传输错误。举例来说，错误产生器1191可通过修改单元1192来修改该(些)数据传输路径上的数据的丨个或多个位元，以产生错误更正码错误及/或数据传输错误，例如原本数据传输路径上的数据为“00000000”，而错误产生器1191是通过修改单元1192将其修改为“01010101”，如此一来，存入/或读自闪存的120的数据就具有四个位元的错误；于是，错误更正码错误及/或数据传输错误的错误发生率就提高了且可被控制。另外，错误产生器1191亦可修改快闪时间控制器1142的至少一参数，以产生抹除错误及/或写入错误；于是，抹除错误及/或写入错误的错误发生率就提高了。
实作上，在存储器控制器110读取闪存120时，错误更正码解码器1141会对所读取的数据进行错误更正码检查，以确认所读取的数据是否为正确的数据。进行错误更正码检查可能会有数种结果(状态)，例如：读取的数据正确、读取的数据具有可更正(correctable)的错误、与读取的数据具有不可更正(uncorrectable)的错误。错误更正码解码器1141会将进行错误更正码检查的结果回报给微处理器112，尤其是将“错误更正码状态”回报给微处理器112。错误产生器1191亦得强迫错误更正码解码器1141回报任何错误更正码状态(包含：可更正的错误、不可更正的错误)至微处理器112。
当“错误更正码状态”指出有错误(例如：可更正的错误或是不可更正的错误)发生时，微处理器112就针对不同类型的错误进行不同的处理。例如：当读取过程中发生不可更正的错误时，微处理器112会回复该主装置(未显示于图1中)，以告知所欲读取的数据已损坏。
另外，当该主装置通过存储器控制器110对闪存120进行存取时，数据暂存在缓冲存储器116中，其中快闪时间控制器1142会控制传输数据的时序(Timing)。当存储器控制器110欲将一笔数据自缓冲存储器116写入闪存120时，快闪时间控制器1142会控制且查知写入这笔数据的时间。一旦写入的时间过长而且超过某些规范(例如：SD卡的规范)所定义的时间限制时，则快闪时间控制器1142就回报微处理器112，以告知写入该笔数据时发生写入错误(program error)；于是，微处理器112就对此错误进行处理，例如命令控制逻辑114再写一次。错误产生器1191得控制快闪时间控制器1142，使快闪时间控制器1142发生上述的写入错误、或任何可能的错误，以使快闪时间控制器1142将该些错误回报给微处理器112。错误产生器1191亦得强迫快闪时间控制器1142回报任何错误或错误信息至微处理器112。
图3是图2所示的方法于一实施例中所涉及的错误发生率的示意图。如图3的左半部所示，在采用图2所示的方法之前的几个错误位元数(Error BitCount)4、3、2、1、与0所对应的错误发生率分别为1％、5％、10％、15％、与68％。如图3的右半部所示，在本实施例中，在主动产生的错误导致额外增加一个错误位元的状况下，错误发生率的数据就往上移一列；于是，错误位元数5、4、3、2、1、与0所对应的错误发生率分别为1％、5％、10％、15％、68％、与0％。然而，这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，在主动产生的错误导致额外增加X个错误位元的状况下，错误发生率的数据就往上移X列，其中X为正整数(例如在本变化例中X尤其是大于1的正整数)；于是，错误位元数(X+4)、(X+3)、(X+2)、(X+1)、与X所对应的错误发生率分别为1％、5％、10％、15％、与68％，其中凡是落入区间[0，(X-1)]当中的错误位元数所对应的错误发生率均为0％。
依据本实施例的多个变化例，该控制器可于多个预定值当中选择其一作为X值。例如：该多个预定值内建于错误产生器1191，且由错误产生器1191自行选择其一作为X值；又例如：该多个预定值内建于错误产生器1191，以供微处理器112进行选择；又例如：该多个预定值由程序代码112C所提供，而微处理器112自行选择其一作为X值之后，据以控制错误产生器1191主动地产生错误，导致额外增加X个错误位元。如此一来，即可快速且轻易地诱发多个位元错误，以此检验该控制器处理多个位元错误的能力。
图4是本发明一第二实施例的一种记忆装置200的示意图，其中本实施例为第一实施例的变化例。如图4所示，上述的错误产生器1191被代换为可编程(Programmable)错误产生器219，且本实施例不需要设置计时器1190与修改单元1192；如此，本实施例的错误产生模块包含可编程错误产生器219。另外，上述的控制逻辑114被代换为控制逻辑214，其包含一验证与错误回报单元(Verification and Error Report Unit)2141。因应上述的架构上的改变，该控制器在本实施例中改称为存储器控制器210。
请注意，记忆装置200尤其适合应用于前述的某些变化例，例如：该控制器可于该多个预定值当中选择其一作为X值的多个变化例。利用可编程错误产生器219的可编程特性，不论是针对将该多个预定值内建于可编程错误产生器219以供其自行选择或供微处理器112进行选择的架构，或是针对仅将微处理器112自行选定的X值传送给可编程错误产生器219的架构，本发明均可实施无碍，且具备相当大的弹性。
相较于习知技术，由于本发明的控制器(例如存储器控制器110或210)可利用设置于其内的错误产生器(例如错误产生器1191或219)主动地产生某一或某些特定类型的错误，以增加对应于该(些)特定类型的错误发生率，也可利用错误产生器迫使控制器的任何元件回报错误。故本发明能提升产品出厂前的验证效率；针对错误管理机制，例如软件错误管理机制，本发明尤其能显著地提升验证效率。本发明具体成效例如：将验证时间从数百个小时缩短到两、三个小时。因此，本发明可大幅地节省时间与人力。另外，由于本发明的控制器可利用设置于其内的错误产生器主动地产生某一或某些特定类型的错误，故本发明可增加测试的完整性。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (14)
1.一种提升闪存的控制器的验证效率的方法，其特征在于，该方法包含有：
于该闪存的控制器内部提供一错误产生模块，用来产生错误；以及
触发该错误产生模块主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率；
进一步的，所述错误产生模块包括一错误产生器，利用该错误产生器迫使该控制器内的至少一元件回报该特定类型的错误；
利用该错误产生器来改变该控制器内的至少一元件的至少一参数，以产生该特定类型的错误；该至少一元件包括一时间控制器、一验证与错误回报单元、及/或一错误更正码解码器；
所述至少一特定类型的错误包括：错误更正码错误、抹除错误、写入错误、及/或数据传输错误。
2.根据权利要求1所述的方法，其特征在于，其另包含有：针对该特定类型的错误，验证该闪存的控制器的错误管理机制。
3.根据权利要求1所述的方法，其特征在于，其另包含有：
利用位于该错误产生模块之外的一特定元件随机地触发该触发步骤所触发的运作；或
利用该特定元件依据一预定排程触发该触发步骤所触发的运作。
4.根据权利要求1所述的的方法，其特征在于，该方法另包含有：
利用该错误产生器随机地触发该触发步骤所触发的运作；或
利用该错误产生器依据一预定排程触发该触发步骤所触发的运作。
5.根据权利要求1所述的方法，其特征在于，其中该错误产生模块包含一计时器；以及该方法另包含有：
利用该计时器进行计时控制；以及
利用该错误产生器依据该计时器的计时控制来产生和时间相关的错误或调整产生错误的时间点。
6.根据权利要求1所述的方法，其特征在于，其中该错误产生模块包含一修改单元；以及该方法另包含有：
利用该错误产生器来产生错误；以及利用该修改单元依据该错误产生器所产生的错误来改变该闪存与该控制器之间的讯号，以产生该特定类型的错误。
7.根据权利要求1所述的方法，其特征在于，该错误产生器为可编程错误产生器。
8.一种记忆装置的控制器，该控制器用来存取一闪存，该闪存包含多个区块，其特征在于，该控制器包含有：
一错误产生模块，用来产生错误；
一触发模块，用于触发该错误产生模块主动地产生至少一特定类型的错误，以增加对应于该特定类型的错误发生率；
进一步的，该错误产生模块包含一错误产生器，利用该错误产生器迫使该控制器内的至少一元件回报该特定类型的错误；
利用该错误产生器来改变该控制器内的至少一元件的至少一参数，以产生该特定类型的错误；该至少一元件包括一时间控制器、一验证与错误回报单元、及/或一错误更正码解码器；
所述至少一特定类型的错误包括：错误更正码错误、抹除错误、写入错误、及/或数据传输错误。
9.根据权利要求8所述的控制器，其特征在于，该控制器针对该特定类型的错误，验证该控制器的错误管理机制。
10.根据权利要求8所述的控制器，其特征在于，该控制器利用位于该错误产生模块之外的一特定元件随机地触发该触发步骤所触发的运作、或利用该特定元件依据一预定排程触发该触发步骤所触发的运作。
11.根据权利要求8所述的控制器，其特征在于，该控制器利用该错误产生器随机地触发该触发步骤所触发的运作、或利用该错误产生器依据一预定排程触发该触发步骤所触发的运作。
12.根据权利要求8所述的控制器，其特征在于，其中该错误产生模块包含一计时器；该错误产生模块利用该计时器进行计时控制，并利用该错误产生器依据该计时器的计时控制来产生和时间相关的错误或调整产生错误的时间点。
13.根据权利要求8所述的控制器，其特征在于，其中该错误产生模块包含一修改单元；以及该错误产生模块利用该错误产生器来产生错误，并利用该修改单元依据该错误产生器所产生的错误来改变该闪存与该控制器之间的讯号，以产生该特定类型的错误。
14.根据权利要求8所述的控制器，其特征在于，该错误产生器为可编程错误产生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910204794.2A CN102033791B (zh) | 2009-09-25 | 2009-09-25 | 提升闪存的控制器的验证效率的方法、记忆装置及控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910204794.2A CN102033791B (zh) | 2009-09-25 | 2009-09-25 | 提升闪存的控制器的验证效率的方法、记忆装置及控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102033791A CN102033791A (zh) | 2011-04-27 |
| CN102033791B true CN102033791B (zh) | 2014-04-30 |
Family
ID=43886722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910204794.2A Active CN102033791B (zh) | 2009-09-25 | 2009-09-25 | 提升闪存的控制器的验证效率的方法、记忆装置及控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102033791B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI650763B (zh) * | 2018-05-14 | 2019-02-11 | 慧榮科技股份有限公司 | 用來進行記憶裝置的頁可用性管理之方法、記憶裝置及電子裝置以及頁可用性管理系統 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1287309A (zh) * | 1999-11-04 | 2001-03-14 | 深圳市中兴通讯股份有限公司 | 针对嵌入式系统的通用协议测试方法 |
| CN2874629Y (zh) * | 2005-10-28 | 2007-02-28 | 上海环达计算机科技有限公司 | 计算机测试的错误插入模拟装置 |
| CN101211285A (zh) * | 2006-12-29 | 2008-07-02 | 佛山市顺德区顺达电脑厂有限公司 | 内存错误仿真装置及其方法 |
-
2009
- 2009-09-25 CN CN200910204794.2A patent/CN102033791B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1287309A (zh) * | 1999-11-04 | 2001-03-14 | 深圳市中兴通讯股份有限公司 | 针对嵌入式系统的通用协议测试方法 |
| CN2874629Y (zh) * | 2005-10-28 | 2007-02-28 | 上海环达计算机科技有限公司 | 计算机测试的错误插入模拟装置 |
| CN101211285A (zh) * | 2006-12-29 | 2008-07-02 | 佛山市顺德区顺达电脑厂有限公司 | 内存错误仿真装置及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102033791A (zh) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10802728B2 (en) | Storage device and operating method of storage device | |
| KR101970450B1 (ko) | 솔리드 스테이트 드라이브에서 하위 페이지 데이터 복구를 위한 시스템 및 방법 | |
| US9703627B2 (en) | Error correction code unit, self-test method and associated controller applied to flash memory device for generating soft information | |
| US8902671B2 (en) | Memory storage device, memory controller thereof, and method for programming data thereof | |
| TWI512742B (zh) | 非揮發性快閃記憶體擦除異常存儲塊修復方法和裝置 | |
| CN103578565A (zh) | 一种NAND Flash存储芯片的校验方法及装置 | |
| TWI545582B (zh) | 存取快閃記憶體中儲存單元的方法以及使用該方法的裝置 | |
| US20180101303A1 (en) | Data Storage Device and Data Writing Method Thereof | |
| US7543104B2 (en) | Non-volatile semiconductor device for use in memory card and memory system | |
| CN109215713A (zh) | 存储器系统和操作半导体存储器装置的方法 | |
| CN102646453A (zh) | NandFlash控制器中错误校正码模块的测试方法及系统 | |
| CN106548802B (zh) | 固态存储装置及其相关读取控制方法 | |
| CN106802837A (zh) | 一种更新错误检测和纠正ecc码的方法及装置 | |
| CN105468471A (zh) | 固态存储装置及其错误更正方法 | |
| TWI442406B (zh) | 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器 | |
| CN203311409U (zh) | 一种Nand Flash的坏列管理装置 | |
| CN102033791B (zh) | 提升闪存的控制器的验证效率的方法、记忆装置及控制器 | |
| US20120159280A1 (en) | Method for controlling nonvolatile memory apparatus | |
| CN110473584B (zh) | 固态储存装置中已抹除区块的再验证方法 | |
| CN113470723B (zh) | 读重试测试方法、装置、可读存储介质及电子设备 | |
| CN105278866A (zh) | 固态储存装置及其错误更正控制方法 | |
| CN110444244B (zh) | 存储设备读错误纠错能力的测试装置 | |
| US11361221B2 (en) | Method of training artificial intelligence to estimate lifetime of storage device | |
| CN104217757B (zh) | 非易失性存储器的编程方法 | |
| CN111324291B (zh) | 一种存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |