CN102032000B - 基于pc104总线的汽轮机状态数据获取装置 - Google Patents

Abstract

基于PC104总线的汽轮机状态数据获取装置，包括控制器、A/D转换模块、电源模块，控制器通过PC104总线与工业控制主机连接，控制器内部设置有将采集自汽轮机转子的键相信号转换成N倍频率的倍频信号的键相倍频模块、A/D转换控制模块、FIFO存储器、PC104通讯模块，所述A/D转换模块的输入端连接采集自汽轮机转子的多路振动信号，所述键相倍频模块的输出端与A/D转换控制模块相连，A/D转换控制模块在倍频信号触发下对多路振动信号进行整周期等相位采样并控制A/D转换模块对采样信号进行A/D转换，A/D转换控制模块的输出端连接所述FIFO存储器，FIFO存储器通过FIFO读写控制模块与PC104通讯模块连接。本发明优点：体积小、电路精简、集成度高、可靠性高。

Description

基于PC104总线的汽轮机状态数据获取装置

技术领域

本发明涉及一种对汽轮机转子振动信号进行采样从而获取汽轮机运行状态的数据获取装置。

背景技术

汽轮机是电力行业的核心设备，它的运行状况影响着工业生产和人们的日常生活，一旦出现故障就可能引起连锁反应，导致人们的正常工作和生活都无法进行，从而造成巨大的经济损失，甚至还会引起严重的灾难性人员伤亡事故。为了提高汽轮机运行的稳定性、可靠性、安全性及使用效率和寿命，避免造成重大事故和影响社会生产，有必要对汽轮机的运行状态进行实时监测和故障诊断。而这里首先要解决的问题是如何获取汽轮机的运行状态数据的问题。目前用于汽轮机状态数据获取的装置有不少，但是多数数据获取装置采用分立数字电子元器件来实现，存在体积大，电路复杂，可靠性低等不足。而目前汽轮发电机组状态监测系统正朝着小型分布式的趋势发展，为了适应这种发展趋势，有必要对现有的汽轮机状态数据获取装置进行改进。

发明内容

为了解决现有的汽轮机状态数据获取装置的上述不足，本发明提供一种体积小、电路精简、集成度高、可靠性高的基于PC104总线的汽轮机状态数据获取装置，

本发明采用的技术方案如下：

基于PC104总线的汽轮机状态数据获取装置，包括控制器、A/D转换模块、给控制器和A/D转换模块提供稳压电源的电源模块，所述控制器通过PC104总线与工业控制主机连接，控制器内部设置有将采集自汽轮机转子的键相信号转换成N倍频率的倍频信号的键相倍频模块(N为2的正整数次方)、对所述A/D转换模块进行读写控制的A/D转换控制模块、FIFO存储器、对FIFO存储器进行读写控制的FIFO读写控制模块、以及与PC104总线通讯连接的PC104通讯模块，所述A/D转换模块的输入端连接采集自汽轮机转子的多路振动信号，A/D转换模块的输出端与A/D转换控制模块之间连接有A/D转换的控制信号线和数据信号线，所述键相倍频模块的输出端与A/D转换控制模块相连，A/D转换控制模块在所述倍频信号触发下对多路振动信号进行整周期等相位采样并通过控制信号线控制A/D转换模块对采样信号进行A/D转换，A/D转换后的数据通过数据信号线传输至A/D转换控制模块中，A/D转换控制模块的输出端连接所述FIFO存储器，所述FIFO存储器通过FIFO读写控制模块与PC104通讯模块连接，FIFO读写控制模块将A/D转换后的数据写入FIFO存储器中；

所述PC104通讯模块包括对工业控制主机发送的PC104总线读地址进行译码以确定所读寄存器位置的读地址译码模块、对工业控制主机发送的PC104总线写地址进行译码以确定所写寄存器位置的写地址译码模块、以及对读、写控制信号进行处理并实时向工业控制主机反映当前操作状态的读写控制模块；该读写控制模块与所述FIFO读写控制模块通讯连接。

进一步，所述FIFO读写控制模块通过配置模块与PC104通讯模块中的读写控制模块连接，所述配置模块用于协调PC104总线与FIFO存储器之间的读、写操作，当FIFO存储器未满时，PC104总线查询FIFO存储器的满、空状态，当FIFO存储器满时，PC104总线可以对FIFO存储器进行读操作，直到将FIFO存储器中的数据读空。

更进一步，所述FIFO存储器包括第一FIFO存储器、第二FIFO存储器，所述FIFO读写控制模块对第一FIFO存储器、第二FIFO存储器采用乒乓读写控制：当第一FIFO存储器写满时，读第一FIFO存储器，并向第二FIFO存储器中写入数据；当第一FIFO存储器读空、第二FIFO存储器写满时，切换读写第一、第二FIFO存储器，即读第二FIFO存储器，并向第一FIFO存储器中写入数据，如此交替进行。上述双FIFO存储器的乒乓读写控制，与单FIFO存储器的读、写操作相比，提高了FIFO存储器的读、写效率，从而提高了数据采集的速度。

进一步，所述键相倍频模块由N分频器、32位加法计数器、周期线性预测器以及减法计数器构成。键相倍频模块可以对采集自汽轮机转子的键相信号进行N倍频以产生倍频信号，N为2的正整数次方且可以根据实际需要设置，得到的倍频信号可以用于振动信号的整周期等相位采样控制。

优选的，所述电源模块包括给所述控制器、A/D转换模块、电平转换模块提供稳压电源的稳压模块，以及给所述稳压模块提供电源输入的DC-DC电源模块。

所述控制器带有可设置寄存器基地址的拨码开关以及可指示控制器运行状态的状态指示灯。

优选的，所述PC104总线与控制器之间设置有电平转换模块。

优选的，所述控制器采用Altera公司的Cyclone系列FPGA主控芯片，型号为EP1C6Q240。

所述键相信号有一路，模拟信号有16路。对应的，所述A/D转换模块采用两片8通道同步采集的高速A/D转换芯片Max1320，最大采样通道数为16，转换精度为14位。

本发明的技术构思在于：设计基于PC104总线的多通道同步整周期数据采集装置，键相倍频模块实现对键相信号的N倍频(N为2的正整数次方)，输出的倍频信号与A/D转换控制模块相连，A/D转换控制模块在倍频信号的触发下，可以实现对多路振动信号的整周期等相位采样和A/D转换控制，A/D转换模块进行模/数转换后的数据由A/D转换控制模块读取并在FIFO读写控制模块的控制下将数据写入FIFO存储器，FIFO读写控制模块用于对FIFO存储器的读写控制，该FIFO读写控制模块与PC104通讯模块连接，实现与PC104总线的通讯，通过PC104总线将FIFO存储器中的数据上传至工业控制主机中进行分析处理，以获得汽轮机的运行状态，从而对汽轮机进行实时监测和故障诊断；另外，键相倍频模块和FIFO存储器集成在控制器内部，有效地减小了电路的体积，提高了电路集成度和可靠性，便于携带和维护。

本发明的有益效果为：

(1)按照PC104总线规范设计，由于PC104是并行总线，使得硬件电路的体较小；适用范围广，除可与具有PC104总线接口的主板相连之外，还可以与具有ISA总线接口的工业控制计算机相连，非常适用于工业现场，且具有低功耗、低成本、高可靠性、编程调试方便等特点。

(2)将键相倍频模块和FIFO存储器集成在控制器内部，与传统的采用分立式元器件，键相倍频模块和FIFO存储器作为独立元器件设置于控制器外部相比，提高了电路的集成度，装置体积减小，同时也减小了电路的开销。

(3)A/D转换模块的电源与控制器的引脚供电电源兼容，是由同一稳压模块提供，这样，省去了A/D转换芯片与控制器引脚之间由于电平不匹配而增加的电平转换芯片，为硬件电路节省了空间，也降低了装置的功耗。

(4)采用了两片高速多通道同步采集的A/D转换芯片，最大可以实现对16个通道振动信号的同步整周期等相位采样控制，完全能满足工业现场单机状态数据获取的需求。

附图说明

图1为本发明实施例的硬件框图；

图2为本发明实施例的控制软件框图；

图3为本发明实施例的A/D转换模块的电路连接图；

图4为本发明实施例的A/D转换模块的控制时序图；

图5为本发明实施例的键相倍频模块的倍频信号发生原理图。

具体实施方式

参照图1-5：基于PC104总线10的汽轮机状态数据获取装置，包括控制器4、A/D转换模块3、给控制器4和A/D转换模块3提供稳压电源的电源模块，以及键相信号输入端1，模拟信号输入端2，所述控制器4通过PC104总线10与工业控制主机11连接，控制器4内部设置有将采集自汽轮机转子的键相信号转换成N倍频率的倍频信号的键相倍频模块6(N为2的正整数次方)、对所述A/D转换模块3进行读写控制的A/D转换控制模块12、FIFO存储器14、对FIFO存储器14进行读写控制的FIFO读写控制模块13、以及与PC104总线10通讯连接的PC104通讯模块，所述A/D转换模块3的输入端连接采集自汽轮机转子的多路振动信号，之间连接有A/D转换的控制信号线和数据信号线，所述键相倍频模块6的输出端与A/D转换控制模块12相连，A/D转换控制模块12在所述倍频信号触发下对多路振动信号进行整周期等相位采样并通过控制信号线控制A/D转换模块3对采样信号进行A/D转换，A/D转换后的数据通过数据信号线传输至A/D转换控制模块12中，A/D转换控制模块12的输出端连接所述FIFO存储器14，所述FIFO存储器14通过FIFO读写控制模块13与PC104通讯模块19连接，FIFO读写控制模块13将A/D转换后的数据写入FIFO存储器14中；

所述PC104通讯模块19包括对工业控制主机11发送的PC104总线10读地址进行译码以确定所读寄存器位置的读地址译码模块16、对工业控制主机11发送的PC104总线10写地址进行译码以确定所写寄存器位置的写地址译码模块18、以及对读、写控制信号进行处理并实时向工业控制主机11反映当前操作状态的读写控制模块17；该读写控制模块17与所述FIFO读写控制模块13通讯连接。

所述FIFO读写控制模块13通过配置模块与PC104通讯模块中的读写控制模块17连接，所述配置模块用于协调PC104总线10与FIFO存储器14之间的读、写操作，当FIFO存储器14未满时，PC104总线10查询FIFO存储器14的满、空状态，当FIFO存储器14满时，PC104总线10可以对FIFO存储器14进行读操作，直到将FIFO存储器14中的数据读空。

所述键相倍频模块由N分频器、32位加法计数器、周期线性预测器以及减法计数器构成。键相倍频模块可以对采集自汽轮机转子的键相信号进行N倍频以产生倍频信号，N为2的正整数次方且可以根据实际需要设置，得到的倍频信号可以用于振动信号的整周期等相位采样控制。

所述电源模块包括给所述控制器4、A/D转换模块3、电平转换模块9提供稳压电源的稳压模块51，以及给所述稳压模块51提供电源输入的DC-DC电源模块2。

所述控制器4带有可设置寄存器基地址的拨码开关8以及可指示控制器4运行状态的状态指示灯7。所述PC104总线10与控制器4之间设置有电平转换模块9。

所述控制器4采用Altera公司的Cyclone系列FPGA主控芯片，型号为EP1C6Q240。所述A/D转换模块3采用两片8通道同步采集的高速A/D转换芯片Max1320，最大采样通道数为16，转换精度为14位。

以下从硬件和控制软件两部分对本实施例进行详尽阐述。

1、硬件部分

汽轮机状态数据获取装置采用DC-DC电源模块作为电路的供电装置，通过稳压模块产生各个芯片所需的工作电压，以FPGA主控芯片作为电路的控制器4，键相信号输入端1直接与FPGA主控芯片相连，模拟信号输入端2则与A/D转换芯片相连，A/D转换芯片的数据线和控制线与FPGA的引脚相连，拨码开关8和状态指示灯7由FPGA主控芯片的引脚控制，FPGA主控芯片与PC104总线10之间有电平转换芯片进行电压转换以匹配两者的电平。将装置插入工业控制主机11的PC104插槽，在主机软件的控制下，该装置可以循环采集汽轮机转子的键相信号和多路振动信号，以监测汽轮机的运行状况。

如图4所示，A/D转换芯片使用的信号线包括：片选信号CS、读信号RD、写信号WR、采样触发信号CONVST、所有通道转换完毕信号EOLC1及数据线DATA0-DATA13，A/D转换芯片的读写时序如图5所示。

2、控制软件部分

如图2所示，本实施例基于PC104总线10的汽轮机状态数据获取装置，控制器4为FPGA主控芯片，其控制软件是按照模块化的思想设计开发的，采用VHDL语言及原理图方式编程，软件主要包括以下几个模块：键相倍频模块6、A/D转换控制模块12、FIFO读写控制模块13、FIFO存储器14、配置模块15、读地址译码模块16、读写控制模块17、写地址译码模块18。各模块的功能如下：

(1)键相倍频模块6

该模块的作用是根据输入的键相信号，按照设定的倍频系数N，产生键相信号的N倍频信号，该倍频信号用于触发振动信号的整周期等相位采样控制。键相倍频模块6的工作原理如图5所示，在键相信号Keysig的一个周期内，倍频信号MulFre产生N个倍频脉冲。

(2)A/D转换控制模块12

该模块的作用是对A/D转换芯片进行控制，采用双进程状态机来实现。主进程为时序进程，次进程为组合进程。时序进程控制当前状态的跳变，次进程控制当前状态的输出及下一状态。A/D转换的控制时序如图4所示，在开启A/D转换前，首先对A/D转换芯片进行初始化工作。当片选信号CS及写信号WR为低电平时，向A/D转换芯片写入需要进行转换的通道号，本卡中将通道数设置为8。设置好通道数后，发送CONVST低电平信号，启动A/D转换芯片进行采样和转换，然后等待大约16个时钟周期EOLC电平变低时，标志A/D转换完成，此时将片选信号CS拉低，向A/D转换芯片连续发送8个RD低电平读信号，将A/D芯片中的转换数据读进FPGA作保存和处理。该模块可以实现对16个通道的模拟信号进行同步整周期等相位采样控制。

(3)FIFO读写控制模块13

该模块主要实现对FIFO存储器14的乒乓读写控制，所述FIFO存储器14包括宽度为16位，深度为1024的第一FIFO存储器14、第二FIFO存储器14，FIFO读写控制模块13对第一FIFO存储器14、第二FIFO存储器14实现乒乓读写控制，所述FIFO读写控制模块13中定义了相关信号线，包括读FIFO允许信号、写FIFO允许信号、读写时钟信号、异步清零信号、FIFO满信号、FIFO空信号、FIFO数据量寄存器等等，采用状态机来切换读写的FIFO存储器14。FIFO读写控制模块13对第一FIFO存储器14、第二FIFO存储器14采用如下的乒乓读写控制：当第一FIFO存储器14写满时，读第一FIFO存储器14，并向第二FIFO存储器14中写入数据；当第一FIFO存储器14读空、第二FIFO存储器14写满时，切换读写第一、第二FIFO存储器14，即读第二FIFO存储器14，并向第一FIFO存储器14中写入数据，如此交替进行。上述双FIFO存储器14的乒乓读写控制，与单FIFO存储器14的读、写操作相比，提高了FIFO存储器14的读、写效率，从而提高了数据采集的速度。

(4)FIFO存储器14

该模块使用的是Altera的宏功能模块，定义宽度为16位，深度为1024的FIFO存储器14元件。

(5)配置模块15

该模块主要是协调PC104总线10的读、写操作与FIFO寄存器的读、写操作。当FIFO存储器14未满时，PC104总线10查询FIFO存储器14的满、空状态；当FIFO存储器14满时，PC104总线10可以对FIFO存储器14进行读操作，直到将FIFO存储器14中的数据读空。

(6)读地址译码模块16

该模块的作用是对主机发送的PC104总线10读地址进行译码，确定所读寄存器的位置，包括状态寄存器、数据寄存器和工作模式寄存器等等，寄存器的地址由基地址加偏移地址构成，假设装置的基地址设置成0X300，若状态寄存器的偏移地址为0X002，则状态寄存器的实际地址为0X302。

(7)读写控制模块17

该模块对读、写控制信号进行一定的处理并实时向主机反应装置的当前操作的状态。

(8)写地址译码模块18

该模块的作用是对主机发送的PC104总线10写地址进行译码，确定所写寄存器的位置，包括状态寄存器、工作模式寄存器等等，寄存器的地址同样由基地址加偏移地址构成。

本发明的工作过程如下：

(1)经调理后的一路键相信号和多路模拟信号连接到键相信号输入端1和模拟信号输入端2。

(2)键相信号输入端1直接与FPGA主控芯片的引脚相连，模拟信号输入端2与A/D转换芯片相连。

(3)键相信号输入到FPGA主控芯片内部后，通过键相倍频模块6产生倍频信号，用于触发振动信号的整周期等相位采样。

(4)主机向FPGA主控芯片通过PC104总线10发送初始化并启动A/D转换的命令，写地址译码模块18根据初始化命令和A/D启动命令来确定写操作寄存器的地址。

(4)A/D启动命令发送后，A/D转换芯片在FPGA主控芯片内部的A/D转换控制模块12的控制下，对各路振动信号进行A/D转换，A/D转换的结果为14位精度，通过14位并行的数据线传送给FPGA主控芯片。

(5)FPGA主控芯片内部的FIFO读写控制模块13将A/D转换的结果写入FIFO存储器14中。

(6)主机不断读取装置内部FIFO存储器14的满空状态，读地址译码模块16确定读地址为FIFO的状态寄存器，读写控制模块17对主机发送的读信号进行延时处理，且将Iocs16信号置低电平以指示此时为16位的读操作。

(7)当FIFO存储器14满时，配置模块15允许主机对FIFO存储器14进行读数据操作，主机循环读取FIFO存储器14中的数据，直到FIFO存储器14读空。

Claims (9)

1.基于PC104总线的汽轮机状态数据获取装置，包括控制器、A/D转换模块、给控制器和A/D转换模块提供稳压电源的电源模块，其特征在于：所述控制器通过PC104总线与工业控制主机连接，控制器内部设置有将采集自汽轮机转子的键相信号转换成N倍频率的倍频信号的键相倍频模块(N为2的正整数次方)、对所述A/D转换模块进行读写控制的A/D转换控制模块、FIFO存储器、对FIFO存储器进行读写控制的FIFO读写控制模块、以及与PC104总线通讯连接的PC104通讯模块，所述A/D转换模块的输入端连接采集自汽轮机转子的多路振动信号，A/D转换模块的输出端与A/D转换控制模块之间连接有A/D转换的控制信号线和数据信号线，所述键相倍频模块的输出端与A/D转换控制模块相连，A/D转换控制模块在所述倍频信号触发下对多路振动信号进行整周期等相位采样并通过控制信号线控制A/D转换模块对采样信号进行A/D转换，A/D转换后的数据通过数据信号线传输至A/D转换控制模块中，A/D转换控制模块的输出端连接所述FIFO存储器，所述FIFO存储器通过FIFO读写控制模块与PC104通讯模块连接，FIFO读写控制模块将A/D转换后的数据写入FIFO存储器中；

所述PC104通讯模块包括对工业控制主机发送的PC104总线读地址进行译码以确定所读寄存器位置的读地址译码模块、对工业控制主机发送的PC104总线写地址进行译码以确定所写寄存器位置的写地址译码模块、以及对读、写控制信号进行处理并实时向工业控制主机反映当前操作状态的读写控制模块；该读写控制模块与所述FIFO读写控制模块通讯连接。

2.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述FIFO读写控制模块通过配置模块与PC104通讯模块中的读写控制模块连接，所述配置模块用于协调PC104总线与FIFO存储器之间的读、写操作，当FIFO存储器未满时，PC104总线查询FIFO存储器的满、空状态，当FIFO存储器满时，PC104总线可以对FIFO存储器进行读操作，直到将FIFO存储器中的数据读空。

3.如权利要求1或2所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述FIFO存储器包括第一FIFO存储器、第二FIFO存储器，所述FIFO读写控制模块对第一FIFO存储器、第二FIFO存储器采用乒乓读写控制：当第一FIFO存储器写满时，读第一FIFO存储器，并向第二FIFO存储器中写入数据；当第一FIFO存储器读空、第二FIFO存储器写满时，切换读写第一、第二FIFO存储器，即读第二FIFO存储器，并向第一FIFO存储器中写入数据，如此交替进行。

4.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述键相倍频模块由N分频器、32位加法计数器、周期线性预测器以及减法计数器构成。

5.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述电源模块包括给所述控制器、A/D转换模块、电平转换模块提供稳压电源的稳压模块，以及给所述稳压模块提供电源输入的DC-DC电源模块。

6.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述控制器带有可设置寄存器基地址的拨码开关以及可指示控制器运行状态的状态指示灯。

7.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述PC104总线与控制器之间设置有电平转换模块。

8.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述控制器采用Altera公司的Cyclone系列FPGA主控芯片，型号为EP1C6Q240。

9.如权利要求1所述基于PC104总线的汽轮机状态数据获取装置，其特征在于：所述A/D转换模块采用两片8通道同步采集的高速A/D转换芯片Max1320，最大采样通道数为16，转换精度为14位。

Images