CN102023909A - 主机板侦错系统及其外接侦错板 - Google Patents

主机板侦错系统及其外接侦错板 Download PDF

Info

Publication number
CN102023909A
CN102023909A CN2009101691152A CN200910169115A CN102023909A CN 102023909 A CN102023909 A CN 102023909A CN 2009101691152 A CN2009101691152 A CN 2009101691152A CN 200910169115 A CN200910169115 A CN 200910169115A CN 102023909 A CN102023909 A CN 102023909A
Authority
CN
China
Prior art keywords
motherboard
power
management chip
compilation unit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101691152A
Other languages
English (en)
Inventor
金志仁
周盟森
江颖范
张鉴炽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN2009101691152A priority Critical patent/CN102023909A/zh
Publication of CN102023909A publication Critical patent/CN102023909A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种主机板侦错系统,包括一外接侦错板及一主机板。主机板具有一开机管理芯片。当主机板经历未开机状态至组件驱动状态时,开机管理芯片用以管理不同电压电源的启动时机、收集主机板的多个状态信息,以及检查这些状态信息及电源启动是否有误。外接侦错板包括一编译单元、一连接单元及一信息阅读接口。连接单元可插拔地设于主机板上。当开机管理芯片通知外接侦错板自开机管理芯片读取一错误信息时,编译单元转换错误信息为一人工可解读信息,并由信息阅读接口对外输出。本发明还涉及一种主机板侦错板。

Description

主机板侦错系统及其外接侦错板
技术领域
本发明是有关于一种电路板侦错装置,特别是有关于一种主机板侦错系统。
背景技术
现今电子产品均具一主机板(Motherboard),主机板由许多电子组件与电路板所构成,电子组件组装于电路板上,并经由电路板的内部线路来彼此电性连接。在电子产品的生产过程中,业者会对这些电子产品的主机板进行测试,之后才对通过测试的主机板进行下一阶段的制程,以避免制程误差累积,并提高整体制程良率。
以计算机所用的主机板为例,为了测试主机板的供电状态,通常会于主机板上设有多个(15-20个)专用于硬件测试的LED(Light Emitting Diode)灯件,当计算机开机而进行硬件测试时,透过这些LED灯件的明或灭来表示电源的启动是否正常,进而顺利地进行后续的测试程序。
然而,这些LED灯件占有一定比例的整体成本,包括备料成本、材料成本、组装焊接成本、测试成本以及人事成本。而且这些LED灯件分布于主机板上也占用主机板上相当多的空间,提高了电路布局的复杂度。同时,也增加了许多产线测试时间的花费。
如此,如何研发出一种主机板侦错系统,既可顺利地进行开机的硬件测试,又可免除测试用LED灯件的配置,去除上述的不便及困扰,实乃相关业者目前刻不容缓的一重要课题。
发明内容
有鉴于此,本发明一目的在于揭露一种主机板侦错系统及其外接侦错板,通过主机板上所配置的开机管理芯片提供主机板错误信息,使得检测人员不须在主机板上使用除错法进行大规模的检测,即可确实地找出主机板发生错误的组件及位置,以降低检测时间及人事成本。
本发明另一目的在于通过此种外接侦错板与开机管理芯片的连接,免除测试用LED灯件的配置,大幅降低上述测试用LED灯件的数量、成本、电路布局的复杂度及占用空间等。另外,开机管理芯片不需控制LED灯件的脚位亦可节省,或做为其它用途使用,亦可降低硬件成本。
此种主机板侦错系统在一实施方式中包括一外接侦错板及一主机板。主机板具有一开机管理芯片,当主机板经历一未开机状态、一开机状态、一BIOS(Basic Input/Output System)检查状态以及一组件驱动状态时,开机管理芯片依据一电源供电顺序,管理不同电压电源的启动时机、定期收集主机板的多个系统状态信息,并检查这些系统状态信息及这些电源的启动是否有误。外接侦错板包括一编译单元、一连接单元及一信息阅读接口。连接单元可插拔地设于主机板上,并在插设于主机板时,形成编译单元与开机管理芯片的电性连接。信息阅读接口电性连接编译单元,其中当开机管理芯片检查有误时,通知外接侦错板自开机管理芯片读取一错误信息,编译单元转换错误信息为一人工可解读信息,并由信息阅读接口对外输出人工可解读信息。
本发明的一实施例中,开机管理芯片为一种输入输出控制芯片或一种复杂可编程逻辑器组件。
本发明的一实施例中,主机板侦错系统还包括一对照表模块,对照表模块位于外接侦错板中,电性连接编译单元,其中对照表模块具有多个以供编译单元比对错误信息的人工可解读信息。
本发明的另一实施例中,开机管理芯片包括连接此连接单元的之一供电脚位、一侦测脚位、一模式表示脚位、一频率震荡脚位及一信号传输脚位。频率震荡脚位提供一特定频率。信号传输脚位提供外接侦错板传输错误信息的管道。供电脚位提供外接侦错板所需的电源。侦测脚位侦测外接侦错板是否电性连接主机板。模式表示脚位利用高准位状态或低准位状态的变化提供外接侦错板是否可读取错误信息的信息。
此实施例中,开机管理芯片与编译单元之间遵守一通讯协议。通讯协议包括一写入模式及一读取模式,通讯协议于写入模式下具有一表头字段、一模式表示字段、一记录地址字段、一开机管理芯片地址字段、一检查字段,其中模式表示字段用以放置写入模式或读取模式的代号,通讯协议于写入模式下具有一表头字段、一模式表示字段、一记录地址字段、一开机管理芯片地址字段、一可读取标记字段及一检查字段,其中可读取标记字段为用以放置通知编译单元前来读取错误信息的数据。
本发明的又一实施例中,主机板侦错系统还包括一专家系统模块,专家系统模块设于一计算机装置,计算机装置活动地电性连接编译单元,其中编译单元传递人工可解读信息至专家系统模块。
本发明的另一实施方式中揭露一种主机板的侦错板,此侦错板适用于解读一主机板的一开机管理芯片所检查出的错误信息,开机管理芯片在主机板经一未开机状态至一组件驱动状态时,分别依据一电源供电顺序,管理不同电压电源的启动时机、定期收集主机板的多个系统状态信息,以及检查系统状态信息及电源的启动时机是否有误。
此侦错板包括一连接单元、一信息阅读接口及一编译单元。连接单元可插拔地设于主机板上。编译单元电性连接信息阅读接口,编译单元并于连接单元插设于主机板时,与开机管理芯片电性连接,其中当开机管理芯片检查系统状态信息及电源的启动有误时,通知外接侦错板至开机管理芯片读取一错误信息,编译单元转换错误信息为一人工可解读信息,并由信息阅读接口对外输出人工可解读信息。
综上所述,本发明一来省去大规模的主机板检测,即可确实地找出主机板发生错误的组件及位置,以降低检测时间及人事成本,二来免除测试用LED灯件的配置,进而大幅降低成本、电路布局的复杂度及占用空间等。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,所附附图的详细说明如下:
图1绘示本发明主机板侦错系统在一实施例下的方块示意图;
图2A-图2B绘示本发明主机板侦错系统在另一实施例下的一通讯协议在一写入模式及一读取模式下的封包格式示意图;
图3绘示本发明主机板侦错系统在此实施例下的操作流程图。
【主要组件符号说明】
100:主机板侦错系统        400、400’:封包格式
200:外接侦错板      410:表头字段
210:编译单元        420:模式表示字段
220:第一连接单元    430:记录地址字段
230:第二连接单元    440:开机管理芯片地址字段
240:对照表模块      450:检查字段
250:信息阅读接口    460:可读取标记字段
300:主机板          500:计算机装置
301:暂存区          501:第二连接接口
302:第一连接接口    510:专家系统模块
310:开机管理芯片    A:未开机状态
311:供电脚位        B:开机状态
312:侦测脚位        C:BIOS检查状态
313:模式表示脚位    D:组件驱动状态
314:频率震荡脚位    步骤:11~14、21~23、31~33及41~43
315:信号传输脚位
具体实施方式
以下将以附图及详细说明清楚说明本发明的精神,如熟悉此技术的人员在了解本发明的实施例后,当可由本发明所教示的技术,加以改变及修饰,其并不脱离本发明的精神与范围。
如图1所示,图1绘示本发明主机板300侦错系统在一实施例下的方块示意图。本发明揭露一种主机板侦错系统100。此种主机板侦错系统100包括一外接侦错板200及一主机板300。
本发明的一实施方式中,主机板300,例如为一计算机主板,其上设有一开机管理芯片310(例如,输入/输出控制芯片,I/O controller,或复杂可编程逻辑器组件,CPLD,complex programmable logic device),当主机板300经历一未开机状态、一开机状态、一BIOS检查状态以及一组件驱动状态时,开机管理芯片310的主要为(1)依据一电源供电顺序,管理不同电压电源的启动时机、(2)在上述不同状态下,定期收集主机板300的多个系统状态信息,以及(3)检查这些系统状态信息及这些启动事件是否有误,并在检查有误时,产生一错误信息并存于一暂存区301中,以提供外接侦错板200前来读取,其中错误信息,例如为一16进制码的数据,为人工无法辨识的数据。
需说明的是“未开机状态”是指此主机板300已被提供一待机电源(例如其插头已插入市电的插座),但由于计算机装置500尚未按下启动开关,而未进行开机程序的状态、“开机状态”是指此主机板300已被按下启动开关,正在进行开机程序的状态、“BIOS检查状态”是指此主机板300已进入BIOS检查,以及“组件驱动状态”是指此主机板300已完成BIOS检查,并陆续启动主机板300所侦测到的组件(例如:硬盘、接口卡等),并称完成系统开机。
外接侦错板200可活动地连接于主机板300上,包括一编译单元210(例如微控制器MCU等)、一第一连接单元220、一第二连接单元230、一对照表模块240及一信息阅读接口250(例如显示屏幕等)。第一连接单元220可插拔地与主机板300的一第一连接接口302(例如1X6的规格接脚)进行连接。编译单元210分别电性连接第一连接单元220、第二连接单元230、暂存区301、对照表模块240及信息阅读接口250,当第一连接单元220插设于第一连接接口302上时,编译单元210与开机管理芯片310形成电性连接,以供信息互通。编译单元210负责自开机管理芯片310的暂存区301中读取上述的错误信息,并经第一连接单元220传回外接侦错板200。此外,对照表模块240具有多个以供编译单元210比对错误信息的人工可解读信息,使得编译单元210可比对错误信息与对照表模块240,将错误信息转换为一人工可解读信息,并由信息阅读接口250对外输出此人工可解读信息,以供人员阅读。
此实施例中,开机管理芯片310可在产生错误信息时,通知编译单元210目前发现错误,并通知编译单元210前来暂存区301中读取错误信息。
如图2A-图2B所示,图2A-图2B绘示本发明主机板侦错系统100在另一实施例下的一通讯协议在一写入模式及一读取模式下的封包格式示意图。为避免产生冲突,开机管理芯片310与编译单元210之间遵守一通讯协议,并在一写入模式(read mode)及一读取模式(write mode)下,提供不同字段数据的封包格式400、400’,例如写入模式的封包格式400中具有一表头字段410(preamble)、一模式表示字段420(Operation mode)、一记录地址字段430(Register Address.)、一开机管理芯片地址字段440(system address)、一检查字段450(data valid),其中模式表示字段420用以放置例如“0”(写入模式)或“1”(读取模式)的代号。记录地址字段430用以放置代号数据,例如“000”(开机状态)、“001”(BIOS检查状态)等。
例如读取模式的封包格式400’中具有一表头字段410(preamble)、一模式表示字段420(Operation mode)、一记录地址字段430(Register Address.)、一开机管理芯片地址字段440(system address)、一可读取标记字段460(Acknowledge)以及一检查字段450(data valid),其中模式表示字段420、记录地址字段430如上,可读取标记字段460为通知编译单元210前来读取错误信息的依据。
复见图1所示,此实施例中,上述的开机管理芯片310具多个接脚,其中至少还具有一供电脚位311、一侦测脚位312(Analyzer Enable Pin)、一模式表示脚位313(MD mode Pin)、一频率震荡脚位314(Management Data Clock Pin)及一信号传输脚位315(Management Data Input/output Pin),这些脚位分别延伸至第一连接接口302。利用这些供电脚位311的电压的改变,以达成符合上述通讯协议的表示。
其中,供电脚位311用以提供外接侦错板200所需的电源。侦测脚位312用以侦测外接侦错板200的第一连接单元220是否电性连接第一连接接口302。模式表示脚位313利用高准位状态或低准位状态的变化提供外接侦错板200是否可读取错误信息的信息,例如高准位状态代表了可读取错误信息的依据。频率震荡脚位314提供特定频率(32-400K),以及信号传输脚位315提供数据传输(例如错误信息)的管道。
此外,复见图1所示,主机板侦错系统100还包括一专家系统模块510,专家系统模块510通常设于一计算机装置500(NB或PC)中,计算机装置500的一第二连接接口501(例如USB规格)活动地连接第二连接单元230,当第二连接单元230插设于第二连接接口501上时,编译单元210与专家系统模块510形成电性连接,以供信息互通,且计算机装置500提供外接侦错板200适当的电源。
当人员不经信息阅读接口250阅读此人工可解读信息时,编译单元210将人工可解读信息,经第二连接单元230传至专家系统模块510,经专家系统模块510依据此人工可解读信息,提供主机板300确实的错误发生位置。此外,计算机装置500尚可透过第二连接单元230更新对照表模块240的数据。
如图1及图3所示,图3绘示本发明主机板侦错系统100在此实施例下的操作流程图。当外接侦错板200的第一连接单元220接上主机板300的第一连接接口302时,主机板300依据下列步骤进行:
A、进行“未开机状态”:
步骤(11)提供一待机电源:
此步骤中,当主机板300已被提供一待机电源(例如其插头已插入市电的插座)时,由于此计算机装置500尚未被按下启动开关,故尚未进行开机程序;
步骤(12)启动上述的开机管理芯片310:
此步骤中,主机板300依据此待机电源启动开机管理芯片310,开机管理芯片310便依据一电源供电顺序,管理不同电压电源的启动时机。
同时,开机管理芯片310通过供电脚位311提供外接侦错板200所需的电源,以及通过侦测脚位312侦测出外接侦错板200电性连接主机板300。
步骤(13)收集此时的状态信息:
此步骤中,开机管理芯片310便开始收集此时的状态信息,并存至暂存区301中,同时检查此系统状态信息及电源的启动时机是否有误,若是,进行步骤(14),否则,结束此步骤。
步骤(14)当检查有误时,通知编译单元210取得错误信息:
当检查有误时,开机管理芯片310便发出失败信号,使得通过模式表示脚位313的高准位状态,以通知外接侦错板200一“可读取错误信息”的信息,如此,外接侦错板200便可透过信号传输脚位315将错误信息传回外接侦错板200,进行上述的编译处理。
当外接侦错板200完成传回错误信息后,开机管理芯片310并回复模式表示脚位313至低准位状态。
B、进行“开机状态”:
步骤(21)启动开机程序:
此步骤中,当此主机板300已被按下启动开关后,此主机板300便进行开机程序的状态,此时,此主机板300便可被提供更多的电源,以进行一般的开机程序。
步骤(22)收集此时的状态信息:
此步骤中,开机管理芯片310便开始收集此时的状态信息,并存至暂存区301中,同时检查此系统状态信息及电源的启动时机是否有误,若是,进行步骤(23),否则,结束此步骤。
步骤(23)当检查有误时,通知编译单元210取得错误信息:
当检查有误时,开机管理芯片310便发出失败信号,使得通过模式表示脚位313的高准位状态,以通知外接侦错板200一“可读取错误信息”的信息,如此,外接侦错板200便可透过信号传输脚位315将错误信息传回外接侦错板200,进行上述的编译处理。
当外接侦错板200完成传回错误信息后,开机管理芯片310并回复模式表示脚位313至低准位状态。
C、进行“BIOS检查状态”
步骤(31)进行BIOS检查程序:
此步骤中,主机板300便读取BIOS程序,进行一般的POST(Power on selftest)检查。
步骤(32)收集此时的状态信息
此步骤中,开机管理芯片310便开始收集此时的状态信息,并存至暂存区301中,同时检查此系统状态信息及电源的启动时机是否有误,若是,进行步骤(33),否则,结束此步骤。
步骤(33)当检查有误时,通知编译单元210取得错误信息
当检查有误时,开机管理芯片310便发出失败信号,使得通过模式表示脚位313的高准位状态,以通知外接侦错板200一“可读取错误信息”的信息,如此,外接侦错板200便可透过信号传输脚位315将错误信息传回外接侦错板200,进行上述的编译处理。
当外接侦错板200完成传回错误信息后,开机管理芯片310并回复模式表示脚位313至低准位状态。
D、进行“组件驱动状态”
步骤(41)启动此主机板300所侦测的组件:
当此主机板300已完成BIOS检查,并陆续启动主机板300所侦测到的组件(例如:硬盘、接口卡等)。
步骤(42)收集此时的状态信息:
此步骤中,开机管理芯片310便开始收集此时的状态信息,并存至暂存区301中,同时检查此系统状态信息及电源的启动时机是否有误,若是,进行步骤(43),否则,结束此步骤。
步骤(43)当检查有误时,通知编译单元210取得错误信息:
当检查有误时,开机管理芯片310便发出失败信号,使得通过模式表示脚位313的高准位状态,以通知外接侦错板200一“可读取错误信息”的信息,如此,外接侦错板200便可透过信号传输脚位315将错误信息传回外接侦错板200,进行上述的编译处理。
综上所述,本发明一来省去大规模的主机板300检测,即可确实地找出主机板300发生错误的组件及位置,以降低检测时间及人事成本,二来免除测试用LED灯件的配置,进而大幅降低成本、电路布局的复杂度及占用空间等。另外,开机管理芯片310不需控制LED灯件的脚位亦可节省,或做为其它用途使用,亦可降低硬件成本。
本发明所揭露如上的各实施例中,并非用以限定本发明,任何熟悉此技术的人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (10)

1.一种主机板侦错系统,其特征在于,包括:
一主机板,具有一开机管理芯片,当该主机板经历一未开机状态、一开机状态、一BIOS检查状态以及一组件驱动状态时,该开机管理芯片依据一电源供电顺序,管理不同电压电源的启动时机、定期收集该主机板的多个系统状态信息,以及检查该些系统状态信息及该些电源的启动时机是否有误;以及
一外接侦错板,包括:
一编译单元;
一连接单元,可插拔地设于该主机板上,并在插设于该主机板时,形成该编译单元与该开机管理芯片的电性连接;以及
一信息阅读接口,电性连接该编译单元,
其中当该开机管理芯片检查有误时,通知该外接侦错板自该开机管理芯片读取一错误信息,该编译单元转换该错误信息为一人工可解读信息,并由该信息阅读接口对外输出该人工可解读信息。
2.根据权利要求1所述的主机板侦错系统,其特征在于,该外接侦错板还包括一对照表模块,该对照表模块电性连接该编译单元,其中该对照表模块具有多个以供该编译单元比对该错误信息的人工可解读信息。
3.根据权利要求1所述的主机板侦错系统,其特征在于,该开机管理芯片包括:
一频率震荡脚位,连接该连接单元,并提供一特定频率;以及
一信号传输脚位,连接该连接单元,并提供该外接侦错板传输该错误信息的管道。
4.根据权利要求3所述的主机板侦错系统,其特征在于,该开机管理芯片还包括:
一供电脚位,连接该连接单元,并用以提供该外接侦错板所需的电源;
一侦测脚位,连接该连接单元,并用以侦测该外接侦错板是否电性连接该主机板;以及
一模式表示脚位,连接该连接单元,并利用高准位状态或低准位状态的变化提供该外接侦错板是否可读取该错误信息的信息。
5.根据权利要求4所述的主机板侦错系统,其特征在于,该开机管理芯片与该编译单元之间遵守一通讯协议。
6.根据权利要求5所述的主机板侦错系统,其特征在于,该通讯协议包括一写入模式及一读取模式,该通讯协议在该写入模式下具有一表头字段、一模式表示字段、一记录地址字段、一开机管理芯片地址字段、一检查字段,其中该模式表示字段用以放置该写入模式或该读取模式的代号,
该通讯协议在该读取模式下具有一表头字段、一模式表示字段、一记录地址字段、一开机管理芯片地址字段、一可读取标记字段及一检查字段,其中该可读取标记字段为用以放置通知该编译单元前来读取该错误信息的数据。
7.根据权利要求1所述的主机板侦错系统,其特征在于,还包括一专家系统模块,该专家系统模块设于一计算机装置,该计算机装置活动地电性连接该编译单元,其中该编译单元传递该人工可解读信息至该专家系统模块。
8.根据权利要求1所述的主机板侦错系统,其特征在于,该开机管理芯片为一种输入输出控制芯片或一种复杂可编程逻辑器组件。
9.一种主机板的侦错板,其特征在于,适用于解读一主机板的一开机管理芯片所检查出的错误信息,该开机管理芯片在该主机板经一未开机状态至一组件驱动状态时,分别依据一电源供电顺序,管理不同电压电源的启动时机、定期收集该主机板的多个系统状态信息,以及检查该些系统状态信息及该些电源的启动时机是否有误,该侦错板包括:
一连接单元,可插拔地设于该主机板上;
一信息阅读接口;以及
一编译单元,电性连接该信息阅读接口,该编译单元并在该连接单元插设于该主机板时,与该开机管理芯片电性连接,
其中当该开机管理芯片检查出该些系统状态信息及该些电源的启动有误时,通知该外接侦错板至该开机管理芯片读取一错误信息,该编译单元转换该错误信息为一人工可解读信息,并由该信息阅读接口对外输出该人工可解读信息。
10.根据权利要求9所述的主机板的侦错板,其特征在于,还包括一对照表模块,该对照表模块电性连接该编译单元,其中该对照表模块具有多个以供该编译单元比对该错误信息的人工可解读信息。
CN2009101691152A 2009-09-09 2009-09-09 主机板侦错系统及其外接侦错板 Pending CN102023909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101691152A CN102023909A (zh) 2009-09-09 2009-09-09 主机板侦错系统及其外接侦错板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101691152A CN102023909A (zh) 2009-09-09 2009-09-09 主机板侦错系统及其外接侦错板

Publications (1)

Publication Number Publication Date
CN102023909A true CN102023909A (zh) 2011-04-20

Family

ID=43865230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101691152A Pending CN102023909A (zh) 2009-09-09 2009-09-09 主机板侦错系统及其外接侦错板

Country Status (1)

Country Link
CN (1) CN102023909A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681928A (zh) * 2012-04-27 2012-09-19 加弘科技咨询(上海)有限公司 计算机系统的异常信息输出系统
US9348718B2 (en) 2013-09-06 2016-05-24 Nuvoton Technology Corporation Apparatus and method for computer debug
CN106815088A (zh) * 2015-11-27 2017-06-09 佛山市顺德区顺达电脑厂有限公司 服务器及其侦错方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681928A (zh) * 2012-04-27 2012-09-19 加弘科技咨询(上海)有限公司 计算机系统的异常信息输出系统
CN102681928B (zh) * 2012-04-27 2015-03-04 加弘科技咨询(上海)有限公司 计算机系统的异常信息输出系统
US9348718B2 (en) 2013-09-06 2016-05-24 Nuvoton Technology Corporation Apparatus and method for computer debug
CN106815088A (zh) * 2015-11-27 2017-06-09 佛山市顺德区顺达电脑厂有限公司 服务器及其侦错方法

Similar Documents

Publication Publication Date Title
CN102087621B (zh) 一种具有自诊断功能的处理器装置
US8074114B2 (en) Motherboard error detection system
US9678846B2 (en) Service data record system, data record method and electronic equipment using the same
US20080294939A1 (en) Debugging device and method using the lpc/pci bus
CN100412804C (zh) 主板故障诊断卡错误代码的识别方法及系统
CN2932488Y (zh) 故障检测装置
US7380726B2 (en) Label for an electronic product that provides failure information when the product fails
US10007901B2 (en) Service data record system and electronic equipment using the same
CN102759676A (zh) 电容屏综合测试电路、测试方法及其输出数据切换算法
US20150379493A9 (en) Service data record system and pos system with the same
CN104502832A (zh) 基于手持pos机主板自动测试仪及测试方法
US20150213416A1 (en) Service data record system and pos system with the same
CN101114249A (zh) 主板的i2c总线检测装置及其方法
US20060026462A1 (en) Apparatus for recovering BIOS in computer system
CN111831495A (zh) 生产自动化测试方法及系统
CN102023909A (zh) 主机板侦错系统及其外接侦错板
CN101620580A (zh) 计算机系统及其控制方法
CN202217034U (zh) 单板故障检测装置
CN109117299B (zh) 服务器的侦错装置及其侦错方法
CN117630637A (zh) 一种测试装置
CN110865915A (zh) 一种售检票设备维修调试装置
CN108205444B (zh) 一种高效ctp程序烧录测试处理系统
CN208781208U (zh) Pci总线测试板卡
CN210573752U (zh) 一种售检票设备维修调试装置
CN202710685U (zh) 一种电容屏综合测试电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110420