CN102017584B - 对dc继电器进行快速放电的系统和方法 - Google Patents

Abstract

提供一种用于对DC继电器进行快速放电的系统和方法。在一个实施例中，本发明涉及一种用于对继电器线圈进行放电的电路，所述电路包括：跨接电源的第一抑制电路；开关；与所述开关串联的继电器线圈，其中所述继电器线圈和所述开关跨接所述电源；以及跨接所述继电器线圈的第二抑制电路；其中所述继电器线圈被配置为在由所述电源充分供电时激励至少一个负载开关；其中所述第一抑制电路被配置为对存储在所述继电器线圈中的能量进行放电；并且其中所述第二抑制电路被配置为对存储在所述继电器线圈中的能量进行放电。

Description

对DC继电器进行快速放电的系统和方法

技术领域

本发明一般涉及对直流(DC)继电器进行快速放电的系统和方法。更具体地说，本发明涉及用于最小化对使用DC电源充电的直流(DC)继电器线圈进行放电所花费的时间量的系统。

背景技术

继电器线圈是电感器，并且对抗电流的改变。经常在DC继电器内使用DC线圈以产生能够激励一个或多个负载开关的合闸力。在这种情况下，向DC线圈施加DC电压，DC线圈存储所施加的能量并产生合闸力。一旦达到电压或能量阈值，负载开关就被DC线圈的合闸力激励。随着线圈的电源电压被断开，存储在线圈中的能量使得高电压产生。这种高电压会损坏控制逻辑、电源和开关触点。DC线圈中存储的能量在一段时间内被耗散。然而，该时间段会很长。

发明内容

本发明的方面涉及对DC继电器进行快速放电的系统和方法。在一个实施例中，本发明涉及一种用于对继电器线圈进行放电的电路，所述电路包括：跨接电源的第一抑制电路；开关；与所述开关串联的继电器线圈，其中所述继电器线圈和所述开关跨接所述电源；以及跨接所述继电器线圈的第二抑制电路；其中所述继电器线圈被配置为在由所述电源充分供电时激励至少一个负载开关；其中所述第一抑制电路被配置为对存储在所述继电器线圈中的能量进行放电；并且其中所述第二抑制电路被配置为对存储在所述继电器线圈中的能量进行放电。

在另一实施例中，本发明涉及一种用于对继电器线圈进行放电的电路，所述电路包括：电源；与所述电源串联的第一开关；与所述电源和所述第一开关并联的第一并联子电路，所述第一并联子电路包括与第一齐纳二极管串联的第一二极管；与所述电源和所述第一开关并联的第二并联子电路，所述第二并联子电路包括与继电器线圈串联的MOSFET开关；以及与所述继电器线圈并联的第三并联子电路，所述第三并联子电路包括与第二齐纳二极管串联的第二二极管；其中所述继电器线圈被配置为在由所述电源充分供电时激励至少一个负载开关。

附图说明

图1是根据本发明实施例的包括DC继电器电路的电源控制系统的示意性框图。

图2是根据本发明实施例的包括快速释放电路的DC继电器电路的示意图。

图3是根据本发明实施例的包括具有MOSFET开关的快速释放电路的DC继电器电路的示意图。

图4是根据本发明实施例的对具有快速释放电路的DC继电器电路进行操作的过程的流程图。

图5是根据本发明实施例的由具有快速释放电路的DC继电器电路执行的动作序列的流程图。

图6是示出根据本发明实施例的与快速释放电路的使用相关联的性能特性的表格。

具体实施方式

现在转向附图，附图示出对DC继电器进行快速放电的系统和方法的实施例。DC继电器通常包括在由DC控制电源施加足够的电压时提供合闸力以激励一个或多个负载开关的DC线圈。当断开电源以将负载开关恢复至它们的初始开关位置时，快速释放电路隔离DC线圈，并且快速耗散在DC线圈中存储的能量。在若干实施例中，快速释放电路包括与DC线圈串联的开关以及包括与齐纳二极管串联的传统二极管的抑制电路，其中抑制电路并联跨接DC线圈。

在某些实施例中，快速释放电路与被设计为耗散DC线圈中存储的能量的遗留(legacy)电路结合使用。然而，遗留电路经常是在不考虑从移除DC控制电源所提供的电压到激励一个或多个负载开关的时间段(例如，释放时间)的情况下设计。在某些实施例中，遗留电路包括与齐纳二极管串联的二极管。在诸多实施例中，遗留电路的工作导致对于多种应用来说过长的释放时间。具体来说，涉及开关飞机中配电系统的应用可能需要很短或极短的释放时间。在某些情况下，过多的释放时间会导致飞机内发生系统故障。在一个实施例中，例如，20毫秒(ms)或更长的释放时间太长。使用快速释放电路，可以显著减少释放时间。在一个实施例中，例如，释放时间可以减少至10ms或更短。在另一实施例中，释放时间减少达50百分比。

在若干实施例中，具有快速释放电路的DC继电器可以用于控制航空器电力系统中的配电。可以使用DC或AC(单相、两相或三相)系统或其组合进行配电。在多个实施例中，DC继电器具有开关AC或DC电源的一个负载开关。在若干实施例中，DC电源在28伏、26伏或270伏下工作。在一个实施例中，DC电源在11至28伏的范围内工作。在其它实施例中，DC继电器包括开关AC电源不同相位的三个负载开关。在一个实施例中，AC电源在115伏和400Hz的频率下工作。在其它实施例中，具有快速释放电路的DC继电器具有不止单个负载开关，其中每个负载开关可以开关DC电源或AC电源的单相。在其它实施例中，电源在其它电压和其它频率下工作。在一个实施例中，DC电源可以包括电池、辅助电源单元和/或外部DC电源。在一个实施例中，AC电源可以包括发电机、冲压空气涡轮和/或外部AC电源。

相关的快速释放电路在2009年4月28日递交的、名称为“SYSTEM ANDMETHOD FOR QUICKLY DISCHARGING AN AC RELAY(对AC继电器进行快速放电的系统和方法)”的美国专利申请No、12/431,682中进行描述，该申请的全部内容通过引用合并于此。

图1是根据本发明实施例的包括DC继电器电路104的电源控制系统100的示意性框图。电源控制系统100包括连接至继电器电路104的电源102。继电器电路104还连接至负载106和控制电路108。

工作中，继电器电路104基于从控制电路108接收的输入来控制从电源102至负载106的电流流动。在一个实施例中，电源为在航空器中使用的AC电源。在这种情况下，负载是诸如航空器照明或航空器加热和冷却系统之类的航空器负载。在若干实施例中，继电器电路104包括DC线圈和快速释放电路。快速释放电路可以在控制电路108所提供的电源被断开或被移除时隔离DC线圈，并且快速耗散在DC线圈中存储的能量。

图2是根据本发明实施例的包括快速释放电路的DC继电器电路200的示意图。DC继电器电路进一步包括与负载开关204连接的电源202。负载开关204的位置由DC线圈218中产生的合闸力控制。负载开关204还连接至负载206。

DC控制电源208由第一开关210连接至遗留抑制电路，遗留抑制电路包括与二极管214串联的齐纳二极管212。齐纳二极管212的阴极连接至第一开关210，而齐纳二极管212的阳极连接至二极管214的阳极。因此，齐纳二极管212和二极管214实际上采用背靠背配置。快速释放电路与遗留电路并联连接。快速释放电路包括与DC线圈218串联的第二开关216和包括与第二齐纳二极管222串联的第二二极管220的第二抑制电路。第二抑制电路与DC线圈218并联。在图示的实施例中，第二二极管220和齐纳二极管222采用背靠背配置(例如，各个二极管的阳极连接在一起)。在另一实施例中，第二二极管220和齐纳二极管222采用另一种配置(例如，各个二极管的阴极连接在一起)。第二开关216与DC线圈218串联。第二开关216连接至第一开关210，并且DC线圈218连接至DC控制电源208。第二二极管220还连接至DC控制电源208。

工作中，闭合第一开关210和第二开关216，并且由DC控制电源208对DC线圈218进行充电。一旦DC线圈被充分充电，DC线圈就产生合闸力以激励负载开关204。接着，可以打开第一开关210以断开DC控制电源。可以打开第二开关以将DC线圈与遗留电路和DC控制电源隔离。DC线圈产生反电动势(EMF)，反电动势在包括齐纳二极管222和二极管220的第二抑制电路中耗散。

当反EMF达到预定水平时，齐纳二极管222允许电流以反向流过齐纳二极管，从而还流过二极管220。在这种情况下，由于电流流过两个二极管并且返回DC线圈，因此两个二极管都耗散能量。该耗散周期可以重复，直到DC线圈被完全放电。在某些实施例中，DC线圈在单个周期中放电。在若干实施例中，齐纳二极管的值，即齐纳电压或击穿电压，被选择为能够实现特定的释放时间。

在一个实施例中，第一齐纳二极管具有39伏的击穿电压或齐纳电压。在一个实施例中，第二齐纳二极管具有200伏的击穿电压。在若干实施例中，第一开关被设计为处理28伏的电压。在这种情况下，大于28伏的反EMF会引起在第一开关两端形成电弧。在一个实施例中，第二开关被设计为处理达500伏的电压。在这种情况下，大于500伏的反EMF会引起在开关两端形成电弧。在多个实施例中，第二齐纳二极管的值被选择为使其小于第二开关的起弧电压。在这种情况下，第二齐纳二极管具有200伏的值，而第二开关具有500伏的起弧电压。在其它实施例中，可以针对齐纳二极管使用其它的击穿电压值，并且可以使用具有其它起弧电压特性的开关。

在一个实施例中，快速释放电路并不与DC线圈隔离，并且遗留抑制电路和快速释放电路都工作为耗散在DC线圈中存储的能量。在这种情况下，继电器电路实际上以非快速释放模式工作。在这种情况下，由于遗留电路经常具有有较低击穿电压的齐纳二极管，因此存储在线圈中的能量的大部分或全部在遗留电路中耗散。因此，遗留电路的齐纳二极管会在反EMF上升至使快速释放中的齐纳二极管导通的水平之前导通。

图3是根据本发明实施例的包括具有MOSFET开关S2的快速释放电路的DC继电器电路300的示意图。除第二开关S2由MOSFET开关替代之外，DC继电器电路300的组件与图2中所示且在以上描述的组件相同。MOSFET开关S2、DC控制电源和第一开关可以由外部控制电路(未示出)控制。在若干实施例中，DC继电器电路和快速释放电路如以上针对图2所描述的那样工作。

图4是根据本发明实施例的对具有快速释放电路的DC继电器电路进行操作的过程的流程图。在特定实施例中，结合图2或图3的快速释放电路执行该过程。在块402中，该过程开始于闭合开关S1和开关S2以使用DC控制电源对DC线圈充电。在块404中，该过程确定DC线圈是否已充分充电至产生激励负载开关(或负载开关的电枢)所需的合闸力。如果DC线圈还未充分充电，则该过程返回块402并继续对DC线圈充电。如果DC线圈已充分充电，则该过程继续块406。在块406中，对负载开关进行激励之后，该过程打开开关S1以断开DC控制电源。在块408中，该过程打开开关S2以将DC线圈与其它电路隔离。在某些实施例中，其它电路包括遗留电路。在多个实施例中，DC线圈响应于DC控制电源所供应的电流的突然丧失而产生反电压或反电动势(EMF)。在块410中，该过程使用快速释放电路对存储在DC线圈中的能量进行放电。

在图2所示的实施例中，快速释放电路包括采用背靠背配置的二极管和齐纳二极管。在多个实施例中，如果DC线圈产生的反EMF大于齐纳二极管的击穿电压，则齐纳二极管以反向偏置模式工作，并且允许受控制的电流量流过齐纳二极管，从而流过传统二极管。在这种情况下，由于电流流过两个二极管并且返回DC线圈，因此两个二极管都耗散能量。该耗散周期可以重复，直到DC线圈被完全放电。在某些实施例中，DC线圈在单个周期中放电。在若干实施例中，齐纳二极管的值，即齐纳电压或击穿电压，被选择为能够实现特定的释放时间。例如，在一个实施例中，针对第二齐纳二极管使用200伏的齐纳二极管导致小于10ms的释放时间。

在一个实施例中，该过程可以以任意顺序执行图示的动作。在另一实施例中，该过程可以省略一个或多个动作。在某些实施例中，该过程执行与该过程结合的附加动作。在其它实施例中，同时执行一个或多个动作。

图5是根据本发明实施例的由具有快速释放电路的DC继电器电路执行的动作序列的流程图。在特定实施例中，该过程结合图2或图3的快速释放电路执行。在块502中，该电路经由充电电压接收能量。在一个实施例中，充电电压由DC控制电源提供。在块504中，该电路将所接收的能量存储在DC线圈中。在块506中，该电路产生足以激励一个或多个负载开关的合闸力。在块508中，该电路在充电电路被切断时产生反EMF。在若干实施例中，DC线圈产生反EMF。在块510中，该电路使用隔离电路隔离线圈和抑制电路。在块512中，该电路允许反EMF增大至预定水平，使得与继电器线圈相关联的释放时间得以显著减少。在某些实施例中，电路减少DC继电器的释放时间达50百分比。在块514中，该过程在反EMF增大至预定水平之后抑制反EMF。在某些实施例中，在为该电路选择具有适当值的齐纳二极管和隔离开关时，通过允许反EMF电压上升至相对较高的水平来减少释放时间。在一个实施例中，预定水平为200伏。在块516中，该电路防止在隔离电路两端形成电弧。在一个实施例中，抑制电路包括与齐纳二极管串联的传统二极管。

在一个实施例中，该过程可以以任意顺序执行图示的动作。在另一实施例中，该过程可以省略一个或多个动作。在某些实施例中，该过程执行与该过程结合的附加行为。在其它实施例中，同时执行一个或多个动作。

图6是示出根据本发明实施例的与快速释放电路的使用相关联的性能特性的表格。该表格示出多种均具有快速释放电路的DC和AC类型继电器。该表格还示出不具有快速释放电路的传统继电器的释放时间。对于具有快速释放电路的DC继电器来说，释放时间可以改善(例如，减少)达50百分比。对于具有快速释放电路的AC继电器来说，释放时间可以改善(例如，减少)达500百分比。

在多个实施例中，具有快速释放电路的DC继电器的附加特性被设计为适用于特别指定的反EMF。例如，在若干实施例中，实现DC继电器的印刷电路板上迹线的分离，使得可以防止在指定的反EMF下迹线之间形成电弧。在其它实施例中，应用于DC线圈的涂层的材料和厚度被选择为，使得可以防止在指定的反EMF下绕组之间形成电弧和/或基于反EMF的大小对涂层的损坏。

尽管以上描述包含本发明的诸多具体实施例，但是这些实施例不应当被解释为对本发明范围的限制，而应当被解释为本发明具体实施例的示例。因此，本发明的范围不应当由图示的实施例确定，而由所附权利要求及其等同物确定。

Claims (17)

1.一种用于对继电器线圈进行放电的电路，所述电路包括：

跨接DC控制电源的第一抑制电路；

与所述DC控制电源串联的第一开关；

第二开关；

与所述第二开关串联的继电器线圈，其中所述继电器线圈和所述第二开关跨接所述DC控制电源和所述第一开关；以及

跨接所述继电器线圈的第二抑制电路；

其中所述继电器线圈被配置为在由所述DC控制电源充分供电时激励至少一个负载开关；

其中所述第一抑制电路被配置为在所述第一开关打开且所述第二开关闭合时对存储在所述继电器线圈中的能量进行放电；

其中所述第二抑制电路被配置为在所述第二开关打开时对存储在所述继电器线圈中的能量进行放电；并且

其中所述第二开关被配置为当其打开时将所述继电器线圈以及所述第二抑制电路与所述第一抑制电路隔离。

2.根据权利要求1所述的电路，

其中所述第一抑制电路被配置为在第一时间段对存储在所述继电器线圈中的能量进行放电；

其中所述第二抑制电路被配置为在预先选择的时间段对存储在所述继电器线圈中的能量进行放电；并且

其中所述第一时间段大于所述预先选择的时间段。

3.根据权利要求2所述的电路，其中所述第一时间段近似是所述预先选择的时间段的两倍。

4.根据权利要求1所述的电路，其中所述第一抑制电路由与二极管串联的齐纳二极管构成。

5.根据权利要求4所述的电路，其中所述第二抑制电路由与二极管串联的齐纳二极管构成。

6.根据权利要求1所述的电路，

其中所述第二抑制电路由与二极管串联的齐纳二极管构成；并且

其中所述二极管的阳极连接至所述齐纳二极管的阳极。

7.根据权利要求1所述的电路，

其中所述第二抑制电路由与二极管串联的齐纳二极管构成；

其中所述第二开关具有预先选择的电压极限值；并且

其中所述齐纳二极管具有小于所述第二开关的预先选择的电压极限值的击穿电压。

8.根据权利要求7所述的电路，其中所述第二开关是MOSFET开关。

9.根据权利要求8所述的电路，其中所述MOSFET开关的预先选择的电压极限值基于所述MOSFET开关的体二极管的特性。

10.根据权利要求7所述的电路，其中所述击穿电压基于所述第二开关的预先选择的电压极限值和包括所述继电器线圈的继电器的预先选择的释放时间来选择。

11.一种用于对继电器线圈进行放电的电路，所述电路包括：

DC控制电源；

与所述DC控制电源串联的第一开关；

与所述DC控制电源和所述第一开关并联的第一并联子电路，所述第一并联子电路包括与第一齐纳二极管串联的第一二极管；

与所述DC控制电源和所述第一开关并联的第二并联子电路，所述第二并联子电路包括与继电器线圈串联的MOSFET开关；以及

与所述继电器线圈并联的第三并联子电路，所述第三并联子电路包括与第二齐纳二极管串联的第二二极管；

其中所述继电器线圈被配置为在由所述DC控制电源充分供电时激励至少一个负载开关；

其中所述MOSFET开关被配置为当其打开时将所述继电器线圈以及所述第二并联子电路与所述第一并联子电路隔离；

其中所述第一并联子电路被配置为在所述MOSFET开关闭合且所述第一开关打开时对存储在所述继电器线圈中的能量进行放电；并且

其中所述第二并联子电路被配置为在所述MOSFET开关打开时对存储在所述继电器线圈中的能量进行放电。

12.根据权利要求11所述的电路，

其中所述第一并联子电路被配置为在第一时间段对存储在所述继电器线圈中的能量进行放电；

其中所述第二并联子电路被配置为在预先选择的时间段对存储在所述继电器线圈中的能量进行放电；并且

其中所述第一时间段大于所述预先选择的时间段。

13.根据权利要求12所述的电路，其中所述第一时间段近似是所述预先选择的时间段的两倍。

14.根据权利要求11所述的电路，其中所述第二二极管的阳极连接至所述第二齐纳二极管的阳极。

15.根据权利要求11所述的电路，其中所述第二二极管的阴极连接至所述第二齐纳二极管的阴极。

16.根据权利要求11所述的电路，

其中所述MOSFET开关具有预先选择的电压极限值；并且

其中所述第二齐纳二极管的预先选择的击穿电压基于所述MOSFET开关的预先选择的电压极限值和包括所述继电器线圈的继电器的预先选择的释放时间。

17.根据权利要求16所述的电路，其中所述第二齐纳二极管的击穿电压小于所述MOSFET开关的预先选择的电压极限值。

Images