CN102017421B - 校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法 - Google Patents

校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法 Download PDF

Info

Publication number
CN102017421B
CN102017421B CN2009801141108A CN200980114110A CN102017421B CN 102017421 B CN102017421 B CN 102017421B CN 2009801141108 A CN2009801141108 A CN 2009801141108A CN 200980114110 A CN200980114110 A CN 200980114110A CN 102017421 B CN102017421 B CN 102017421B
Authority
CN
China
Prior art keywords
signal
width
phase
gate
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801141108A
Other languages
English (en)
Other versions
CN102017421A (zh
Inventor
孙博
杨兹翔
古尔坎瓦尔·辛格·萨霍塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102017421A publication Critical patent/CN102017421A/zh
Application granted granted Critical
Publication of CN102017421B publication Critical patent/CN102017421B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明揭示一种关于校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法。校准所述门控窗口以确保所述DPLL的适当操作，同时以功率有效方式操作所述TDC。明确地说，所述技术要求将所述TDC门控窗口的宽度设定为默认值；操作所述DPLL直到控制回路大体上锁定为止；将所述TDC门控窗口的所述宽度减少预定量，同时监测由所述DPLL的相位误差装置产生的相位误差信号；确定大体上在相位误差到达或跨越预定阈值时所述TDC门控窗口的当前宽度；且将所述TDC门控窗口的所述当前宽度增加预定量以针对所述TDC门控窗口的操作宽度加入误差容限。

Description

校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法
技术领域
本发明大体上涉及锁相回路(PLL)，且明确地说，涉及校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法。
背景技术
通信装置通常包括用于同时将信号发射到其它远程通信装置和从其它远程通信装置接收信号的本机振荡器(LO)。这些信号常经由经界定的频道发送或接收。为了选择特定频道，通常改变LO的频率以便经由选定信道适当地发射或接收信号。常使用锁相回路(PLL)(例如，数字PLL(DPLL))执行LO频率上的改变。
典型的DPLL包括若干数字装置，例如输入累加器、相位误差求和装置、低通滤波器(LPF)(常被称为“回路滤波器”)、数字控制振荡器(DCO)、包括锁存器的DCO累加器、时间-数字转换器(TDC)、反馈相位求和装置和其它数字装置。输入累加器产生输入相位信号。相位误差求和装置产生指示输入相位信号与反馈相位信号之间的相位差的相位误差信号。回路滤波器通过对相位误差信号滤波而产生用于DCO的控制信号。当DPLL锁定时，DCO产生具有与输入相位信号相关的相位的输出信号。包括锁存器的DCO累加器产生指示DCO的输出信号的相位的粗略测量的信号。TDC产生指示DCO的输出信号的相位的精细测量的信号。且反馈求和装置对粗略与精细相位信号求和以产生反馈相位信号。
TDC通常包含延迟元件(例如，反相器)链、多个D触发器和一解码器。将来自DCO的输出信号的输出时钟或从DCO的输出信号导出的输出时钟施加到所述延迟元件链的输入端。延迟元件耦合到相应D触发器的数据输入端。将参考时钟施加到D触发器的时钟输入端。D触发器的Q输出端耦合到解码器(例如，温度计到二进制解码器)的输入端。将经反相的参考时钟施加到解码器的时钟输入端。且解码器的输出端产生表示输出时钟与参考时钟之间的相位差的分数相位的二进制输出。
通常，所述输出的频率大体上比参考时钟的频率高(例如)10倍或10倍以上。一般来说，当到达参考时钟的边沿时，相位测量发生。在参考时钟的相邻边沿之间，仍将输出时钟施加到所述延迟元件链。这使延迟元件在不在执行相位测量的时间期间不必要地消耗相当大量的功率。因此，已开发用于TDC的通电门控以仅在参考时钟的边沿周围的相对较小窗口将输出时钟施加到所述延迟元件链。然而，归因于制造工艺、环境温度和电源电压的变化，用于操作和功率消耗目的的门控窗口的适当尺寸一般难以确定。
发明内容
本发明揭示一种关于校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法。校准所述门控窗口以确保所述DPLL的适当操作，同时以功率有效方式操作所述TDC。明确地说，所述技术要求将所述TDC门控窗口的宽度设定为默认值；操作所述DPLL直到控制回路大体上锁定为止；将所述TDC门控窗口的所述宽度减少预定量，同时监测由所述DPLL的相位误差装置产生的相位误差信号；确定大体上在相位误差到达或跨越预定阈值时所述TDC门控窗口的当前宽度；且将所述TDC门控窗口的所述当前宽度增加预定量以对所述TDC门控窗口的操作宽度加入误差容限。
本发明的另一方面涉及一种设备，其包含控制单元，所述控制单元适于接收来自锁相回路(PLL)(例如，数字PLL(DPLL))的相位误差装置的相位误差信号，且基于所述相位误差信号将用于时间-数字(TDC)转换器的受门控时钟信号的宽度设定为操作值。在另一方面中，所述控制单元适于将所述受门控时钟信号的所述宽度设定为默认值，监测来自所述相位误差装置的所述相位误差信号，且减少所述受门控时钟信号的所述宽度直到所述相位误差信号大体上到达或跨越预定阈值为止。在又一方面中，所述控制单元进一步适于在所述相位误差信号大体上到达或跨越所述预定阈值时增加所述受门控时钟信号的所述宽度以便将误差容限提供到所述受门控时钟信号的所述宽度的所述操作值。
在本发明的另一方面中，所述控制单元包含：第一产生器，其适于产生第一门控信号；以及第二产生器，其适于产生第二门控信号，其中所述第一门控信号和所述第二门控信号包括控制所述受门控时钟信号的所述宽度的相应边沿。在又一方面中，所述控制单元包含逻辑，所述逻辑适于从所述第一门控信号与所述第二门控信号和输出时钟信号产生所述受门控时钟信号，所述输出时钟信号具有与所述DPLL的输出的相位相关的相位。在又一方面中，所述第一产生器包含具有耦合到第一多路复用器的输入端的相应输出端的第一延迟元件链，且其中所述第一延迟元件链适于接收原始参考时钟。在另一方面中，所述第二产生器包含具有耦合到第二多路复用器的输入端的相应输出端的第二延迟元件链，且其中所述第二延迟元件链耦合到所述第一延迟元件链的输出端。
在本发明的另一方面中，所述控制单元进一步包含控制器，所述控制器适于产生第一选择信号，所述第一选择信号用以使所述第一多路复用器选择所述第一延迟元件链的输出信号中的一者作为所述第一门控信号。类似地，在另一方面中，所述控制器适于产生第二选择信号，所述第二选择信号用以使所述第二多路复用器选择所述第一延迟元件链的输出信号中的一者作为所述第二门控信号。在又一方面中，所述控制单元进一步包含适于响应于所述控制器产生所述第一选择信号的第一可编程计数器，和适于响应于所述控制器产生所述第二选择信号的第二可编程计数器。
上文论述的设备可用于数字锁相回路(DPLL)中。在此方面，所述设备进一步包含：滤波器，其适于基于所述相位误差信号产生振荡器控制信号；振荡器，其适于基于所述振荡器控制信号产生输出信号，其中所述受门控时钟信号的相位与所述输出信号的相位相关；第一累加器，其适于产生与所述输出信号的粗略相位测量相关的第一反馈相位信号，其中所述TDC产生与所述输出信号的精细相位测量相关的第二反馈相位信号；求和装置，其适于通过组合所述第一反馈相位信号与所述第二反馈相位信号而产生总反馈相位信号；以及第二累加器，其适于产生输入相位信号，其中由所述相位误差装置产生的所述相位误差信号同所述输入相位信号与所述总反馈相位信号之间的差相关。
当结合附图考虑时，本发明的其它方面、优点和新颖特征将从本发明的以下详细描述中变得显而易见。
附图说明
图1说明根据本发明的一方面的示范性数字锁相回路(DPLL)的示意/框图。
图2说明根据本发明的另一方面的示范性DPLL的示范性时钟控制单元的示意/框图。
图3说明根据本发明的另一方面的示范性时钟控制单元内产生的示范性信号的时序图。
图4说明根据本发明的另一方面的校准用于示范性DPLL的示范性时间-数字转换器(TDC)的通电门控窗口的示范性方法的流程图。
图5说明根据本发明的另一方面的示范性时间-数字转换器(TDC)的示意/框图。
图6说明根据本发明的另一方面的示范性时间-数字转换器(TDC)内产生的示范性信号的时序图。
图7说明根据本发明的另一方面的示范性通信装置的示意/框图。
具体实施方式
图1说明根据本发明的一方面的示范性数字锁相回路(DPLL)100的示意/框图。总的来说，DPLL提供用于校准时间-数字转换器(TDC)的通电门控窗口以实现DPLL的适当操作同时以功率有效方式操作TDC的技术。明确地说，所述技术涉及将通电门控窗口设定为默认值，操作DPLL直到控制回路大体上锁定为止，递减通电门控窗口同时监测来自相位误差求和装置的相位误差信号，选择大体上在相位误差跨越预定阈值时的当前通电窗口，且将误差容限施加到当前通电窗口。
更具体来说，所述DPLL包含输入累加器102、第一(相位误差)求和装置104、低通滤波器(LPF)或回路滤波器106、数字控制振荡器(DCO)108、分频器110、时钟控制单元112、包括锁存器116的DCO累加器114、时间-数字转换器(TDC)118和第二(反馈相位)求和装置120。
所述输入累加器102接收PLL输入和参考时钟REF2，且产生输入相位信号。本质上，输入累加器102包含计数器，所述计数器通过PLL输入所指定的数目而对参考时钟REF2的周期计数。举例来说，如果PLL输入为10，那么计数器间隔数为10(例如，0、10、20、30等)。PLL输入同DCO输出的频率与参考时钟REF2的频率的比率相关。举例来说，如果参考时钟REF的频率为100MHz且PLL输入为10，那么DCO输出的频率(当回路锁定时)可为大致1GHz。
第一(相位误差)求和装置104接收来自输入累加器102的输入相位信号和来自第二(反馈相位)求和装置120的反馈相位信号，且产生同输入相位信号与反馈相位信号之间的相位差相关的相位误差信号。出于时序和误差校正目的，第一求和装置104可接收参考时钟REF2。举例来说，第一求和装置104可在其已接收来自输入累加器102和第二求和装置120的相位信号之后参考时钟REF2的一(1)个时钟周期产生相位误差信号。由于可编程REF2时钟的频率(即，时钟周期)，所以第一求和装置104出于设定用于输出相位误差信号的适当延迟的目的而接收参考时钟REF2。
LPF或回路滤波器106对来自第一求和装置104的相位误差信号滤波以产生用于DCO 108的频率控制信号。回路滤波器106的转移函数可取决于参考时钟REF2的频率。因此，回路滤波器106还接收参考时钟REF2以通知其参考时钟REF2的当前频率。回路滤波器106使用此信息以根据参考时钟REF2的当前频率调整其转移函数。
DCO 110接收来自回路滤波器106的频率控制信号和参考时钟REF2，且产生当控制回路锁定时与输入相位信号具有指定相位关系的PLL输出信号。视情况，可提供分频器110以对DCO 108的输出信号进行分频，从而产生具有减少的频率的输出时钟，以较好地促进处理。DCO累加器114产生指示输出时钟的相位的粗略测量的信号，其与PLL输出信号的相位相关。本质上，DCO累加器114包含对输出时钟的周期递增地计数的计数器。锁存器116响应于参考时钟REF2的触发边沿而输出粗略相位信息。
如下文更详细地论述，时钟控制单元112接收来自分频器110的输出时钟和原始参考时钟REF0，且产生用于DPLL的各种组件的参考时钟REF2和用于TDC 118的受门控时钟。受门控RF时钟包括适时地位于参考时钟REF2的每一触发边沿的两侧上的RF时钟信号的一个或一个以上周期。时钟控制单元112进一步执行校准程序以确定输出时钟的宽度(通电门控窗口)以确保DPLL 100的适当操作，同时以功率有效方式操作TDC118。明确地说，所述技术涉及将通电门控窗口设定为默认值，操作DPLL 100直到控制回路大体上锁定为止，递减通电门控窗口同时监测来自第一求和装置104的相位误差信号，选择大体上在相位误差信号跨越预定阈值时的当前通电窗口，且将误差容限施加到当前通电窗口。
TDC 118产生指示输出时钟的相位的精细测量的信号，其如先前论述与PLL输出信号的相位相关。明确地说，TDC 118包含接收受门控时钟的延迟元件链。所述延迟元件的输出端分别耦合到D触发器的数据输入端。D触发器由参考时钟REF2计时。D触发器的Q输出端耦合到温度计到二进制解码器，所述温度计到二进制解码器产生指示RF时钟的相位与参考时钟REF2的相位之间的分数差的信号。TDC 118的功率消耗与通电门控窗口的宽度相关。因此，通电门控窗口越宽，TDC消耗的功率越多。相反，通电门控窗口越窄，TDC消耗的功率越少。再次，如上文论述，时钟控制单元112校准通电门控窗口的宽度以确保DPLL 100的适当操作，同时以功率有效方式操作TDC 118。
第二求和装置120接收分别来自锁存器116和TDC 118的粗略和精细相位信号，且产生与PLL输出信号的相位相关的反馈相位信号。出于时序和误差校正的目的，第二求和装置120可接收参考时钟REF2。举例来说，第二求和装置120可在其已接收来自锁存器116和TDC 118的相位信息之后参考时钟REF2的一(1)个时钟周期产生反馈相位信号。由于参考时钟REF2的频率(即，时钟周期)可为可编程的，所以第二求和装置120接收参考时钟REF2以通知其参考时钟REF2的当前频率。第二求和装置120使用此信息以选择用于输出反馈相位信号的适当延迟。
图2说明根据本发明的另一方面的示范性时钟控制单元200的示意/框图。时钟控制单元200仅为先前论述的时钟控制单元112的详细实施方案的一个实例。明确地说，时钟控制单元200包括用以产生用于TDC 118的受门控时钟的电路。时钟控制单元200进一步包括用于校准受门控时钟的宽度以确保DPLL 100的适当操作且还以功率有效方式操作TDC 118的电路。另外，相同电路还产生如先前论述由DPLL 100的所述组件中的许多者使用的参考时钟REF2。
更具体来说，时钟控制单元200包含第一延迟元件链202、第一多路复用器(MUX)204、第二延迟元件链206、第二MUX 208、反相器210、第一和第二与(AND)门212和214、TDC门控校准控制器216、第一可编程计数器218和第二可编程计数器220。第一延迟元件链202包括适于接收原始参考时钟REF0的输入端。所述链202的延迟元件的输出端分别耦合到第一MUX 204的输入端。所述第二延迟元件链206直接地或经由一个或一个以上延迟元件分别耦合到第一延迟元件链202的输出端。所述链206的延迟元件的输出端分别耦合到第二MUX 206的输入端。
响应于从第一可编程计数器218接收的选择信号，第一MUX 204选择来自所述链202的延迟元件中的一者的输出端的时钟信号中的一者以产生第一门控时钟REF1。如下文更详细地论述，第一门控时钟REF1的边沿(例如，上升沿)界定通电门控窗口的开始。另外，响应于从第二可编程计数器220接收的选择信号，第二MUX 208选择来自所述链206的延迟元件中的一者的输出端的时钟信号中的一者以产生第二门控时钟REF3。如下文更详细地论述，第二门控时钟REF3的边沿(例如，上升沿)界定通电门控窗口的结束。用于DPLL的参考时钟REF2可由第一延迟元件链202与第二延迟元件链206之间的延迟元件产生。参考时钟REF2可经选择以使得其触发边沿大体上位于第一门控时钟REF1的边沿与第二门控时钟REF3的边沿之间的中途处。
第一MUX 204的输出端耦合到与门212的输入端，且第二MUX 208的输出端经由反相器210耦合到与门212的另一输入端。与门212在其输出端处产生界定通电门控窗口的宽度的启用(ENABLE)信号。举例来说，ENABLE信号包括界定通电门控窗口的开始的上升沿和界定通电门控窗口的结束的下降沿。与门212的输出端耦合到与门214的输入端。与门214的另一输入端适于从分频器110接收输出时钟，或直接从DCO 108接收输出时钟(如果未使用分频器)。本质上，ENABLE信号对输出时钟实行门控，使得在与门214的输出端处产生受门控时钟。
图3说明根据本发明的另一方面的示范性时钟控制单元200内产生的示范性信号的时序图。所说明的顶部信号为第一门控时钟REF1，所说明的中间信号为用于DPLL的参考时钟REF2，且所说明的下部信号为第二门控时钟REF3。如所述图展示，基于由第一MUX 204实施的选择，第一门控时钟REF1的时序可选择性地延迟以界定通电门控窗口的开始。在此实例中，通电门控信号的开始由第一门控时钟REF1的上升沿设定。类似地，基于由第二MUX 208实施的选择，第二门控时钟REF3的时序可选择性地延迟以界定通电门控窗口的结束。在此实例中，通电门控信号的结束由第二门控时钟REF3的上升沿设定。
并且，如所述图中标示，参考时钟REF2的触发边沿(例如，上升沿)可经配置以大体上位于第一门控时钟REF1的边沿与第二门控时钟REF2的边沿之间的中途处。在所述图中另外标示，当第一门控时钟REF1延迟最少且第二门控时钟REF3延迟最多时，最大门控发生。类似地，当第一门控时钟REF1延迟最多且第二门控时钟REF3延迟最少时，最小门控发生。
图4说明根据本发明的另一方面的校准用于示范性DPLL的示范性时间-数字转换器(TDC)的通电门控窗口的示范性方法400的流程图。TDC 118的通电门控窗口的宽度可由TDC门控控制器216按方法400来校准。根据方法400，控制器216将通电门控窗口设定为默认值(框402)。举例来说，控制器216可将门控窗口设定为由门控时钟REF1和REF3提供的最宽门控窗口。这可通过以下方式来实现：控制器216发送使得第一可编程计数器218产生指导第一MUX 204选择所述链202的第一延迟元件(最左延迟元件)的输出的选择信号的控制信号，且发送使得第二可编程计数器220产生指导第二MUX 204选择所述链206的最后一个延迟元件(最右延迟元件)的输出的选择信号的控制信号。
接着，操作DPLL 100直到控制回路大体上锁定为止(框404)。接着，控制器216使通电门控窗口的宽度减少预定量(框406)。这可通过以下方式来实现：控制器216发送使得第一可编程计数器218产生指导第一MUX 204选择所述链202的下一(例如，第二)延迟元件的输出的选择信号的控制信号，且发送使得第二可编程计数器220产生指导第二MUX 204选择所述链206的前一(例如，倒数第二)延迟元件的输出的选择信号的控制信号。
控制器216接着监测由第一求和装置104产生的相位误差信号(框408)。控制器216接着将相位误差与预定阈值进行比较(框410)。如果控制器216确定所述相位误差低于(例如，已跨越)所述预定阈值，那么控制器重复框406、408和410。另一方面，如果控制器216确定所述相位误差大于所述预定阈值，那么控制器216接着确定TDC门控窗口的当前宽度(框412)。接着，控制器216增加TDC门控窗口的当前宽度以施加预定误差容限(框414)。以此方式，TDC门控窗口足够宽以确保DPLL的正确操作，且足够窄而以功率有效方式操作TDC。尽管在此实例中，时钟控制单元200包括其自身的校准控制器216，但应理解控制器216可位于DPLL 100的外部，例如测试设施中用于校准通电门控窗口的测试设备的一部分。
图5说明根据本发明的另一方面的示范性时间-数字转换器(TDC)500的示意/框图。TDC 500为先前论述的TDC 118的一个示范性详细实施方案。总的来说，TDC 500将受门控时钟的相位与参考时钟REF2的相位进行比较，且提供具有多个位的分辨率的检测到的相位差。
TDC 500包括N个延迟元件502-1到502-N、D触发器504-1到504-N、反相器506和温度计到二进制解码器508。延迟元件502-1到502-N串联耦合，其中延迟元件502-1接收受门控时钟。每一延迟元件可用反相器和/或其它类型的逻辑元件实施以获得所要延迟分辨率。延迟元件502-1到502-N可提供大致一个输出时钟循环的总延迟。举例来说，如果输出时钟频率为2GHz，那么输出时钟的一个周期为500微微秒(ps)，且每一延迟元件可提供大致500/N ps的延迟。
D触发器504-1到504-N使其D输入端分别耦合到延迟元件502-1到502-N，且其时钟输入端接收参考时钟REF2。每一D触发器对相关联延迟元件的输入取样，且将经取样的输出提供到转换器508。处于逻辑高的D触发器的数目对处于逻辑低的D触发器的数目指示受门控时钟与参考时钟REF2之间的相位差。此相位差可具有1/N输出时钟循环的分辨率。所述反相器506接收参考时钟REF2且将经反相的参考时钟REF2提供到解码器508。解码器508接收来自D触发器504-1到504-N的N个输出，在由经反相的参考时钟REF2的边沿触发时将这N个输出转换成二进制值，且提供所述二进制值作为TDC输出。
图6说明根据本发明的另一方面的示范性时间-数字转换器(TDC)内产生的示范性信号的时序图。在所述图的顶部展示输出时钟和ENABLE信号供参考。受门控时钟展示于ENABLE信号的下方。分别来自延迟元件502-1到502-N的N个经延迟的信号D1到DN展示于受门控时钟的下方。D1到DN信号由参考时钟REF2的前导边沿锁存，其在由ENABLE界定的通电门控窗口期间发生。将分别来自D触发器504-1到504-N的N个经锁存的信号d1到dN提供到解码器508。
如图6中展示，TDC 500的功能性不受输出时钟的门控开启/关闭的影响，因为仅在一短时间周期内需要振荡器108的相位信息。受门控时钟和D1到DN信号在参考时钟REF2的每一前导边沿周围在一持续时间内有效。一般来说，依据先前论述的校准程序，受门控时钟可在参考时钟REF2的前导边沿之前的任何数目的输出时钟循环内且在前导边沿之后的任何数目的输出时钟循环内有效。然而，可能需要使受门控时钟中的时钟循环的数目最小化以便减少功率消耗。可产生ENABLE信号以仅通过一个或两个输出时钟循环。在一种设计中，如由校准程序指定，ENABLE信号可通过参考时钟REF2的前导边沿之前的大致一个输出时钟循环以及前导边沿之后的大致一个输出时钟循环。通过动态地控制TDC 500且仅在必要时启用TDC，关于TDC 500可节省大部分(例如，90％)的功率。
图7说明根据本发明的另一方面的示范性通信装置700(例如，收发器)的框图。总的来说，收发器700充当先前论述的DPLL的一个示范性应用。明确地说，收发器700包括提供用于功率消耗目的的TDC门控的DPLL。DPLL可进一步包括一装置，例如先前论述的时钟控制单元，所述时钟控制单元如先前论述能够校准通电门控窗口的宽度以便确保DPLL的适当操作，且同时以功率有效方式操作TDC。
更具体来说，收发器700包含天线702、发射/接收(TX/RX)隔离装置704、接收器706、包括如先前论述的DPLL的本机振荡器(LO)708和发射器712。天线702用以经由无线媒体从一个或一个以上远程通信装置接收射频(RF)信号，且由所述无线媒体将RF信号发射到一个或一个以上远程通信装置。TX/RX隔离装置704用以将所接收的信号路由到接收器706，且将发射信号路由到天线702，同时大体上隔离接收器706的输入与发射信号。接收器706用以将所接收的RF信号降频转换到中频(IF)或基带信号。发射器712用以将IF或基带出站信号升频转换到RF信号。包括如上文论述的DPLL的本机振荡器(LO)708提供用于接收器706的所接收的本机振荡源LOR，因此其可执行其降频转换功能。类似地，本机振荡器(LO)708提供用于发射器712的发射本机振荡源LOT，因此其可执行其升频转换功能。尽管使用收发器700来例示DPLL的一个应用，但应理解DPLL可用于其它应用中，例如接收器、发射器、时钟和数据恢复电路等中。
在一个或一个以上示范性实施例中，所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，那么所述功能可作为一个或一个以上指令或代码存储于计算机可读媒体上或经由计算机可读媒体发射。计算机可读媒体包括计算机存储媒体和通信媒体两者，其包括促进将计算机程序从一个位置传送到另一位置的任何媒体。存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助实例而非限制，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于携载或存储呈指令或数据结构的形式的所需程序代码构件且可由通用或专用计算机存取的媒体。并且，任何连接适当地被称作计算机可读媒体。举例来说，如果软件使用同轴电缆、光纤电缆、双扭线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射，那么同轴电缆、光纤电缆、双扭线、DSL或例如红外线、无线电和微波等无线技术包括于媒体的定义内。如本文所使用的磁盘(Disk)与光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝射线光盘，其中磁盘通常利用磁再生数据，而光盘利用光(用激光)再生数据。上述内容的组合也应包括于计算机可读媒体的范围内。
虽然已结合各个方面而描述本发明，但应理解，本发明能够具有进一步修改。本申请案希望涵盖本发明的任何变化、使用或调适，其一般遵循本发明的原理且包括如在本发明所属的领域内的已知和通常实践内的从本发明的此类偏离。

Claims (21)

1.一种校准用于时间-数字转换器TDC的门控窗口的宽度的设备，其包含控制单元，所述控制单元适于接收来自锁相回路PLL的相位误差装置的相位误差信号，且基于所述相位误差信号将用于所述TDC的受门控时钟信号的宽度设定为操作值，其中所述控制单元适于：
将所述受门控时钟信号的所述宽度设定为默认值；
监测来自所述相位误差装置的所述相位误差信号；
减少所述受门控时钟信号的所述宽度使其低于所述默认值；以及
响应于所述相位误差信号大体上到达或跨越预定阈值而将所述受门控时钟信号的所述宽度设定为所述操作值。
2.根据权利要求1所述的设备，其中所述控制单元适于在所述相位误差信号大体上到达或跨越所述预定阈值时增加所述受门控时钟信号的所述宽度，以便将误差容限提供到所述受门控时钟信号的所述宽度的所述操作值。
3.根据权利要求1所述的设备，其中所述控制单元包含：
第一产生器，其适于产生第一门控信号；以及
第二产生器，其适于产生第二门控信号，其中所述第一门控信号的第一边沿和所述第二门控信号的第二边沿控制所述受门控时钟信号的所述宽度。
4.根据权利要求3所述的设备，其中所述控制单元进一步包含电路，所述电路适于从所述第一门控信号与所述第二门控信号和输出时钟信号产生所述受门控时钟信号。
5.根据权利要求3所述的设备，其中所述第一产生器包含第一延迟元件链，所述第一延迟元件链具有耦合到第一多路复用器的输入端的相应输出端，且其中所述第一延迟元件链适于接收第一参考时钟。
6.根据权利要求5所述的设备，其中所述第二产生器包含第二延迟元件链，所述第二延迟元件链具有耦合到第二多路复用器的输入端的相应输出端，且其中所述第二延迟元件链耦合到所述第一延迟元件链的输出端。
7.根据权利要求6所述的设备，其中所述控制单元进一步包含控制器，所述控制器适于产生第一选择信号，所述第一选择信号用以使所述第一多路复用器选择所述第一延迟元件链的一个延迟元件的输出信号以用作所述第一门控信号。
8.根据权利要求7所述的设备，其中所述控制器进一步适于产生第二选择信号，所述第二选择信号用以使所述第二多路复用器选择所述第二延迟元件链的一个延迟元件的输出以用作所述第二门控信号。
9.根据权利要求8所述的设备，其中所述控制单元进一步包含：第一可编程计数器，所述第一可编程计数器适于响应于所述控制器而产生所述第一选择信号；以及第二可编程计数器，所述第二可编程计数器适于响应于所述控制器而产生所述第二选择信号。
10.根据权利要求1所述的设备，其进一步包含：
滤波器，其适于基于所述相位误差信号产生振荡器控制信号；
振荡器，其适于基于所述振荡器控制信号产生输出信号，其中所述受门控时钟信号的相位与所述输出信号的相位相关；
第一累加器，其适于产生与所述输出信号的所述相位的粗略测量相关的第一反馈相位信号，其中所述TDC适于产生与所述输出信号的所述相位的精细测量相关的第二反馈相位信号；
求和装置，其适于通过组合所述第一反馈相位信号与所述第二反馈相位信号而产生反馈相位信号；以及
第二累加器，其适于产生输入相位信号，其中所述相位误差信号同所述输入相位信号与所述反馈相位信号之间的差相关。
11.一种校准用于时间-数字转换器TDC的门控窗口的宽度的方法，其包含：
接收来自锁相回路的相位误差装置的相位误差信号；以及
基于所述相位误差信号校准用于所述TDC的所述门控窗口的所述宽度，
其中校准用于所述TDC的所述门控窗口的所述宽度包含：
将所述门控窗口的所述宽度设定为默认值；
操作所述锁相回路直到其大体上锁定为止；
减少所述门控窗口的所述宽度；
监测所述相位误差信号；以及
响应于所述相位误差信号大体上到达或跨越预定阈值而将所述门控窗口的所述宽度设定为操作值。
12.根据权利要求11所述的方法，其中校准用于所述TDC的所述门控窗口的所述宽度进一步包含：在所述相位误差信号大体上到达或跨越所述预定阈值时增加所述门控窗口的所述宽度，以便将误差容限施加到所述门控窗口的所述宽度的所述操作值。
13.根据权利要求11所述的方法，其进一步包含：
产生第一门控信号；以及
产生第二门控信号，其中所述第一门控信号的第一边沿和所述第二门控信号的第二边沿控制所述门控窗口的所述宽度。
14.一种校准用于时间-数字转换器TDC的门控窗口的宽度的设备，其包含：
用于接收来自锁相回路PLL的相位误差装置的相位误差信号的构件；
用于设定宽度的构件，其基于所述相位误差信号将用于所述TDC的受门控时钟信号的宽度设定为操作值，
其中所述用于设定宽度的构件包含：
用于将所述受门控时钟信号的所述宽度设定为默认值的构件；
用于监测来自所述相位误差装置的所述相位误差信号的构件；
用于减少所述受门控时钟信号的所述宽度使其低于所述默认值的构件；以及
用于响应于所述相位误差信号大体上到达或跨越预定阈值而将所述受门控时钟信号的所述宽度设定为所述操作值的构件。
15.根据权利要求14所述的设备，其中所述用于设定宽度的构件进一步包含用于在所述相位误差信号大体上到达或跨越所述预定阈值时增加所述受门控时钟信号的所述宽度以便将误差容限提供到所述受门控时钟信号的所述宽度的所述操作值的构件。
16.根据权利要求14所述的设备，其中所述用于设定宽度的构件包含：
用于产生第一门控信号的第一构件；以及
用于产生第二门控信号的第二构件，其中所述第一门控信号的第一边沿和所述第二门控信号的第二边沿控制所述受门控时钟信号的所述宽度。
17.根据权利要求16所述的设备，其中所述用于设定宽度的构件进一步包含用于从所述第一门控信号与所述第二门控信号和输出时钟信号产生所述受门控时钟信号的构件。
18.根据权利要求16所述的设备，其中所述第一构件包含：
用于产生相异的经延迟时钟信号的第一集合的构件；以及
用于选择所述第一集合的这些相异的经延迟时钟信号中的一者作为所述第一门控信号的构件。
19.根据权利要求18所述的设备，其中所述第二构件包含：
用于产生相异的经延迟时钟信号的第二集合的构件；以及
用于选择所述第二集合的这些相异的经延迟时钟信号中的一者作为所述第二门控信号的构件。
20.根据权利要求14所述的设备，其进一步包含：
用于基于所述相位误差信号产生振荡器控制信号的构件；
用于基于所述振荡器控制信号产生输出信号的构件，其中所述受门控时钟信号的相位与所述输出信号的相位相关；
用于产生与所述输出信号的所述相位的粗略测量相关的第一反馈相位信号的构件，其中所述TDC适于产生与所述输出信号的所述相位的精细测量相关的第二反馈相位信号；
用于通过组合所述第一反馈相位信号与所述第二反馈相位信号而产生反馈相位信号的构件；以及
用于产生输入相位信号的构件，其中所述相位误差信号同所述输入相位信号与所述反馈相位信号之间的差相关。
21.一种通信装置，其包含：
接收器或发射器；以及
本机振荡器LO，其适于产生用于所述接收器或发射器的本机振荡源，其中所述本机振荡器包含控制单元，所述控制单元适于接收来自锁相回路PLL的相位误差装置的相位误差信号，且基于所述相位误差信号将用于时间-数字转换器TDC的受门控时钟信号的宽度设定为操作值，其中所述控制单元适于：
将所述受门控时钟信号的所述宽度设定为默认值；
监测来自所述相位误差装置的所述相位误差信号；
减少所述受门控时钟信号的所述宽度使其低于所述默认值；以及
响应于所述相位误差信号大体上到达或跨越预定阈值而将所述受门控时钟信号的所述宽度设定为所述操作值。
CN2009801141108A 2008-04-22 2009-04-22 校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法 Expired - Fee Related CN102017421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/107,584 US8090068B2 (en) 2008-04-22 2008-04-22 System and method of calibrating power-on gating window for a time-to-digital converter (TDC) of a digital phase locked loop (DPLL)
US12/107,584 2008-04-22
PCT/US2009/041461 WO2009132147A1 (en) 2008-04-22 2009-04-22 System and method of calibrating power-on gating window for a time-to-digital converter (tdc) of a digital phase locked loop (dpll)

Publications (2)

Publication Number Publication Date
CN102017421A CN102017421A (zh) 2011-04-13
CN102017421B true CN102017421B (zh) 2013-11-06

Family

ID=40719912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801141108A Expired - Fee Related CN102017421B (zh) 2008-04-22 2009-04-22 校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法

Country Status (7)

Country Link
US (1) US8090068B2 (zh)
EP (1) EP2274831A1 (zh)
JP (1) JP5113289B2 (zh)
KR (1) KR101250162B1 (zh)
CN (1) CN102017421B (zh)
TW (1) TW200952341A (zh)
WO (1) WO2009132147A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8228106B2 (en) * 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
EP2375294A1 (en) * 2010-04-07 2011-10-12 Imec Improvements in or relating to time stamp generation
US8816780B2 (en) 2010-07-27 2014-08-26 Mediatek Inc. Apparatus and method for calibrating timing mismatch of edge rotator operating on multiple phases of oscillator
WO2012071683A1 (en) * 2010-12-01 2012-06-07 Telefonaktiebolaget L M Ericsson (Publ) Phase-locked loop control voltage determination
US8508266B2 (en) * 2011-06-30 2013-08-13 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
US9037886B2 (en) 2011-10-17 2015-05-19 Mediatek Inc. Time-to-digital system and associated frequency synthesizer
CN107094015A (zh) * 2011-10-17 2017-08-25 联发科技股份有限公司 时间数字转换系统
US9207646B2 (en) * 2012-01-20 2015-12-08 Mediatek Inc. Method and apparatus of estimating/calibrating TDC gain
KR101870249B1 (ko) * 2012-01-25 2018-06-22 삼성전자주식회사 디더 제어 회로와 이를 포함하는 장치들
JP5780356B2 (ja) 2012-03-27 2015-09-16 富士通株式会社 時間対デジタル変換器、および制御方法
US8558728B1 (en) * 2012-07-27 2013-10-15 Dust Networks, Inc. Phase noise tolerant sampling
US8830110B1 (en) 2013-03-11 2014-09-09 Nvidia Corporation Window-enabled time-to-digital converter and method of detecting phase of a reference signal
US10018970B2 (en) 2015-09-30 2018-07-10 Mediatek Inc. Time-to-digital system and associated frequency synthesizer
JP6653964B2 (ja) 2016-04-01 2020-02-26 日本電波工業株式会社 発振回路
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
CN106444345B (zh) * 2016-12-19 2019-03-08 深圳大学 时间测量电路、方法和测量设备
WO2018125232A1 (en) * 2016-12-30 2018-07-05 Intel IP Corporation Dpll with adjustable delay in integer operation mode
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop
US9979405B1 (en) 2017-02-10 2018-05-22 Apple Inc. Adaptively reconfigurable time-to-digital converter for digital phase-locked loops
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10749534B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for system clock compensation
SG10201802514RA (en) * 2018-03-27 2019-10-30 Delta Electronics Int’L Singapore Pte Ltd Time-to-digital converter
US10763876B2 (en) * 2018-10-29 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus, circuits and methods for calibrating a time to digital converter
US11677404B1 (en) * 2022-03-25 2023-06-13 Cypress Semiconductor Corporation Independently clocking digital loop filter by time-to-digital converter in digital phase-locked loop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106539A (zh) * 1994-02-05 1995-08-09 裴立凡 数字自动相位幅度补偿方法及使用该方法的电度计量装置
US6685438B2 (en) * 2001-08-01 2004-02-03 Lg Electronics Inc. Apparatus and method for controlling operation of reciprocating compressor
CN101126644A (zh) * 2007-09-29 2008-02-20 北京航空航天大学 三轴数字闭环光纤陀螺分时调制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593773B2 (en) 2001-04-25 2003-07-15 Texas Instruments Incorporated Power saving circuitry using predictive logic
US20050186920A1 (en) * 2004-02-19 2005-08-25 Texas Instruments Incorporated Apparatus for and method of noise suppression and dithering to improve resolution quality in a digital RF processor
US7183860B2 (en) * 2004-08-12 2007-02-27 Texas Instruments Incorporated Gain calibration of a digital controlled oscillator
US7205924B2 (en) * 2004-11-18 2007-04-17 Texas Instruments Incorporated Circuit for high-resolution phase detection in a digital RF processor
US7482883B2 (en) * 2005-10-19 2009-01-27 Texas Instruments Incorporated Gain normalization of a digitally controlled oscillator in an all digital phase locked loop based transmitter
FR2905040B1 (fr) 2006-08-21 2008-10-31 St Microelectronics Sa Procede d'elaboration d'un mot numerique representatif d'un rapport non-entier entre les periodes respectives de deux signaux, et dispositif correspondant
US7778610B2 (en) * 2006-08-29 2010-08-17 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation with jitter estimation and correction
FR2912572A1 (fr) * 2007-02-08 2008-08-15 St Microelectronics Sa Procede d'ajout d'un bruit aleatoire dans un circuit convertisseur temps-numerique et circuits pour mettre en oeuvre le procede

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106539A (zh) * 1994-02-05 1995-08-09 裴立凡 数字自动相位幅度补偿方法及使用该方法的电度计量装置
US6685438B2 (en) * 2001-08-01 2004-02-03 Lg Electronics Inc. Apparatus and method for controlling operation of reciprocating compressor
CN101126644A (zh) * 2007-09-29 2008-02-20 北京航空航天大学 三轴数字闭环光纤陀螺分时调制方法

Also Published As

Publication number Publication date
US20090262878A1 (en) 2009-10-22
CN102017421A (zh) 2011-04-13
JP2011518534A (ja) 2011-06-23
TW200952341A (en) 2009-12-16
WO2009132147A1 (en) 2009-10-29
US8090068B2 (en) 2012-01-03
EP2274831A1 (en) 2011-01-19
JP5113289B2 (ja) 2013-01-09
KR20100134775A (ko) 2010-12-23
KR101250162B1 (ko) 2013-04-04

Similar Documents

Publication Publication Date Title
CN102017421B (zh) 校准用于数字锁相回路(dpll)的时间-数字转换器(tdc)的通电门控窗口的系统和方法
US11003143B2 (en) Phase locked loop circuits, clock signal generators comprising digital-to-time convert circuits, operating methods thereof and wireless communication devices
US8994573B2 (en) Digital-to-time converter and calibration of digital-to-time converter
US7003065B2 (en) PLL cycle slip detection
CN106160741B (zh) 控制数字锁相环（dpll）中的功率消耗的系统和方法
CN101911494B (zh) 具有自校正相位-数字传递函数的锁相环
CN101911493B (zh) 具有门控时间-数字转换器的数字锁相环路
CN101080031B (zh) 基带拉远技术的智能天线校准系统及其方法
US9407270B2 (en) Method and apparatus for control of a digital phase locked loop (DPLL) with exponentially shaped digitally controlled oscillator (DCO)
US10809669B2 (en) Adaptive time-to-digital converter and method
CN108063618B (zh) 一种vco自动校准电路和方法
US8618854B2 (en) Adaptive clock switching to capture asynchronous data within a phase-to-digital converter
US8354866B2 (en) PLL start-up circuit
CN111049599B (zh) 一种两点调制无线通信发射机的校准方法
US20040015751A1 (en) Updating high speed parallel I/O interfaces based on counters
Dusek et al. Hardware and software stack for an SDR-based RFID test platform
KR100432422B1 (ko) 단일위상동기루프구조를갖는무선주파수송수신모듈제어방법
WO2023009960A1 (en) Analog-to-digital conversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20190422