CN102014264A - 一种基于hdmi标准的高清视频设计实现方法 - Google Patents

一种基于hdmi标准的高清视频设计实现方法 Download PDF

Info

Publication number
CN102014264A
CN102014264A CN 201010613405 CN201010613405A CN102014264A CN 102014264 A CN102014264 A CN 102014264A CN 201010613405 CN201010613405 CN 201010613405 CN 201010613405 A CN201010613405 A CN 201010613405A CN 102014264 A CN102014264 A CN 102014264A
Authority
CN
China
Prior art keywords
data
hdmi
implementation method
video
hdmi standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010613405
Other languages
English (en)
Inventor
宋宝云
邓义宏
付少云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU JUHUI ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
GUANGZHOU JUHUI ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU JUHUI ELECTRONIC TECHNOLOGY Co Ltd filed Critical GUANGZHOU JUHUI ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN 201010613405 priority Critical patent/CN102014264A/zh
Publication of CN102014264A publication Critical patent/CN102014264A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种基于HDMI标准的高清视频设计的实现方法，属于视频高清显示领域。该方法的实现过程：数据经由HDMI接口送给解码芯片，利用解码后的控制信号，对原始YUV数据进行重新组织并放到DDR或SDRAM的相应位置，这一过程是通过接口控制模块协同片内SRAM来完成的，然后进行硬件编码的校验工作，保证输出信号的准确性。本方法将DisplayPort作为一个最新的接口标准，具有众多的吸引力，但就目前的情况来看，它不会动摇HDMI在CE领域的统治地位。

Description

一种基于HDMI标准的高清视频设计实现方法
技术领域
本发明涉及视频高清显示技术领域，特别是一种基于HDMI(High Definition Multimedia Interface，高清晰度多媒体接口)标准的高清视频的设计实现方法。
背景技术
随着全高清技术的发展，DVI(Digital Visual Interface，即数字视频接口)日趋衰落，HDMI接口逐渐在市场上占据有利位置。
从技术层面来说，DVI只能传送视频信号，而音频要另外单独处理。与DVI相比，HDMI和DisplayPort拥有更高带宽和分辨率等特性，还能集视频传输和音频传输于一身，大大简化线缆连接设置。而更重要的是，HDMI可以兼容DVI，只要增添一个转换器，两者便可进行连接。
另外，HDMI发送端会对这些不同数据类型的数据采取不同的编码算法，但最终都会被编码成一个10bit的数据。经过编码得到的数据会以在保持原传输顺序的方式传输给HDMI接收端，保证了传输的顺序。因此，HDMI已取代了DVI在数字视频接口的统治地位。
发明内容
鉴于HDMI接口及最新的数字接口DisplayPorti较之DVI接口所具有的优越性，本发明提供一种基于HDMI标准的高清视频设计实现方法，它是数据传输具有了更高带宽和更高分辨力等特性，还能集视频传输和音频传输于一身，大大简化了线缆连接设置。
本发明提供一种基于HDMI标准的高清视频设计实现方法包括：
(1)视频信号经由HDMI接口送给解码器；
(2)利用解码后的控制信号，对原始YUV数据进行重新组织并放到存储器的相应位置；
(3)然后进行硬件编码的校验工作，保证输出AVC数据的准确性；
(4)输出AVC数据。
进一步的，所述解码器对于所述视频信号采取TMDS解码算法过程：
(1)若经TMDS传输过来的串行码流的最高位D[9]为1，则将低8位D[7:0]取反，反之不变；
(2)经解码输出的最低位Q[0]就是步骤(1)中得出的最低位，若经TMDS传输过来的次高位D[8]为1，则将采用异或运算得到Q[1]～Q[7]，否则采用同或运算得到Q[1]～Q[7]。
进一步的，其特征在于进一步包括：提供一个接口控制模块，协同SRAM作用，实现对原始YUV数据的重组并把重组后的数据重新组织后放到存储器的相应位置。
进一步的，对于重组后数据的TMDS编码算法过程：
(1)将输入的D[0:7]变换成最小变换码q_m[0:8]，其中第9位(q_m[8])指示运算的方式，若是采用异或运算(XOR)取1，采用同或运算(NXOR)取0；
(2)是将9位的最小变换码(q_m[0:8])变换成10位的直流平衡码(q_out[0:9])。如果编码中的1和0的数量相等，则低8位(q_out[0:7])由q_m[8]决定，若q_m[8]为1，低8位原样输出q_out[0:7]＝q_m[0:7]，否则取反，第10位q_out[9]＝～q_m[8]；若q_m[0:7]有过多1(0)且上次的编码数据中有过多1(0)，则低8位取反，并且第10位取1；否则低8位原样输出，并且第10位取0。不论是何种情况，输出的第9位q_out[8]＝q_m[8]。
进一步的，提供了经过反复的硬件编码后的数据与在仿真环境下的编码的对比。
进一步的，存储器为DDR或者SDRAM，存储器为片上系统的内部解码器。
其中所述的校验功能，提供了经过硬件编码后的数据与在仿真环境下的编码的反复对比，保证数据的真确性。
与现有的DVI技术相比较，基于HDMI标准的高清视频设计更高带宽和更高分辨力等特性，还能集视频传输和音频传输于一身，大大简化了线缆连接设置，并且具有更好的兼容性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明基于HDMI标准的高清视频设计实现方法的流程图；
图2是编码算法实现流程图；
图3是解码算法实现流程图；
图4是HDMI标准下在高清视频编码SoC中的具体设计图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供一种基于HDMI标准的高清视频设计实现的方法，以下通过具体实施实例进行详细说明。
如图1所示，基于HDMI标准的高清视频设计实现方法的实现过程：数据经由HDMI接口送给解码芯片，利用解码后的控制信号，对原始YUV数据进行重新组织并放到DDR或SDRAM的相应位置，这一过程是通过接口控制模块协同片内SRAM来完成的，然后进行硬件编码的校验工作，保证输出信号的准确性。
其中，所述的信号解码器的解码算法设计如图3所示：
STEP1若经TMDS传输过来的串行码流的最高位D[9]为1，则将低8位D[7:0]取反，反之不变。
STEP2经解码输出的最低位Q[0]就是第一阶段中得出的最低位，若经TMDS传输过来的次高位D[8]为1，则将采用异或运算得到Q[1]～Q[7]，否则采用同或运算得到Q[1]-Q[7]。
其中，所述数据重组模块如图4所示，需要提供一个接口控制模块协同片内SRAM，对原始YUV数据进行重新组织并放到DDR或SDRAM的相应位置。
其中，所述的校验功能如图4所示，硬件编码器(此处使用H.264编码器)对DDR中的YUV数据进行编码，将由软硬件编码出的AVC数据与硬件编码器编码出的AVC数据进行反复比较，若由硬件编码出的AVC数据与软件编码器事先编出的数据不等，则说明硬件编码器不可靠，还需重新修改编码器，直到软硬件编码得出的所有数据都相等。提供了经过硬件编码后的数据与在仿真环境下的编码的反复对比，保证数据的真确性。
其中，所述的硬件编码器的编码设计如图2所示：
STEP1第一阶段是将输入的D[0:7]变换成最小变换码q_m[0:8]，其中第9位(q_m[8])指示运算的方式，若是采用异或运算(XOR)取1，采用同或运算(NXOR)取0。
STEP2第二阶段是将9位的最小变换码(q_m[0:8])变换成10位的直流平衡码(q_out[0:9])。如果编码中的1和0的数量相等，则低8位(q_out[0:7])由q_m[8]决定，若q_m[8]为1，低8位原样输出q_out[0:7]＝q_m[0:7]，否则取反，第10位q_out[9]＝～q_m[8]；若q_m[0:7]有过多1(0)且上次的编码数据中有过多1(0)，则低8位取反，并且第10位取1；否则低8位原样输出，并且第10位取0。不论是何种情况，输出的第9位q_out[8]＝q_m[8]。
需要说明的是，上述装置和系统内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或光盘等。
以上对本发明实施例所提供的基于HDMI标准的高清视频设计，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种基于HDMI标准的高清视频设计实现方法，该方法包括：
(1)视频信号经由HDMI接口送给解码器；
(2)利用解码后的控制信号，对原始YUV数据进行重新组织并放到存储器的相应位置；
(3)然后进行硬件编码的校验工作，保证输出AVC数据的准确性；
(4)输出AVC数据。
2.根据权利要求1所述的基于HDMI标准的高清视频设计实现方法，其特征在于，所述解码器对于所述视频信号采取TMDS解码算法过程：
(1)若经TMDS传输过来的串行码流的最高位D[9]为1，则将低8位D[7:0]取反，反之不变；
(2)经解码输出的最低位Q[0]就是步骤(1)中得出的最低位，若经TMDS传输过来的次高位D[8]为1，则将采用异或运算得到Q[1]～Q[7]，否则采用同或运算得到Q[1]～Q[7]。
3.根据权利要求1所述的基于HDMI标准的高清视频设计实现方法，其特征在于进一步包括：提供一个接口控制模块，协同SRAM作用，实现对原始YUV数据的重组并把重组后的数据重新组织后放到存储器的相应位置。
4.根据权利要求1所述的基于HDMI标准的高清视频设计实现方法，其特征在于对于重组后数据的TMDS编码算法过程：
(1)将输入的D[0:7]变换成最小变换码q_m[0:8]，其中第9位(q_m[8])指示运算的方式，若是采用异或运算(XOR)取1，采用同或运算(NXOR)取0；
(2)是将9位的最小变换码(q_m[0:8])变换成10位的直流平衡码(q_out[0:9])。如果编码中的1和0的数量相等，则低8位(q_out[0:7])由q_m[8]决定，若q_m[8]为1，低8位原样输出q_out[0:7]＝q_m[0:7]，否则取反，第10位q_out[9]＝～q_m[8]；若q_m[0:7]有过多1(0)且上次的编码数据中有过多1(0)，则低8位取反，并且第10位取1；否则低8位原样输出，并且第10位取0。不论是何种情况，输出的第9位q_out[8]＝q_m[8]。
5.根据权利要求1所述的基于HDMI标准的高清视频设计实现方法，其特征在于提供了经过反复的硬件编码后的数据与在仿真环境下的编码的对比。
6.根据权利要求1所述的基于HDMI标准的高清视频设计实现方法，其特征在于，所述存储器为DDR或者SDRAM。
7.根据权利要求1所述的基于HDMI标准的高清视频设计实现方法，其特征在于，所述存储器为片上系统的内部解码器。
CN 201010613405 2010-12-30 2010-12-30 一种基于hdmi标准的高清视频设计实现方法 Pending CN102014264A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010613405 CN102014264A (zh) 2010-12-30 2010-12-30 一种基于hdmi标准的高清视频设计实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010613405 CN102014264A (zh) 2010-12-30 2010-12-30 一种基于hdmi标准的高清视频设计实现方法

Publications (1)

Publication Number Publication Date
CN102014264A true CN102014264A (zh) 2011-04-13

Family

ID=43844254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010613405 Pending CN102014264A (zh) 2010-12-30 2010-12-30 一种基于hdmi标准的高清视频设计实现方法

Country Status (1)

Country Link
CN (1) CN102014264A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106416231A (zh) * 2014-06-26 2017-02-15 英特尔公司 显示接口带宽调制
CN108848350A (zh) * 2018-07-19 2018-11-20 广州青鹿教育科技有限公司 基于arm架构的高并发高清视频处理技术
CN115917494A (zh) * 2020-05-01 2023-04-04 美光科技公司 平衡数据以供存储于存储器装置中

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2798442Y (zh) * 2005-06-01 2006-07-19 杭州晶图微芯技术有限公司 一种数字电视信源解码芯片
US20070291938A1 (en) * 2006-06-20 2007-12-20 Radiospire Networks, Inc. System, method and apparatus for transmitting high definition signals over a combined fiber and wireless system
CN101355672A (zh) * 2007-07-26 2009-01-28 株式会社东芝 图像处理装置和图像处理方法
CN101415097A (zh) * 2007-10-19 2009-04-22 松下电器产业株式会社 视频传输装置
CN201365311Y (zh) * 2008-12-22 2009-12-16 赵照 基于数字电视hdtv平台的高清编码器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2798442Y (zh) * 2005-06-01 2006-07-19 杭州晶图微芯技术有限公司 一种数字电视信源解码芯片
US20070291938A1 (en) * 2006-06-20 2007-12-20 Radiospire Networks, Inc. System, method and apparatus for transmitting high definition signals over a combined fiber and wireless system
CN101355672A (zh) * 2007-07-26 2009-01-28 株式会社东芝 图像处理装置和图像处理方法
CN101415097A (zh) * 2007-10-19 2009-04-22 松下电器产业株式会社 视频传输装置
CN201365311Y (zh) * 2008-12-22 2009-12-16 赵照 基于数字电视hdtv平台的高清编码器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《High-Definition Multimedia Interface Specification Version 1.3a》 20061110 Hitachi,Ltd.et al High-Definition Multimedia Interface Specification Version 1.3a , 1 *
《广播与电视技术》 20060331 张茂贵等 高清晰度多媒体接口--HDMI1.1 , 第3期 2 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106416231A (zh) * 2014-06-26 2017-02-15 英特尔公司 显示接口带宽调制
CN106416231B (zh) * 2014-06-26 2019-12-17 英特尔公司 显示接口带宽调制的方法和装置、计算机可读介质
CN108848350A (zh) * 2018-07-19 2018-11-20 广州青鹿教育科技有限公司 基于arm架构的高并发高清视频处理技术
CN115917494A (zh) * 2020-05-01 2023-04-04 美光科技公司 平衡数据以供存储于存储器装置中
CN115917494B (zh) * 2020-05-01 2023-12-05 美光科技公司 平衡数据以供存储于存储器装置中

Similar Documents

Publication Publication Date Title
JP5736389B2 (ja) 軽減チャンネルフォーマットでの多チャンネル信号の送信及び検出
CN101573977B (zh) 发送设备、发送设备的视频信号发送方法、接收设备和接收设备的视频信号接收方法
CN101997551B (zh) 编码设备、信息处理设备、编码方法和数据传输方法
CN101743713B (zh) 接口电路
KR102344545B1 (ko) 영상처리장치 및 그 제어방법
CN103533283A (zh) 发送设备、发送方法、接收设备以及接收方法
JP2013514742A (ja) ３次元ビデオコンテンツの送信及び処理
CN103546712A (zh) 图像系统
CN102075758B (zh) 基于soc的mjpeg视频编解码系统及其方法
CN205356397U (zh) 8k即时视频播放器及其播放系统
CN104282290A (zh) 双模式显示端口连接器
CN101489053B (zh) 视频图像旋转系统
US8325757B2 (en) De-encapsulation of data streams into multiple links
CN103491360A (zh) 记录再现装置和变换装置
CN102427543A (zh) 一种帧同步3d实时视频信息处理平台和处理方法
CN102014264A (zh) 一种基于hdmi标准的高清视频设计实现方法
CN101640707A (zh) 信息处理设备、信号处理方法和信号传输方法
CN103037169A (zh) 嵌入式硬盘录像机的画面拼接合成的方法
CN101674108A (zh) 信息处理装置、编码方法和信号传输方法
CN105635748A (zh) 音频-视频数据的发送方法、接收方法和音频-视频数据的传输系统
CN105304001A (zh) 一种基于serdes的信号扩展盒
CN109600616A (zh) 一种基于h.264视频压缩标准的码流封装方法
CN103945158A (zh) 源设备及其控制方法和通信系统
CN203522918U (zh) 一种hdmi转pcie的采集卡
CN101667836B (zh) 信息处理设备、解码处理设备和信号传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20110413