CN102014014B - 一种多条流量报文的比例控制方法 - Google Patents

Abstract

本发明公开了一种多条流量报文的比例控制方法，所述的多条流量报文的比例控制方法采用CPU计算的方式，应用八个步骤有效地解决了在模拟多条流情况的各流按比例进行调度发送的问题，同时可达到很高的控制精度。

Description

一种多条流量报文的比例控制方法

技术领域

本发明涉及一种报文的比例控制方法，特别是涉及一种多条流量报文的比例控制方法。

背景技术

在网络测试过程中，为了测试的需要，可能需要模拟多条条流量的报文发送，而每条流量的比例的发送控制是模拟多条条流量发送中必须解决的文i，也是多条流量模拟测试过程中最难以解决的问题。

发明内容

本发明旨在提供一种采用CPU计算与FPGA逻辑控制的方式解决多条流量报文比例控制问题的多条流量报文的比例控制方法。

本发明一种多条流量报文的比例控制方法的技术方案如下：

本发明一种多条流量报文的比例控制方法，当需要发送的流量数量为n，各条流的比例分别为B₁％，B₂％，B₃％，…，B_n％，各条流的报文长度分别为L₁，L₂，L₃，…，L_n；

包括如下步骤：

第一步：CPU按照公式 $P_k=\frac{R\·\frac{B_k}{100}}{(L_k+20)\·8},$ 计算P_k，

其中，

P_k-单位周期内的第k条流需要发送的报文数量，

R-端口速率，bps，

k＝1，2，3，…，n；

第二步：CPU计算单位周期内各条流线速下发送报文总数为S＝P₁+P₂+P₃+…+P_n；各条流报文数量比为P₁∶P₂∶P₃∶…∶P_n；

第三步：CPU将第二步所得S设置到FPGA模块内的寄存器R_s，同时将各条流的报文数P_k设置到FPGA模块的寄存器R_pk中；

第四步：发送报文时，FPGA将R_s加载到变量V_s，将R_pk加载到变量V_pk中，得到V_p1＝R_p1，V_p2＝R_p2，…，V_pn＝R_pn；置变量j＝0；

第五步：检查Vs是否为0，如果Vs＝0，则跳至第四步，否则继续；

第六步：j＝j+1，j做循环变化，即当j＝n时，则j+1为1，并继续；

第七步：检查Vpj是否为0，如果Vpj＝0，则跳至第五步，否则继续；

第八步：输出flow_en[j]＝1，flow_en[i]＝0，，其中，i＝0，1，2，...n，i！＝j，此变量控制当前需要发送第几条流，同时Vs＝Vs-1，Vpj＝Vpj-1并跳至第五步。

本发明一种多条流量报文的比例控制方法的有益效果在于：

本发明一种多条流量报文的比例控制方法有效地解决了在模拟多条流情况的各流按比例进行调度发送的问题，同时可达到很高的控制精度。

附图说明

图1是本发明一种多条流量报文的比例控制方法的报文发送周期算法流程图；

具体实施方式

实施例：

设需要模拟的流量数量为n＝32条，端口速率为R₀，则各条流的比例分别为B₁％，B₂％，B₃％，…，B₃₂％，各条流的报文长度分别为L₁，L₂，L₃，…，L₃₂；参见附图1，

按照公式 $P_k=\frac{R\·\frac{B_k}{100}}{(L_k+20)\·8},$ 计算P_k，

其中，

P_k-单位周期内的第k条流需要发送的报文数量，

R-端口速率，bps，

k＝1，2，3，…，32，

得到：

$P_1=\frac{R_0\·\frac{B_1}{100}}{(L_1+20)\·8},$

$P_2=\frac{R_0\·\frac{B_2}{100}}{(L_2+20)\·8},$

$P_3=\frac{R_0\·\frac{B_3}{100}}{(L_3+20)\·8},$

$P_{32}=\frac{R_0\·\frac{B_{32}}{100}}{(L_{32}+20)\·8};$

CPU计算单位周期内各条流线速下发送报文总数为S＝P₁+P₂+P₃+…P₃₂；各条流报文数量比为P₁∶P₂∶P₃∶…∶P₃₂；

CPU将所得S设置到FPGA模块内的寄存器R_s，并且，将S所需发送的报文数P_k同时设置到FPGA寄存器V_pk中，k＝1，2，…，32；

当发送报文时，FPGA将R_s加载到变量V_s，将R_pk加载到变量V_pk中，V_p1＝R_p1，V_p2＝R_p2，…，V_p32＝R_p32；并置变量j＝0，检查V_s是否为0，如果为0，则重新加载V_s，V_pk，j＝0，如果V_s≠0，则j＝j+1，检查V_pj是否为0，如果为0，则j＝j+1，继续检查V_pj，否则，输出flow_en[j]＝1，flow_en[i]＝0，i＝1，2，，3，…，32，32！＝j，V_s＝V_s-1，V_pj＝V_pj-1；依次类推，直到V_s＝0，重新另一个周期。

Claims (1)

1.一种多条流量报文的比例控制方法，当需要发送的流量数量为n，各条流的比例分别为B₁％，B₂％，B₃％，…，B_n％，各条流的报文长度分别为L₁，L₂，L₃，…，L_n；

其特征在于：包括如下步骤：

第一步：CPU按照公式

计算P_k，

其中，

P_k-单位周期内的第k条流需要发送的报文数量，

R-端口速率，bps，

k＝1，2，3，…，n；

第二步：CPU计算单位周期内各条流线速下发送报文总数为S＝P₁+P₂+P₃+…+P_n；各条流报文数量比为P₁∶P₂∶P₃∶…∶P_n；

第三步：CPU将第二步所得S设置到FPGA模块内的寄存器R_s，同时将各条流的报文数P_k设置到FPGA模块的寄存器R_pk中；

第四步：发送报文时，FPGA将R_s加载到变量V_s，将R_pk加载到变量V_pk中，得到V_p1＝R_p1，V_p2＝R_p2，…，V_pn＝R_pn；置变量j＝0；

第五步：检查Vs是否为0，如果Vs＝0，则跳至第四步，否则继续；

第六步：j＝j+1，j做循环变化，即当j＝n时，则j+1为1，并继续；

第七步：检查Vpj是否为0，如果Vpj＝0，则跳至第五步，否则继续；

第八步：输出flow_en[j]＝1，flow_en[i]＝0， 其中，i＝0，1，2，…n，i！＝j，此变量控制当前需要发送第几条流，同时Vs＝Vs-1，Vpj＝Vpj-1并跳至第五步。 

Images