CN102013874B - 一种放大器输出幅度检测电路 - Google Patents

Abstract

本发明涉及一种放大器输出幅度检测电路，它包括包括控制模块、积分电容、均具有一个控制端和两个信号端的第一开关和第二开关，所述控制模块接收外部的第一时钟信号，并输出第二检测信号；所述第一开关的控制端接收从所述控制模块输出的第二检测信号，该第一开关的一个信号端接收外部的电流参考信号，另一个信号端输出第三检测信号；所述第二开关的控制端接收外部第二时钟信号，其一个信号端与所述第一开关的用于输出第三检测信号的信号端连接，另一端接收外部的电压偏置信号。本发明能够在设定的时间窗口内，检测一定频率范围内信号的幅度，并输出指示信息。

Description

一种放大器输出幅度检测电路

技术领域

本发明涉及一种放大器输出幅度检测电路。

背景技术

众所周知，当放大器输入信号幅度过大，或系统电源电压下降时，放大器的输出幅度会超过其线性工作范围，从而使输出信号线性度下降，引起输出信号失真。因此，基于放大器自身的电路结构，总可以用简单直接的办法实时检测放大器的输出幅度，输出实时的监测信号。

在许多应用中，往往只在一定的频率范围内关心放大器输出信号的失真情况，这为放大器输出幅度的检测增加了困难，例如在音频功率放大器的应用中，信号中高于20KHz频率成份的失真不会影响音频质量，需要检测电路只对放大器输出信号中低于20KHz频率的部分作出响应，如果在放大器芯片内集成滤波器来滤掉不关心的频率成份并提供足够衰减，往往需要牺牲很大的芯片面积，甚至超过半导体工艺制造的能力。另外，在一些应用中，需要在比信号周期更长的时间窗口内检测放大器输出信号的幅度，这也为放大器输出幅度的检测增加了困难，例如在音频功率放大器的应用中，尽管音频信号的周期在毫秒量级，但几个毫秒的信号失真并不明显影响音频质量，因此，往往需要在几十个毫秒内检测放大器输出信号的幅度。

发明内容

为了克服上述现有技术存在的不足，本发明旨在提供一种放大器输出幅度检测电路，以达到能够在设定的时间窗口内，检测一定频率范围内信号的幅度，并输出指示信息的目的。

本发明所述的一种放大器输出幅度检测电路，它包括控制模块、积分电容、均具有一个控制端和两个信号端的第一开关和第二开关，

所述控制模块接收外部的第一时钟信号，并输出第二检测信号；

所述第一开关的控制端接收从所述控制模块输出的第二检测信号，该第一开关的一个信号端接收外部的电流参考信号，另一个信号端输出第三检测信号；

所述第二开关的控制端接收外部第二时钟信号，其一个信号端与所述第一开关的用于输出第三检测信号的信号端连接，另一端接收外部的电压偏置信号；

所述积分电容的两端分别与所述第二开关的两个信号端连接。

在上述的放大器输出幅度检测电路中，所述的检测电路还包括第一比较器，该第一比较器的正输入极和负输入极接分别接收外部的参考电压信号和放大器幅度信号，并向所述的控制模块输出第一检测信号。

在上述的放大器输出幅度检测电路中，所述的第一开关和第二开关分别为一个MOS器件，且所述MOS器件的栅极为控制端，其源极和漏极均为信号端。

在上述的放大器输出幅度检测电路中，所述的检测电路还包括第二比较器，该第二比较器接收从所述第一开关输出的第三检测信号，并输出第四检测信号。

在上述的放大器输出幅度检测电路中，所述的第二比较器包括第一PMOS管和第二NMOS管，该第一PMOS管的栅极和所述第二NMOS管的栅极相连，接收所述的第三检测信号，所述第一PMOS管的漏极与第二NMOS管的漏极连接，并输出第四检测信号，该第一PMOS管的源极与一外部的电源连接，所述第二NMOS管的源极接地。

在上述的放大器输出幅度检测电路中，所述的检测电路还包括计数器，该计数器接收从所述第二比较器输出的第四检测信号，对其计数并输出计数信号。

在上述的放大器输出幅度检测电路中，所述的检测电路还包括解码器，该解码器接收从所述计数器输出的计数信号，并输出解码信号。

在上述的放大器输出幅度检测电路中，所述的控制模块包括一与非门和一或非门，

所述与非门接收从所述的第一比较器(101)输出第一检测信号(V1)和所述的外部第一时钟信号(CK1)；

所述的或非门接收从所述的与非门输出的信号以及所述的解码器(105)输出的解码信号，并输出所述的第二检测信号(V2)。

在上述的放大器输出幅度检测电路中，所述的计数器包括第一D触发器和第二D触发器，该第一D触发器和第二D触发器的复位输入端相连，并分别接收外部的复位信号。

在上述的放大器输出幅度检测电路中，所述的解码器包括一或门。

由于采用了上述的技术解决方案，本发明可以在设定的时间窗口内，检测一定频率范围内信号的幅度，并输出指示信息；本发明还可以节省芯片面积，降低制作成本，符合半导体工艺制造能力。

附图说明

图1是本发明一种放大器输出幅度检测电路的较佳实施例的电路图。

具体实施方式

下面结合附图，对本发明的较佳实施例进行详细说明。

如图1所示，本发明，即一种放大器输出幅度检测电路，包括第一比较器101、控制模块102、第二比较器103、计数器104、解码器105、积分电容C1、均具有一个控制端和两个信号端的第一开关S1和第二开关S2，其中，第一开关S1和第二开关S2分别为一个MOS器件，且MOS器件的栅极为控制端，其源极和漏极均为信号端。

第一比较器101的正输入极和负输入极接分别接收外部的参考电压信号Vref和放大器幅度信号Vamp，并向控制模块102输出第一检测信号V1；在本实施例中，第一比较器101也可以接收外部输入的置位信号setc，当setc为高电平时，使检测电路工作在休眠模式，即不输出检测信号，不消耗显著的静态电流。

控制模块102包括一与非门21和一或非门22，其中，

与非门21接收从第一比较器101输出第一检测信号V1和外部第一时钟信号CK1；或非门22接收从与非门21输出的信号以及解码器105输出的解码信号，在本实用新型中为使能信号enb，并输出第二检测信号V2。

第一开关S1的控制端接收从控制模块102输出的第二检测信号V2，该第一开关S1的一个信号端接收外部的电流参考信号Iref，另一个信号端输出第三检测信号V3。

第二开关S2的控制端接收外部第二时钟信号CK2，其一个信号端与所述第一开关S1的用于输出第三检测信号V3的信号端连接，另一端接收外部的电压偏置信号，在本实施例中，该外部的电压偏置信号为地。

积分电容C1的两端分别与所述第二开关S2的两个信号端连接。

第二比较器103包括第一PMOS管M1和第二NMOS管M2，该第一PMOS管M1的栅极和第二NMOS管M2的栅极相连，接收从第一开关S1输出的第三检测信号V3，第一PMOS管M1的漏极与第二NMOS管M2的漏极连接，并输出第四检测信号V4，该第四检测信号V4为逻辑信号，该第一PMOS管M1的源极与一外部的电源连接，第二NMOS管M2的源极接地。

计数器104包括第一D触发器41和第二D触发器42，组成的异步加法计数器，该第一D触发器41和第二D触发器42的复位输入端reset相连，并分别接收外部的复位信号rst和从第二比较器103输出的第四检测信号V4，并对第四检测信号V4计数并输出两位的计数信号b1、b0

解码器105包括一或门，用于接收从计数器104输出的两位计数信号b1、b0，并输出一组解码信号，该解码信号主要用于控制放大器增益，其中包括使能信号enb。

本发明的工作原理如下：

第一比较器101接收外部的参考电压信号Vref和放大器幅度信号Vamp，并将其进行比较，输出一逻辑比较信号，即第一检测信号V1，当放大器幅度信号Vamp＜参考电压信号Vref时，第一检测信号V1为高电平，因此，第一检测信号V1实时反映了放大器输出信号幅度超出参考值的情况，第一检测信号V1的频率与输入的放大器幅度信号Vamp的频率强相关，第一检测信号V1的占空比与放大器幅度信号Vamp的幅度强相关。

控制模块102接收外部的第一时钟信号CK1以及第一检测信号V1，输出第二检测信号V2。第一时钟信号CK1的频率可以远高于第一检测信号V1的频率，使第二检测信号V2成为第一时钟信号CK1与第一检测信号V1的调制信号，其中，第二检测信号V2的频率与第一时钟信号CK1相同并且以第一检测信号V1的频率为包络，使第二检测信号V2高电平的平均时间比第一检测信号V1高电平的平均时间缩小了一个倍数，这个倍数与第一时钟信号CK1的占空比强相关。

当第二检测信号V2为高电平时，第一开关S1导通，电流参考信号Iref通过第一开关S1对积分电容C1充电，使第三检测信号V3升高，输出放大器输出幅度过高的信息。若第二检测信号V2累计高电平时间过短，则第三检测信号V3升高的幅度有限，因此电流参考信号Iref与积分电容C1的电容值决定了检测时间窗口的下限。

第二开关S2的控制端接收外部第二时钟信号CK2，其两个信号端与所述的积分电容C1并联。当第二时钟信号CK2为高电平时，第二开关S2为积分电容C1提供放电通路。若第二时钟信号CK2高电平的时间足够长，就可以将积分电容C1积累的电荷清零，因此，第二时钟信号CK2的周期决定了检测时间窗口的上限，即第二检测信号V2必须在第二时钟信号CK2的一个周期内使第三检测信号V3显著升高。

第二比较器103将第三检测信号V3转换成一逻辑信号，即第四检测信号V4。由于第二检测信号V2与第二时钟信号CK2在特殊情况下会产生竞争，因此，第二比较器103也可以采用迟滞结构(图中未示)。第四检测信号V4可以输出到外部作为放大器输出幅度过大的标志。第二比较器103也可以采用多阈值结构(图中未示)，输出多比特的量化信号以指示放大器输出幅度过大的强度。

计数器104对第四检测信号V4进行计数，并可以由复位信号rst清零。复位信号rst可以是一个频率适当低于第二时钟信号CK2的信号，从而使计数器104的计数结果包含放大器输出幅度过大的强度的信息。复位信号rst也可以与第四检测信号V4一起输出到外部逻辑控制电路，构成反馈控制的机制，例如，由第四检测信号V4触发外部的计时器(图中未示)产生延迟的复位信号rst。

解码器105可以在计数器104溢出前锁定控制模块102，停止继续输出第二检测信号V2，直到复位信号rst出现并将整个检测电路复位。

以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。

Claims (8)

1.一种放大器输出幅度检测电路，其特征在于，所述的检测电路包括控制模块(102)、积分电容(C1)、均具有一个控制端和两个信号端的第一开关(S1)和第二开关(S2)，

所述控制模块(102)接收外部的第一时钟信号(CK1)，并输出第二检测信号(V2)；

所述第一开关(S1)的控制端接收从所述控制模块(102)输出的第二检测信号(V2)，该第一开关(S1)的一个信号端接收外部的电流参考信号(Iref)，另一个信号端输出第三检测信号(V3)；

所述第二开关(S2)的控制端接收外部第二时钟信号(CK2)，其一个信号端与所述第一开关(S1)的用于输出第三检测信号(V3)的信号端连接，另一端接收外部的电压偏置信号；

所述积分电容(C1)的两端分别与所述第二开关(S2)的两个信号端连接，

所述的检测电路还包括第一比较器(101)，该第一比较器(101)的正输入极和负输入极分别接收外部的参考电压信号(Vref)和放大器幅度信号(Vamp)，进行比较，向所述的控制模块(102)输出第一检测信号(V1)，

所述的控制模块(102)包括一与非门和一或非门，

所述与非门接收由所述第一比较器(101)输出的第一检测信号(V1)和外部第一时钟信号(CK1)；

所述的或非门接收从所述的与非门输出的信号以及解码器(105)输出的解码信号，并输出所述的第二检测信号(V2)。

2.根据权利要求1所述的放大器输出幅度检测电路，其特征在于，所述的第一开关(S1)和第二开关(S2)分别为一个MOS器件，且所述MOS器件的栅极为控制端，其源极和漏极均为信号端。

3.根据权利要求1所述的放大器输出幅度检测电路，其特征在于，所述的检测电路还包括第二比较器(103)，该第二比较器(103)接收从所述第一开关(S1)输出的第三检测信号(V3)，并输出第四检测信号(V4)。

4.根据权利要求3所述的放大器输出幅度检测电路，其特征在于，所述的第二比较器(103)包括第一PMOS管(M1)和第二NMOS管(M2)，该第一PMOS管(M1)的栅极和所述第二NMOS管(M2)的栅极相连，接收所述的第三检测信号(V3)，所述第一PMOS管(M1)的漏极与第二NMOS管(M2)的漏极连接，并输出第四检测信号(V4)，该第一PMOS管(M1)的源极与一外部的电源连接，所述第二NMOS管(M2)的源极接地。

5.根据权利要求3所述的放大器输出幅度检测电路，其特征在于，所述的检测电路还包括计数器(104)，该计数器(104)接收从所述第二比较器(103)输出的第四检测信号(V4)，对其计数并输出计数信号。

6.根据权利要求5所述的放大器输出幅度检测电路，其特征在于，所述的检测电路还包括解码器(105)，该解码器(105)接收从所述计数器(104)输出的计数信号，并输出解码信号。

7.根据权利要求5所述的放大器输出幅度检测电路，其特征在于，所述的计数器(104)包括第一D触发器和第二D触发器，该第一D触发器和第二D触发器的复位输入端相连，并分别接收外部的复位信号(rst)。

8.根据权利要求6所述的放大器输出幅度检测电路，其特征在于，所述的解码器(105)包括一或门。