CN101982981B - 数字电视传输流的分类检测装置 - Google Patents

Abstract

本发明是一种针对MPEG-2标准的数字电视传输流检测装置，可完成国际测量标准（DVB ETR290）中所规定的各种参数的检测。本发明的特点在于：在实时检测的前提下，可对待检参数进行分类，将具有相同特征的待测参数分为四类，即同步与包头相关参数检测、PSI信息检测、SI信息检测以及视音频包与PCR检测，在占用较少资源的前提下保证了检测的实时性和准确性。本装置采用基于FPGA的数字逻辑硬件电路来实现，具有实时、高效、低成本等特点。

Description

数字电视传输流的分类检测装置

技术领域

本发明是一种针对MPEG-2标准的数字电视传输流检测装置。

背景技术

数字电视系统是一项庞大、复杂的工程，从制作、播出到传输，无论哪个环节出了差错，都将导致整个系统的瘫痪。为了迅速有效的找出故障，解决问题，需要在多个环节对码流进行检测，因此码流检测装置成为数字电视系统开发和运行中不可缺少的调试工具和检测仪器。本发明设计了一种应用于数字电视系统的高效实时的检测装置，可对数字电视广播网络的各个环节进行检测，也可与相关设备如解码器，解调调制器等联合使用，实现对数字电视传输网络的各个部分进行多点测试。

发明内容

本发明的目的是提供一种基于FPGA软硬架构的数字电视传输流检测装置。旨在不影响网络运行的情况下，对系统的主要节点进行检测，以便进行系统检视和故障定位。

为了达到上述目的，本发明按以下方案实现：一种数字电视传输流的分类检测装置，其特征在于：包括ASI差分输入接口模块、FPGA模块、输出接口模块、嵌入式微处理器模块、液晶显示模块；所述输入接口模块输出连接到FPGA模块的输入，FPGA模块的输出连接到输出接口模块，嵌入式微处理器模块与FPGA模块的数据端、控制端相连接，嵌入式微处理器模块的输出端与液晶显示模块相连接；所述的FPGA模块是由输入处理模块、PSI信息检测模块、SI信息检测模块、音视频包及PCR检测模块和微处理器接口模块组成；所述的输入处理模块用于对输入接口模块输入的码流进行缓存和同步检测，并将同步后的码流分为两路，其中一路与PSI信息检测模块、SI信息检测模块和音视频包及PCR检测模块连接，另一路与所述的输出接口模块连接；所述的PSI信息检测模块负责对TS包中节目传输信息及PID值进行检测；所述SI信息检测模块对传输流中的用户信息检测，针对一个SI表对应多个table_id的问题，采用上电后分别建立模板的方法，通过RAM存储模板信息，预先设定各个SI表对应的RAM地址，来提取所需检测的参数，与模板进行比对；所述的音视频包及PCR检测模块负责对视音频包头连续计数值的检测和对PCR重复出现频率和出现间隔的检测；所述的微处理器接口模块用于处理嵌入式微处理器模块与FPGA总线接口信号。

本发明实施例子中：1、嵌入式处理器，对输入码流测试结果的显示进行设定。

 2、信号输入模块，用于对所输入的信号进行格式转换；

 3、现场可变成逻辑门阵列（FPGA）模块，该FPGA模块内包括：

（1）输入有效数据过滤模块，与输入模块相连，从输入的传输流中过滤出有效的字节数据。

（2）同步与包头相关参数检测模块，实现自适应188/204字节TS包的同步检测。

（3）输入数据包缓存模块，与同步模块相连，将同步后的数据经FIFO缓存，转换为188连续包格式。

（4）PSI信息检测模块，主要具有两方面的功能：一是对TS包中传输的节目信息及PID值的检测，对包头加扰控制位，连续计数值，表头Table_id信息检测和分段末端CRC检测，此部分采用了可实时更新的模板比对法，只需开机存储一次模板信息，以后只需提取相关信息即可，避免重复计算;二是PSI包出现频率的检测，此部分采用了基于时间窗的检测方法，针对不同类型的TS包，设定不同的时间窗函数，构造了通用的时间窗检测模板。

（5）SI信息检测模块，采取与PSI信息类似的方案。针对一个SI表可能对应多个table_id的问题，采用了上电后分别建立模板的方法，通过RAM存储模板信息，预先设定各个SI表对应的RAM地址，来提取所需检测的参数，与模板进行比对。

（6）视音频包与PCR检测模块，该模块完成两个任务：一是对视音频包头连续计数值的检测，二是对PCR重复出现频率和出现间隔的检测。

（7）嵌入式微处理器接口模块，与嵌入式微处理器模块相连，处理嵌入式微处理器与FPGA的总线接口信号，包括从微处理器获取待测参数设定命令以及液晶显示命令，和传送供液晶显示的测试结果。 

4、液晶显示器，用于显示测试结果。分别指示同步字节错误和失步，PAT、PMT和CAT错误，SI错误以及PCR错误。

5、信号输出模块，对目标传输流进行最终的编码和输出。

本发明的特点在于：在实时检测的前提下，可对待检参数进行分类，将具有相同特征的待测参数分为四类，即同步与包头相关参数检测、PSI信息检测、SI信息检测以及视音频包与PCR检测，在占用较少资源的前提下保证了检测的实时性和准确性。此外，采用基于FPGA的数字逻辑硬件电路来实现，具有实时、高效、低成本等特点。

附图说明

图1 是本发明的系统结构框图。

图2 是同步检测流程图。

图3 嵌入式处理器框架图。

图4 是液晶显示流程图。

具体实施方式

下面结合附图详述本发明的技术方案：

图1是本发明的系统结构框图。在本实施例中，包含一路传输流异步串行输入口ASI输入口1，来自输入接口1的数据输入本装置。经本装置后，对输入码流进行检测，并通过ASI输出接口2进行输出。

如图1所示，本发明的硬件部分包括：ASI差分输入接口模块11、FPGA模块12，输出接口模块13，嵌入式微处理器模块14和液晶显示器15。

其中：

一、ASI差分输入接口模块11，主要功能是完成输入信号的格式转换，包含一个输入耦合整形模块111和一个线路解码模块112，将来自于输入接口的ASI信号进行格式转换。输入耦合整形模块111采用型号型号为PE65508的脉冲变压器芯片，线路解码模块112采用型号为CY7B933的芯片。

二、现场可编程门阵列（FPGA）模块12。本例采用了altera公司的EP3C120F780C7N芯片（也可选用内部资源相近的其它厂商或其它型号的FPGA芯片）。内部包含输入处理模块121，PSI信息检测模块122，SI信息检测模块123，视音频包与PCR检测模块124和嵌入式微处理器接口模块125.下面依次对子模块做进一步说明：

输入处理模块121，用于对输入的传输流进行缓存和同步检测，并将同步后的码流分为两路。输入有效字节过滤模块1211，从输入信号中过滤出有效数据，由数据选择电路构成。同步字节比较及计数模块1212，检测流程如图2所示。根据DVB标准对同步搜索和失步搜索的建议，在同步字节比较及计数模块1212中设定：同步搜索过程中，当连续5次间隔一个TS包帧长度都检测到同步头0x47时，就认为已经完成对TS流的同步，否则认为码流未同步；码流同步后，当连续3次间隔一个TS包帧长度都没检测到帧头0x47，则认为TS流失步，必须重新搜索同步。在失步搜索期间只要检测到一个TS包帧头是0x47时，则认为码流还是处于同步状态。同步后，FIFO模块1213为TS包提供一个先进先出存储器和控制电路。分路模块1214，主要是通过一个寄存器，将输入的一路信号分别输出两路。

检测流程描述：如图2所示，搜索码流中的有效数据，判断是否为帧头0x47，确定帧头后，未同步则继续搜索帧头，并确定帧长度。判断是否连续5次间隔帧长度的字节检测到帧头0x47，判定是否锁定同步。锁定同步后，继续检测帧头，帧头不是0x47判定出现同步字节错误。连续3次检测到同步字节错误，则判定失步，重新搜索同步。

PSI信息检测模块122，与分路模块相连，对输入TS流的节目信息及相应的PID值进行检测。PAT分析模块1221，由PAT固定标志比较电路构成。先搜索TS流中的PAT包，并提取携带的节目信息，将之存储于信息寄存器1222。PSI识别模块1223，提取输入TS包的PID值，与信息寄存器1222中的PID值比对，判断是否为PSI包。 PSI过滤与分析模块1224与PSI识别模块1223相连，并根据1223模块输出的PSI标志，过滤PSI包，根据MPEG-2传输流系统层语法规范解析PSI表，提取PSI的待测数据。PSI信息寄存器1225将待测信息写入对应的地址。RAM1226用于存储PSI的模板信息。比较分析错误模块1227与模板比对分析待测信息，给出错误标志，并进行错误归类与统计。并将错误信息存于错误信息寄存器模块1228。

SI信息检测模块123，SI待测参数包括：SI重复间隔测试，SI信息表ID错误，当前流间隔错误，其他流间隔错误，连续计数值和CRC错误等。SI表与PSI表主要区别在于：SI信息分为当前流和其他流，每个SI表对应固定的一个PID和几个table_id。分析SI表要区分不同的table_id，分别提取信息。SI过滤模块1231根据SI的PID从码流中识别SI信息，并区分不同table_id，给出当前SI对应的存储地址。SI分析模块1232根据MPEG-2传输流系统层语法规范解析SI表，将待测信息存于SI信息寄存器1233，并写入对应地址的RAM模块1234或者与对应地址中的信息比对。比较并分析错误模块1235，将寄存器1233信息与RAM模块1234比对待测信息，给出错误标志，并进行错误归类与统计。然后将错误信息存于寄存器1236。

视音频包及PCR检测模块124，根据MPEG-2传输流系统层语法规范，PCR包过滤模块1241过滤携带PCR的TS包，给出PCR标志。PCR提取分析模块1242以接收到的每个PCR标志作为定时（两个定时：40ms和100ms）起点，启动/停止本地计数器1243，并将启动/停止时刻的数值存于寄存器1244中，比较分析模块1245，由2个加法器12451和比较器12452组成。计算PCR抖动，比较其是否在允许范围内，分析PCR错误。并将错误信息存于错误信息寄存器模块1246。

 嵌入式微处理器接口模块125,包含存储从微处理器接收的信息的接收RAM模块1251、分析模块1252和存储传送给微处理器的信息的发送RAM模块1253。分析模块1252，主要由数据选择电路和读写控制电路构成。它读取接收RAM模块1251的信息，选择需要显示的参数类型，分别从错误信息存储寄存器模块1228或1236或1246中读取相应的数据，并将这些数据写入发送RAM模块1253。

三、输出接口模块13，接收从分路模块1214的一路数据并完成输出信号的格式转换；这里采用型号为CY7B923的线路编码器141完成数据流数据到ASI信号的编码，输出270Mbps的串行信号，然后通过PE65508脉冲变压器芯片142完成ASI信号的驱动及耦合输出。

四、嵌入式微处理器模块14，如图3所示，图3是本装置的嵌入式微处理器的连接示意图。它接收来自外部的按键信号，通过控制按钮和液晶显示器实现简单的人机交互。在本装置中，FPGA和按键KEY通过PIO接口挂接在CPU的总线上，其他组件则直接与各自的CPU的接口总线相连。 

下面结合图4详细叙述CPU程序的工作过程。如图4所示，程序的具体工作步骤如下：

 410：程序开始；

 411：初始化软、硬件参数；

 412：检控外部按键中断；

413：判断按键的位置，并将代表按键位置的值做相应的改变；

414：等待确认键；

415：分析需要显示的参数类型；

416：发送显示命令，写入FPGA的接收RAM；

417：等待FPGA将显示数据准备好；

418：从FPGA发送RAM里读取供显示的数据，驱动液晶显示；

419：结束。

五、液晶显示器15

 液晶显示器采用中文字库液晶显示模块，通过PIO口挂接在CPU存储器总线上。通过NIOS控制液晶的显示。

Claims (4)

1.一种数字电视传输流的分类检测装置，其特征在于：包括ASI差分输入接口模块（11）、FPGA模块（12）、输出接口模块（13）、嵌入式微处理器模块（14）、液晶显示模块（15）；所述输入接口模块（11）输出连接到FPGA模块（12）的输入，FPGA模块（12）的输出连接到输出接口模块（13），嵌入式微处理器模块（14）与FPGA模块（12）的数据端、控制端相连接，嵌入式微处理器模块（14）的输出端与液晶显示模块（15）相连接；所述的FPGA模块（12）是由输入处理模块（121）、PSI信息检测模块（122）、SI信息检测模块（123）、音视频包及PCR检测模块（124）和微处理器接口模块（125）组成；所述的输入处理模块（121）用于对输入接口模块（11）输入的码流进行缓存和同步检测，并将同步后的码流分为两路，其中一路与PSI信息检测模块（122）、SI信息检测模块（123）和音视频包及PCR检测模块（124）连接，另一路与所述的输出接口模块（13）连接；所述的PSI信息检测模块（122）负责对TS包中节目传输信息及PID值进行检测；所述SI信息检测模块（123）对传输流中的用户信息检测，针对一个SI表对应多个table_id的问题，采用上电后分别建立模板的方法，通过RAM存储模板信息，预先设定各个SI表对应的RAM地址，来提取所需检测的参数，与模板进行比对；所述的音视频包及PCR检测模块（124）负责对视音频包头连续计数值的检测和对PCR重复出现频率和出现间隔的检测；所述的微处理器接口模块（125）用于处理嵌入式微处理器模块与FPGA总线接口信号。

2.根据权利要求1所述的数字电视传输流的分类检测装置，其特征在于：所述的同步检测流程包括：

1）、搜索码流中的有效数据，判断是否为帧头0x47，确定帧头后，未同步则继续搜索帧头，并确定帧长度；

2)、判断是否连续5次间隔帧长度的字节检测到帧头0x47，是则判定为锁定同步；

3）、锁定同步后，继续检测帧头，帧头不是0x47判定出现同步字节错误；

4）、连续3次间隔一个TS包帧长度都没检测到帧头0x47，则判定TS流失步，重新搜索同步。

3.根据权利要求1所述的数字电视传输流的分类检测装置，其特征在于：所述的输入接口模块（11）是由输入整形电路（111）和CY7B923线路解码模块（112）组成。

4.根据权利要求1所述的数字电视传输流的分类检测装置，其特征在于：所述的输出接口模块（13）是由CY7B923线路解码模块（141）和输入耦合整形模块（142）组成。

Images