CN101964895A

CN101964895A - 一种实现dvr数据解码回放的方法和装置

Info

Publication number: CN101964895A
Application number: CN 201010200865
Authority: CN
Inventors: 连启慧; 黄田; 吕军; 胡扬忠; 邬伟琪
Original assignee: Hangzhou Hikvision Digital Technology Co Ltd
Current assignee: Hangzhou Hikvision Digital Technology Co Ltd
Priority date: 2010-06-10
Filing date: 2010-06-10
Publication date: 2011-02-02
Anticipated expiration: 2030-06-10
Also published as: CN101964895B

Abstract

本发明公开了一种实现DVR数据解码回放的方法和装置，其中，所述方法包括：配置产生解码回放信号源的编码通道，为所述解码通道分配对应的内存空间；分别接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源；将所述解码回放信号源送入所述编码通道进行压缩编码；通过解码处理芯片中的解码通道，将所述编码通道中压缩编码后生成的数据信息进行解码回放。通过本发明，可以在不增加硬件成本、且不影响解码显示帧率的前提下，有效实现多回路编码数据解码回放。

Description

一种实现DVR数据解码回放的方法和装置

技术领域

本发明涉及数字信号处理技术领域，更具体地说，涉及一种实现DVR数据解码回放的方法和装置。

背景技术

数字硬盘录像机(DVR，Digital Video Recorder)，是一套进行图像存储处理的计算机系统，具有对图像/语音进行长时间编码录像、录音、解码回放、远程监视和控制的功能。

DVR中的核心器件包括数字信号处理芯片(DSP，digital signal processor)和微处理器(ARM，Advanced RISC Machines)，其中，DSP主要负责音视频数据的压缩编码和解码处理操作；ARM主要用于控制DSP执行编解码操作，以及数据的存储和网络传输。

DVR设备主要用于视频数据的编解码，存储，传输。它主要由DSP和ARM组成，其中DSP主要用于编解码，ARM主要用于控制DSP和数据的存储和网络传输。

目前，DVR设备中通常比较关注实时编码的路数，因此，在DVR设备中用于编码的DSP比较多，而用于解码的DSP则很少，由此导致DVR的解码回放路数往往比较有限，且不能保证实时回放帧率。

当DVR需要增加解码回放路数时，一般采用的方法有：增加用于解码的DSP的个数；或者，降低解码回放的帧率。然而，现有技术的上述实现方式要么需要增加硬件成本，要么影响视频回放的效果。

可见，现有技术中，当DVR需要增加解码回放路数时，无法实现有效的多回路编码视频解码回放。

发明内容

有鉴于此，本发明实施例提供一种实现DVR数据解码回放的方法和装置，以在不增加硬件成本、且不影响解码显示帧率的前提下，有效实现多回路编码数据解码回放。

本发明实施例提供一种实现DVR数据解码回放的方法，所述方法包括：

配置产生解码回放信号源的编码通道，为所述解码通道分配对应的内存空间；

分别接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源；

将所述解码回放信号源送入所述编码通道进行压缩编码；

通过解码处理芯片中的解码通道，将所述编码通道中压缩编码后生成的数据信息进行解码回放。

优选的，所述配置产生解码回放信号源的编码通道具体为：

配置解码处理芯片中的任意一路解码通道为所述产生解码回放信号源的编码通道。

优选的，所述根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源具体为：

将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

优选的，所述解码通道为所述解码处理芯片中剩余的解码通道中的任意一路。

一种实现DVR数据解码回放的装置，所述装置包括：

编码通道配置模块，用于配置产生解码回放信号源的编码通道，为所述解码通道分配对应的内存空间；

解码回放信号源形成模块，用于分别接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源；

解码回放信号源编码模块，用于将所述解码回放信号源送入所述编码通道进行压缩编码；

解码回放模块，用于通过解码处理芯片中的解码通道，将所述编码通道中压缩编码后生成的数据信息进行解码回放。

优选的，所述编码通道为解码处理芯片中的任意一路解码通道。

优选的，所述解码回放信号源形成模块通过将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，控制所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

一种数字硬盘录像机，包括：编码处理芯片、解码处理芯片及微处理器；

其中，所述微处理器，用于在所述解码处理芯片配置产生解码回放信号源的编码通道，为所述解码通道分配对应的内存空间；分别接收各所述编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源；将所述解码回放信号源送入所述编码通道进行压缩编码；通过所述解码处理芯片中的解码通道，将所述编码通道中压缩编码后生成的数据信息进行解码回放。

优选的，所述微处理器通过将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，控制所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

同现有技术相比，本发明提供的技术方案将传统DVR中解码处理芯片的一路解码通道配置为编码通道，并接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在对应该编码通道的内存空间中形成解码回放信号源，所述解码回放信号源包含了解码回放的多路编码数据。因此，当需要进行多路编码数据的解码回放时，只需将所述解码回放信号源通过DVR中解码处理芯片任意一路解码通道进行解码输出，即可实现多回路编码数据解码回放。本发明提供的技术方案可以实现任意路编码数据的解码回放，不需要增加硬件成本、且不影响解码显示帧率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种实现DVR数据解码回放的方法流程示意图；

图2为现有最大支持16路D1视频输入并实时编码的DVR设备的框架示意图；

图3为本发明实施例提供的VO1显示通道中16路D1编码数据的实时同步回放显示效果示意图；

图4为本发明实施例提供的VO2显示通道中16路D1编码数据的实时同步回放显示效果示意图；

图5为本发明实施例提供的实现16路D1编码数据的实时同步解码回放时的实现流程示意图；

图6为对应图5的16路D1编码数据的实时同步解码回放时的DVR系统框图；

图7为本发明实施例提供的一种实现DVR数据解码回放的装置结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

首先对本发明提供的一种实现DVR数据解码回放的方法进行说明，参照图1所示，所述方法包括：

步骤101、配置产生解码回放信号源的编码通道，为所述解码通道分配对应的内存空间；

需要说明的是，所述解码回放信号源是实现多路编码数据解码回放的输入源信号，所述内存空间用于存储该解码回放信号源；

步骤102、分别接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源；

所述解码回放信号源包含多路原始数据信息，在形成所述解码回放信号源时，所需的各路原始数据信息暂不经过压缩编码处理，由各编码处理芯片直接输出；

步骤103、将所述解码回放信号源送入所述编码通道进行压缩编码；

所述解码回放信号源通过所述编码通道进行压缩编码，最终形成需要进行解码回放的数据，该数据中包含多路编码数据；

步骤104、通过解码处理芯片中的解码通道，将所述编码通道中压缩编码后生成的数据信息进行解码回放。

本发明提供的技术方案将传统DVR中解码处理芯片的一路解码通道配置为编码通道，并接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在对应该编码通道的内存空间中形成解码回放信号源，所述解码回放信号源包含了解码回放的多路编码数据。因此，当需要进行多路编码数据的解码回放时，只需将所述解码回放信号源通过DVR中解码处理芯片任意一路解码通道进行解码输出，即可实现多回路编码数据解码回放。本发明提供的技术方案可以实现任意路编码数据的解码回放，不需要增加硬件成本、且不影响解码显示帧率。

上述实施例中所提到的编码是指，对模拟信号进行数字化，并通过压缩算法(例如：视音频压缩算法)对数字信号进行压缩，通常，实现编码的硬件装置为编码器，编码器可以对压缩后的数据进行存储或网络传输。此外，上述实施例中所提到的解码是指，对所有编码后的码流进行解码，实现解码的硬件装置为解码器，解码器可以通过物理显示接口连接显示器或监视器进行显示。编码通道是根据编码器的编码性能抽象出来的虚拟通道，用于接收视频或音频输入数据并对其进行编码。解码通道是根据解码器的解码性能抽象出来的虚拟通道，用于接收编码数据，并对其进行解码。这部分内容属于本领域技术人员熟知的内容，本发明对此仅做简单介绍，不再进行赘述。

通常，解码处理芯片具备一定的多路数据实时解码回放能力，例如，具备4路数据的实时解码回放能力，相应地，解码处理芯片中配置有相应数目的解码通道，上述实施例中，配置产生解码回放信号源的编码通道的实现方式可以是：配置解码处理芯片中的任意一路解码通道为所述产生解码回放信号源的编码通道。也就是说，将解码处理芯片中的任意一条解码通道配置为编码通道，保留其余的解码通道不变。在实现多路编码数据解码回放时，可通过解码处理芯片中任意一条剩余的解码通道进行数据输出。

此外，需要说明的是，形成于内存空间中的解码回放信号源的产生方式为：将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。可见，解码回放信号源中同时包含了多路压缩之后的编码数据，本发明实施例中，对于解码回放信号源中包含的编码数据路数没有具体限定，在实际应用中，可根据具体应用场景进行设置。

为了便于对本发明进一步的理解，下面以现有最大支持16路D1视频输入并实时编码的DVR设备为例，结合对该现有DVR设备的改进，对本发明进行详细描述。

D1是当前普遍应用的一种数字电视系统显示格式，此外，当前普遍应用的电视广播中色彩编码方法主要有逐行倒相(PAL，Phase Alternating Line)制式和(美国)国家电视标准委员会(NTSC，National Television StandardsCommittee)制式。对于PAL制式来说，每秒记录25帧图像；对于NTSC制式来说，每秒记录30帧图像。

现有最大支持16路D1视频输入并实时编码的DVR设备的框架示意图如图2所示。假设对于该DVR中的DSP来说，其CPU处理能力为4路D1视频数据的实时编码或解码。其中：

DSP1～DSP4为编码处理芯片，其主要作用是视频数据的压缩编码，故称之为编码DSP。每个编码DSP对应4路视频输入，因此配置4路编码通道与之对应实现4路D1数据的实时编码，并将编码码流通过PCI(PeripheralComponent Interconnect，外设组件互连)总线上传至ARM；

DSP0为解码处理芯片，其主要作用是实现视频图像的预览显示和录像文件的解码回放；DSP0有VO_1和VO_2两路视频输出，可以对应两个不同的显示设备，例如：监视器或VGA(Video Graphics Array，显示绘图阵列)卡显示系统，因此配置有2路显示通道，视频数据VI_1～VI_16可以通过PCI传输到DSP0的显示通道中进行预览，多画面预览显示时需进行图像的缩放；DSP0具备4路D1数据的实时解码回放能力，因此配置有4路解码通道，回放时由ARM将硬盘中的编码数据传输到DSP0相应的解码通道上进行解码回放；

ARM的主要作用是对各DSP发送相关的操作命令并控制DSP间的数据传输；当DSP进行编码时，ARM对编码数据进行本地存储或网络传输；当DSP进行解码回放时，ARM将硬盘中的数据通过PCI总线下载到DSP0中。

上述DVR设备可以支持16路D1视频输入数据的实时编码，但受限于DSP0的解码能力及解码通道个数，它支持的最大解码回放能力仅为4路D1的编码数据。因此，在当前的机制下，不能实现大于4路D1编码数据的实时同步回放。

然而在实际应用中，一些特定的应用场景需要不止4路D1编码数据的实时回放，有时甚至需要所有16路D1编码数据的实时同步解码回放，本发明即是针对该应用对DVR设备进行了相应改进。

以DVR实现所有16路D1编码数据的实时同步回放为例，首先需要明确的是，16路D1编码数据的回放效果是每路D1编码数据分别被解码后进行缩放处理，输出至显示通道VO1或VO2特定的区域中，其显示效果与在同一个视频输出通道进行16路编码预览相类似，如图3、4所示。

实时同步解码回放要求在各视频输出通道中每路数据的解码帧率应在25帧/秒(PAL制)或30帧/秒(NTSC制)，且各路间的回放时间都应保持一致，然而对于现有技术中的DVR来说，问题是系统中DSP1～DSP4都用于视频输入数据的实时编码，除了DSP0，没有其余的空闲资源进行解码，因此所有的解码资源都在DSP0上，虽然现有技术中可以将DSP0的解码通道个数增加到16个，但这样解码16路D1的编码数据时，不能达到实时的效果，原因如下：就DSP0的CPU处理能力而言，其解码帧率大概在6帧/秒左右，以PAL制D1信号为例，DSP0的解码能力为25*4＝100帧/秒，如果解码通道个数增加到16个，则其解码帧率为25*4/16＝6.25帧/秒，可见，仅通过增加DSP0的解码通道个数，不能实现视频输出通道中每路数据的解码帧率，将会对解码回放效果产生影响。当然，可以通过增加解码DSP0的个数来实现该需求，但增加硬件资源会增加很大成本。

由此，本发明采取的方案是要在硬件资源不变的前提下，实现所有16路D1编码数据的实时同步解码回放。

应用本发明实施例中的技术方案，可以将DSP0的解码通道配置为3路，同时配置1路编码通道，就DSP的CPU处理能力而言这是可以实现的。这里，配置为编码通道的解码通道可以是任意的。

其次，根据16路编码数据同步回放的特点，配置DSP0编码通道的解码回放信号源，并对其进行编码。DSP0的这个编码通道不同于DSP1～DSP4的编码通道，它没有与之对应的原始视频信号输入源，它的源是根据解码回放需要而虚拟的，因此可以称之为“零通道”，“零通道”中的编码过程可以称之为“零通道编码”。

图5示出的是当需要实现16路D1编码数据的实时同步解码回放时的实现流程：

步骤501、ARM判断是否需要开启“零通道编码”，如果是，则继续步骤502；如果否，则结束该处理流程；

当需要实现16路D1编码数据的实时同步解码回放时，“零通道编码”实现流程开启；

对于本发明实施例来说，当需要实现大于4路D1编码数据的实时同步解码回放时，“零通道编码”实现流程都将开启；

步骤502、ARM通过相关的控制命令传输机制通知DSP0配置编码通道，即“零通道”VO_0，并设定编码器对应“零通道”VO_0的参数；

步骤503、ARM根据回放路数命令DSP0为零通道VO_0申请相应的内存空间；

步骤504、ARM控制DSP1～DSP4同步将原始视频信号输入源VI_1～VI_16的D1图像进行缩放并通过PCI传输到VO_0内存块的相应位置上；

具体实现方式为：

ARM控制DSP1将原始视频信号输入源中VI_1～VI_4的D1图像进行缩放，并通过PCI传输到对应VO_0的内存块上1～4的位置上；

ARM控制DSP2将原始视频信号输入源中VI_5～VI_8的D1图像进行缩放，并通过PCI传输到对应VO_0的内存块上5～8的位置上；

ARM控制DSP3将原始视频信号输入源中VI_9～VI_12的D1图像进行缩放，并通过PCI传输到对应VO_0的内存块上9～12的位置上；

ARM控制DSP4将原始视频信号输入源中VI_13～VI_16的D1图像进行缩放，并通过PCI传输到对应VO_0的内存块上13～16的位置上；

上述原始视频信号输入源D1图像在对应VO_0的内存块上的存储位置可以通过设置传输地址进行确定；

最终，对应VO_0的内存块上存储数据的形式如图3或图4所示；

步骤505、ARM控制DSP0将VO_0对应存储的数据送至零通道VO_0，在该编码通道中进行压缩编码；

步骤506、DSP0将完成压缩编码之后的码流上传到ARM中，由ARM将该压缩编码后的数据存入硬盘中；

步骤507、ARM控制“零通道”编码数据传输到DSP0的任何一个解码通道的解码器中进行解码，并将解码之后的数据输出到显示通道，实现16路D1编码数据的实时同步解码回放。

图6所示为实现上述16路D1编码数据的实时同步解码回放时的DVR系统框图，具体实现流程可参照图5所示的流程图。

可见，在完成上述“零通道编码”后，便可以在需要16路D1编码数据的实时同步解码回放时，将相应的零通道编码数据传输到DSP0的任何一个解码通道的解码器中进行解码，并输出到显示通道中，达到16路D1编码数据实时解码回放的效果。本发明实施例中并未增加硬件成本，也不会对解码显示帧率产生影响。

相应上述实现DVR数据解码回放的方法实施例，本发明还提供了一种实现DVR数据解码回放的装置，如图7所示，所述装置包括：

编码通道配置模块701，用于配置产生解码回放信号源的编码通道，为所述解码通道分配对应的内存空间；

解码回放信号源形成模块702，用于分别接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源；

解码回放信号源编码模块703，用于将所述解码回放信号源送入所述编码通道进行压缩编码；

解码回放模块704，用于通过解码处理芯片中的解码通道，将所述编码通道中压缩编码后生成的数据信息进行解码回放。

通过本发明实施例中提供的实现DVR数据解码回放的装置，将传统DVR中解码处理芯片的一路解码通道配置为编码通道，并接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在对应该编码通道的内存空间中形成解码回放信号源，所述解码回放信号源包含了解码回放的多路编码数据。因此，当需要进行多路编码数据的解码回放时，只需将所述解码回放信号源通过DVR中解码处理芯片任意一路解码通道进行解码输出，即可实现多回路编码数据解码回放。本发明提供的技术方案可以实现任意路编码数据的解码回放，不需要增加硬件成本、且不影响解码显示帧率。

需要说明的是，所述编码通道为解码处理芯片中的任意一路解码通道。也就是说，将解码处理芯片中的任意一条解码通道配置为编码通道，保留其余的解码通道不变。在实现多路编码数据解码回放时，可通过解码处理芯片中任意一条剩余的解码通道进行数据输出。

所述解码回放信号源形成模块通过将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，控制所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

可见，解码回放信号源中同时包含了多路压缩之后的编码数据，本发明实施例中，对于解码回放信号源中包含的编码数据路数没有具体限定，在实际应用中，可根据具体应用场景进行设置。

需要说明的是，本发明实施例提供的实现DVR数据解码回放的装置可以是集成在数字硬盘录像机中的功能单元，也可以是独立于数字硬盘录像机之外的功能单元，对此，本发明不做具体限定。

本发明实施例还提供了一种数字硬盘录像机，包括：编码处理芯片、解码处理芯片及微处理器；

所述编码通道为解码处理芯片中的任意一路解码通道。所述解码通道为所述解码处理芯片中剩余的解码通道中的任意一路。

所述微处理器通过将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，控制所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

通过该数字硬盘录像机，能够将传统DVR中解码处理芯片的一路解码通道配置为编码通道，并接收各编码处理芯片输出的原始各路数据信息，根据所述原始各路数据信息在对应该编码通道的内存空间中形成解码回放信号源，所述解码回放信号源包含了解码回放的多路编码数据。因此，当需要进行多路编码数据的解码回放时，只需将所述解码回放信号源通过DVR中解码处理芯片任意一路解码通道进行解码输出，即可实现多回路编码数据解码回放。本发明提供的技术方案可以实现任意路编码数据的解码回放，不需要增加硬件成本、且不影响解码显示帧率。

对于装置实施例而言，由于其基本相应于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-OnlyMemory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种实现DVR数据解码回放的方法，其特征在于，所述方法包括：

将所述解码回放信号源送入所述编码通道进行压缩编码；

2.根据权利要求1所述的实现DVR数据解码回放的方法，其特征在于，所述配置产生解码回放信号源的编码通道具体为：

3.根据权利要求1所述的实现DVR数据解码回放的方法，其特征在于，所述根据所述原始各路数据信息在所述内存空间形成所述解码回放信号源具体为：

4.根据权利要求2所述的实现DVR数据解码回放的方法，其特征在于，所述解码通道为所述解码处理芯片中剩余的解码通道中的任意一路。

5.一种实现DVR数据解码回放的装置，其特征在于，所述装置包括：

6.根据权利要求5所述的实现DVR数据解码回放的装置，其特征在于，所述编码通道为解码处理芯片中的任意一路解码通道。

7.根据权利要求5所述的实现DVR数据解码回放的装置，其特征在于，所述解码回放信号源形成模块通过将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，控制所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

8.根据权利要求6所述的实现DVR数据解码回放的装置，其特征在于，所述解码通道为所述解码处理芯片中剩余的解码通道中的任意一路。

9.一种数字硬盘录像机，其特征在于，包括：编码处理芯片、解码处理芯片及微处理器；

10.根据权利要求9所述的数字硬盘录像机，其特征在于，所述编码通道为解码处理芯片中的任意一路解码通道。

11.根据权利要求9所述的数字硬盘录像机，其特征在于，所述微处理器通过将所述各编码处理芯片输出的原始各路数据信息分别进行缩放，并传输至所述内存中各对应存储空间，控制所述各对应存储空间中的缩放数据集合形成所述解码回放信号源。

12.根据权利要求10所述的数字硬盘录像机，其特征在于，所述解码通道为所述解码处理芯片中剩余的解码通道中的任意一路。