CN101944053A - 一种三重指令同步执行的实现方法 - Google Patents
一种三重指令同步执行的实现方法 Download PDFInfo
- Publication number
- CN101944053A CN101944053A CN2009100544599A CN200910054459A CN101944053A CN 101944053 A CN101944053 A CN 101944053A CN 2009100544599 A CN2009100544599 A CN 2009100544599A CN 200910054459 A CN200910054459 A CN 200910054459A CN 101944053 A CN101944053 A CN 101944053A
- Authority
- CN
- China
- Prior art keywords
- data
- data processing
- processing unit
- voting logic
- logic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Hardware Redundancy (AREA)
Abstract
一种三重指令同步执行的实现方法，系统输入信号隔成三路分别进入数据处理单元，三个数据处理单元分别同步对输入数据进行指令控制及数据计算；计算信息分别记录在三个数据缓冲区中，当数据处理单元发生故障，缓冲区的数据恢复到数据处理单元；缓冲区中的数据输入到表决逻辑单元并进行比较，表决出有效数据；监视单元在每个扫描周期，保证数据处理单元同步工作，缓冲区和表决逻辑单元正常运行；数据处理单元和表决逻辑单元的信号输送到多路开关，根据表决逻辑单元给出的判断输出信号到扩展总线上。本发明实现了容错型控制器的三重指令同步执行，完成三个通道的数据同步计算、通讯、时钟同步的算法解释和运行过程，确保了系统的可靠性。
Description
技术领域
本发明属于信息技术领域，涉及一种信息处理技术的控制方法，具体地说，涉及一种三重指令同步执行的实现方法。
背景技术
容错型控制系统是石油、化工、电力、冶金等流程工业的核心安全部件之一。主要应用于紧急停机系统、安全联锁系统等关键应用。目前，国内在工业过程安全保护系统控制方面的研究、技术创新还处于消化吸收技术阶段，还没有完全自主产权的容错控制器，仍然只能大量依赖于进口，所以，开发具有完善容错功能的安全型控制器是实现流程工业自动化装置国产化的迫切需要，对保障这些与国民经济休戚相关的重大装备的安全运行具有明显的现实意义。
发明内容
本发明的目的在于提供一种三重指令同步执行的实现方法，具有容错性，保证了系统的可靠性。
为达到以上目的，本发明所采用的解决方案是：
一种三重指令同步执行的实现方法，其包括如下步骤：
第一步，将系统的输入信号隔成三路分别进入第一数据处理单元、第二数据处理单元、第三数据处理单元；
第二步，在每个扫描周期内，三个数据处理单元分别同步对输入数据进行指令控制，各数据处理单元同步进行数据计算；
第三步，将各数据处理单元数据计算的信息分别记录在对应的三个数据缓冲区中，保证数据的同步映射，当数据处理单元发生故障时，数据缓冲区的数据将恢复到数据处理单元；
第四步，数据缓冲区中的数据输入到表决逻辑单元，在表决逻辑单元中，对数据缓冲区的数据进行比较，实现指令的同步执行控制，表决出有效的数据，以确保故障时，选择正确的数据通道；
第五步，系统还设置了监视单元，在每个扫描周期，保证三个数据处理单元同步工作，三个数据缓冲区和表决逻辑单元正常运行，如果有异常，监视单元则即刻将同步信号发送给表决逻辑单元，使系统恢复到正常运行状态；
第六步，三个数据处理单元和表决逻辑单元的信号输送到多路开关，多路开关根据表决逻辑单元给出的判断，来决定输出哪个信号到扩展总线上。
进一步，三个数据处理单元处于各自独立的位置，每个数据处理单元具有独立的通讯通道，分别有各自的主处理单元，互不干扰。
指令的同步执行控制是指：在每个扫描周期结束时，表决逻辑单元对三个数据缓冲区的控制信号进行判断，如果三个信号一致，则进入下一个扫描周期；如果不一致，则进行判断，输入正确的结果，然后才进入下一扫描周期，以保证三重指令的同步执行，信息完全一致。其中，每个扫描周期内，主要完成对输入数据进行标识信号的同步，中断处理、定时器、数据输出。
本发明的三重指令同步执行的实现方法，是针对一种容错型控制器设计的冗余容错方法。在时间同步的控制下，将输入信号隔成三路分别在在三个数据处理单元上分别做指令控制，采用三个数据缓冲区，保证了数据输入/输出的同步映射，完成三个通道之间的数据同步计算，保证了三重指令的同步执行，以及时钟和数据的同步性，确保了系统的可靠性。本发明的实际应用表明，可以实现三重指令的同步执行，并当系统发生故障时，通过表决逻辑单元，输出正确的信号。
由于采用了上述方案，本发明具有以下特点：本发明的方法实现了从输入信号开始，经数据处理单元到信号的输出，完全三重化。输入/输出模型有三个独立的分电路，输入模型的每个分电路读入过程数据，并将此信息送到各个数据处理单元，每扫描一次，三个数据处理单元的主处理器与其相邻的两个数据处理单元的主处理器进行通讯，达到同步。
附图说明
图1为三重指令同步执行的实现过程示意图。
具体实施方式
以下结合附图所示实施例对本发明作进一步的说明。
本发明是为研发容错控制器提供的一种三重指令同步执行方法，在每个扫描周期内，保证时间同步，在三个数据处理单元上分别做指令控制和数据计算，采用输入/输出数据的同步映射，保证了存储器的一致性，完成三个通道之间的数据同步计算、通讯、时钟同步的运行过程，保证了三重指令的同步执行，确保了系统的可靠性。
采用本发明所述的三重指令同步执行方法，实现了从输入信号开始，经数据处理单元到信号的输出，完全三重化。输入/输出模型有三个独立的分电路，输入模型的每个分电路读入过程数据，并将此信息送到各个数据处理单元，每扫描一次，三个主处理器与其相邻的两个处理器进行通讯，达到同步。
同时表决逻辑单元可对其输入数据进行表决，对输出数据进行比较，并把模拟输入数据复制后送到每个数据处理单元，数据处理单元执行各种数据计算，并算出输出值送到各输出模块。
针对一个具体的实施例，本发明的实施步骤如下：
第一步，首先，参照附图1，系统上电，引入系统输入信号，将输入信号隔成三路分别进入第一数据处理单元、第二数据处理单元、第三数据处理单元；三个数据处理单元处于各自独立的位置，每个数据处理单元具有独立的通讯通道，分别有各自的主处理单元，互不干扰。
第二步，容错控制器正常运行情况下，在每个扫描周期内，三个数据处理单元分别同步对输入数据进行指令控制，各数据处理单元同步进行数据计算；
本实施例中，假设第一个数据处理单元的信号发生故障，则在这个扫描周期内，计算的结果与第二数据处理单元和第三数据处理单元计算的结果不一致；
指令的同步执行控制是指：在每个扫描周期结束时，表决逻辑单元对三个数据缓冲区的控制信号进行判断，如果三个信号一致，则进入下一个扫描周期；如果不一致，则进行判断，输入正确的结果，然后才进入下一扫描周期，以保证三重指令的同步执行，信息完全一致。其中，每个扫描周期内，主要完成对输入数据进行标识信号的同步，中断处理、定时器、数据输出。
第三步，将各数据处理单元数据计算的信息分别记录在对应的三个数据缓冲区中，保证数据的同步映射。保存在缓冲区中的第一数据处理单元的计算结果与另外两个数据处理单元不一致，则表明第一数据处理单元有故障，故障可能是程序跑飞、死机或输入信号错误等；
第四步，数据缓冲区中的数据输入到表决逻辑单元，在表决逻辑单元中，对数据缓冲区的数据进行比较，实现指令的同步执行控制，表决出有效的数据，以确保故障时，选择正确的数据通道；在表决逻辑单元中，对第一数据处理单元、第二数据处理单元、第三数据处理单元的计算信息进行表决比较，由于第一数据处理单元有故障，则不输出第一数据处理单元的信息，将第二数据处理单元的缓冲区信息覆盖到第一数据处理单元的缓冲区中，如果是硬件故障，则重新启动第一数据处理单元，这样可以实现，如果有一路信号发生故障时，另外两路信号可以对其进行故障恢复。
第五步，系统还设置了监视单元，在每个扫描周期，保证三个数据处理单元同步工作，三个数据缓冲区和表决逻辑单元正常运行，如果有异常，监视单元则即刻将同步信号发送给表决逻辑单元，使系统恢复到正常运行状态；
第六步，三个数据处理单元和表决逻辑单元的信号输送到多路开关，多路开关根据表决逻辑单元给出的判断，来决定输出哪个信号到扩展总线上。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于这里的实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。
Claims (3)
1.一种三重指令同步执行的实现方法，其特征在于：其包括如下步骤：
第一步，将系统的输入信号隔成三路分别进入第一数据处理单元、第二数据处理单元、第三数据处理单元；
第二步，在每个扫描周期内，三个数据处理单元分别同步对输入数据进行指令控制，各数据处理单元同步进行数据计算；
第三步，将各数据处理单元数据计算的信息分别记录在对应的三个数据缓冲区中，保证数据的同步映射，当数据处理单元发生故障时，数据缓冲区的数据将恢复到数据处理单元；
第四步，数据缓冲区中的数据输入到表决逻辑单元，在表决逻辑单元中，对数据缓冲区的数据进行比较，实现指令的同步执行控制，表决出有效的数据，以确保故障时，选择正确的数据通道；
第五步，系统还设置了监视单元，在每个扫描周期，保证三个数据处理单元同步工作，三个数据缓冲区和表决逻辑单元正常运行，如果有异常，监视单元则即刻将同步信号发送给表决逻辑单元，使系统恢复到正常运行状态；
第六步，三个数据处理单元和表决逻辑单元的信号输送到多路开关，多路开关根据表决逻辑单元给出的判断，来决定输出哪个信号到扩展总线上。
2.根据权利要求1所述的三重指令同步执行的实现方法，其特征在于：三个数据处理单元处于各自独立的位置，每个数据处理单元具有独立的通讯通道，分别有各自的主处理单元，互不干扰。
3.根据权利要求1所述的三重指令同步执行的实现方法，其特征在于：指令的同步执行控制是指：在每个扫描周期结束时，表决逻辑单元对三个数据缓冲区的控制信号进行判断，如果三个信号一致，则进入下一个扫描周期；如果不一致，则进行判断，输入正确的结果，然后才进入下一扫描周期，以保证三重指令的同步执行，信息完全一致。其中，每个扫描周期内，主要完成对输入数据进行标识信号的同步，中断处理、定时器、数据输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100544599A CN101944053A (zh) | 2009-07-07 | 2009-07-07 | 一种三重指令同步执行的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100544599A CN101944053A (zh) | 2009-07-07 | 2009-07-07 | 一种三重指令同步执行的实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101944053A true CN101944053A (zh) | 2011-01-12 |
Family
ID=43436052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100544599A Pending CN101944053A (zh) | 2009-07-07 | 2009-07-07 | 一种三重指令同步执行的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101944053A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106502624A (zh) * | 2011-11-30 | 2017-03-15 | 英特尔公司 | 用于提供向量横向多数表决功能的处理器、设备和处理系统 |
| CN108494395A (zh) * | 2018-03-19 | 2018-09-04 | 杭州和利时自动化有限公司 | 一种三重化冗余系统的do模块及其输出表决电路 |
-
2009
- 2009-07-07 CN CN2009100544599A patent/CN101944053A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106502624A (zh) * | 2011-11-30 | 2017-03-15 | 英特尔公司 | 用于提供向量横向多数表决功能的处理器、设备和处理系统 |
| CN106502624B (zh) * | 2011-11-30 | 2019-10-18 | 英特尔公司 | 用于提供向量横向多数表决功能的处理器、设备和处理系统 |
| CN108494395A (zh) * | 2018-03-19 | 2018-09-04 | 杭州和利时自动化有限公司 | 一种三重化冗余系统的do模块及其输出表决电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3690657B1 (en) | Computer-based interlocking system and redundancy switching method thereof | |
| CN105974879B (zh) | 数字仪控系统中的冗余控制设备、系统及控制方法 | |
| CN102621938A (zh) | 过程控制中的三重冗余控制系统及其方法 | |
| CN104360916B (zh) | 基于数据同步的主备同步方法 | |
| CN103473156B (zh) | 一种基于实时操作系统的星载计算机三机热备份容错方法 | |
| CN103870353A (zh) | 一种面向多核的可重构容错系统及方法 | |
| CN104268037A (zh) | 热冗余联锁子系统及其主备切换方法 | |
| CN111352338A (zh) | 一种双余度飞控计算机及余度管理方法 | |
| CN102402220B (zh) | 基于负荷分担式的容错飞行控制系统的故障检测方法 | |
| CN101916068B (zh) | 基于2取2结构的计算机控制系统及其实现方法 | |
| CN103309319B (zh) | 分布冗余式飞机自动配电控制系统 | |
| CN108228391B (zh) | 一种LockStep处理机及管理方法 | |
| CN117573609B (zh) | 一种具有冗余功能的片上系统及其控制方法 | |
| CN102508745B (zh) | 一种基于两级松散同步的三模冗余系统及其实现方法 | |
| CN101931519B (zh) | 基于同步通信交换的三模冗余实现方法 | |
| CN102606331A (zh) | 三冗余表决控制系统及方法 | |
| CN101944053A (zh) | 一种三重指令同步执行的实现方法 | |
| CN202421854U (zh) | 用于dcs系统的三重冗余开关量输出模块 | |
| CN113791937B (zh) | 一种数据同步冗余系统及其控制方法 | |
| CN101943910A (zh) | 用于容错控制的自校验方法 | |
| CN102193835B (zh) | 基于3取2计算机系统的预执行方法 | |
| CN116755320A (zh) | 一种基于双热备份系统的余度管理方法及系统、增强辅助驾驶系统 | |
| CN103144657B (zh) | 带校验板的通用轨旁安全平台主处理子系统 | |
| CN114020095B (zh) | 一种基于时钟对齐与同步的双处理器锁步系统 | |
| CN202520423U (zh) | 三冗余表决控制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110112 |