CN101938442B - Dft处理器的预检测基运算方法、混合基运算方法和系统 - Google Patents

Abstract

为了提高DFT硬件处理器中运算数据的运算精度，减小资源消耗，本发明提出了一种DFT处理器的预检测基运算方法，包括以下步骤：对二进制数据从最高位开始预定位宽的相关位数数据进行溢出预检测；对数据分别进行蝶型加减运算和碟型复乘运算，其中，在进行碟型加减运算之前，根据加减运算的最高次数确定数据的符号位扩充位宽；根据溢出预检测的结果对下一级经蝶形运算的具有符号位扩展位宽的数据进行相应的移位截位。此外，本发明还提出了一种DFT处理器的混合基运算方法和系统。

Description

DFT处理器的预检测基运算方法、混合基运算方法和系统

技术领域

本发明涉及数字信号处理，更具体地，涉及DFT处理的数据的预检测基运算方法、混合基运算方法和混合基运算系统。

背景技术

DFT是信号处理系统中最基本也是最常用的运算。针对WLAN、WIMAX、LTE等高速调制解调系统，一般采用正交频分复用(OFDM)技术。对于LTE系统这种标准化的新一代无线通信技术，其上行链路采用SC-FDMA(单载波频分复用多址接入)方案，下行链路采用OFDMA(正交频分多址接入)方案。其中SC-FDMA是一种基于傅立叶变换扩展的正交频分复用(DFT-SOFDM)多址接入方案。两种方案的共同点都是将调制数据串-并转换，转换后的每路并行数据分别映射到一个相应的子(副)载波进行传输。所述映射至对应子载波的过程由一个DFT调制来实现，对应相反的过程由一个IDFT解调制来实现。但是，对于实际的硬件设计，为了减少运算量，DFT/IDFT(离散傅立叶逆变换)大多利用其快速算法FFT(快速傅立叶变换)实现。

但FFT的局限性在于它只能处理长度为N＝2^x(x是正整数)的数据，对于像EUTRAN/LTE这样的不能满足N＝2^x的系统，如果要求准确的N点DFT，只能采用直接DFT算法。若N是一个复合数，它可以分解成一些因子的乘积，则可以使用混合基FFT算法。

3GPP LTE协议36.211第5.3.3章节给定每个上行共享信道包含的子载波数的表示式如下：

$M_{\mathrm{sc}}^{\mathrm{PUSCH}}=N_{\mathrm{sc}}^{\mathrm{RB}}\·2^{{\mathrm{\α}}_2}\·3^{{\mathrm{\α}}_3}\·5^{{\mathrm{\α}}_5}\≤N_{\mathrm{sc}}^{\mathrm{RB}}.N_{\mathrm{RB}}^{\mathrm{UL}}$

这个式子给出了我们在实现DFT/IDFT的很好的思路，即采用基-2，基-3，基-5的混合基快速FFT/IFFT运算来实现M_sc ^PUSCH点的DFT/IDFT运算。

编号为US 2008/0126462的美国专利采用传统的FFT算法，采取流水处理的方式，通过合并旋转因子减小乘法器，构建并能够实现DFT处理器的运算。但是消耗了较多的缓存单元，同时单数据流水处理增加了数据溢出控制的复杂度，影响数据的精度和处理器的性能。

发明内容

为了提高DFT处理的混合基运算中数据的运算精度，减小资源消耗，本发明提出了一种DFT处理器的预检测基运算方法，包括以下步骤：对数据的从最高位开始预定个数的位进行溢出预检测；对数据进行基蝶型加减运算和基碟型复乘运算，其中，在进行基碟型加减运算之前，根据加减运算的最高次数确定数据的符号位扩充位宽；以及根据溢出预检测的结果对经运算的具有符号位扩充位宽的数据进行移位截位。

其中，溢出预检测是采用介于定点和浮点之间的块浮点算法，采用预检测的方式进行的。

其中，经过移位截位后的数据的总位宽为18位，其中，小数位宽为17位。

为了实现LTE协议规定的任意34中采样点数的DFT/IDFT变换，提高数据精度，提高数据吞吐量，减小资源消耗，本发明提出了一种DFT处理的数据的混合基运算方法，包括以下步骤：当数据包含基-2时，根据权利要求1至4中任一项的预检测基运算方法对数据进行运算，其中，预检测基运算方法中的基是基-2；根据预检测基运算方法对经基-2运算的数据进行运算，其中，预检测基运算方法中的基是基-3；根据预检测基运算方法对经基-3运算的数据进行运算，其中，预检测基运算方法中的基是基-4；以及当经基-4运算的数据包含基-5时，根据预检测基运算方法对经基-4运算的数据进行运算，其中，预检测基运算方法中的基是基-5，直至经基-5运算的数据中不包含基-5。

其中，将预检测基运算方法中的基碟型复乘运算中的旋转因子存储在旋转因子存储单元中。

其中，旋转因子存储单元中存储有648、720、768、864、900、960、972、1080、1152和1200十种点数的旋转因子，旋转因子存储单元包括：存储控制单元，用于选择对应于每个点数的基碟型复乘运算的旋转因子，以进行基碟型复乘运算；第一旋转因子存储单元，用于存储对应于基-5碟型复乘运算的16个旋转因子；以及第二旋转因子存储单元，用于存储其他旋转因子。

此外，本发明还提出了一种DFT处理的数据的混合基运算系统，包括：溢出预检测单元，用于对数据的最高的预定个数的位进行溢出预检测；碟型加减运算单元，用于对数据进行碟型加减运算，其中，在进行基碟型加减运算之前，根据加减运算的最高次数确定数据的符号位扩充位宽；旋转因子存储单元，用于存储预定的多个点数的旋转因子；碟型复乘运算单元，用于对经碟型加减运算的数据进行碟型复乘运算；移位截位单元，用于根据溢出预检测的结果对经碟型加减运算和碟型复乘运算的具有符号位扩充位宽的数据进行移位截位；以及控制产生单元，用于生成旋转因子存储单元中的旋转因子的调用地址，并对混合基运算系统中的各个单元进行控制。

其中，还包括存储器，用于存储初始运算数据、中间数据和运算结果。

其中，旋转因子存储单元中存储有648、720、768、864、900、960、972、1080、1152和1200十种点数的旋转因子，旋转因子存储单元包括：存储控制单元，用于选择对应于每个点数的基碟型复乘运算的旋转因子，以进行基碟型复乘运算；第一旋转因子存储单元，用于存储对应于每个点数的基-5碟型复乘运算的旋转因子；以及第二旋转因子存储单元，用于存储其他旋转因子。

其中，存储器的读写操作采用先进先出原则。

采用本发明方法和装置，与现有技术相比，利用VLSI方法实现混合基FFT计算电路能够提高运算处理性能，可以实现LTE协议规定的任意34中采样点数的DFT/IDFT变换；采用预检测的块浮点溢出控制方式，提高数据精度，减小资源消耗；通过改变ROM旋转因子和存储RAM的深度，可以实现任意点数的DFT/IDFT变换；采用并行处理和流水处理相结合的方式，通过数据合并、直接存储读写，提高数据吞吐量，节约资源。通过共用复乘单元的方式，减小复数乘法器的使用，减小资源开销。满足了LTE系统中对实时性的高要求。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的限定。在附图中：

图1示出了混合基运算的流程图；

图2示出了LTE_DFT模块系统的架构图；

图3示出了预检测基运算方法的流程图；

图4示出了基-2蝶型运算单元的结构图；

图5示出了基-3蝶型运算单元的结构图；

图6示出了基-4蝶型运算单元的结构图；

图7示出了基-5蝶型运算单元的结构图；

图8示出了24点DIF原理图；以及

图9示出了24点DIF的数据存储示意图。

具体实施方式

下面结合附图对DFT处理的数据的预检测基运算方法、混合基运算方法和混合基运算系统进行说明。

在LTE系统中，对于DFT/IDFT模块来说，每个UE需要做的DFT/IDFT点数为UE使用的上行子载波数。每种UE的点数有34种(根据应用确定)，且多个UE(1到M)点数加起来不超过1200点；输出和输入的点数相同，速率也相同。对应34种点数中各不同点数分别包含的混合基运算如下表1所示，表1是34种点数混合基运算表：

表1

序号	点数	基-2次数	基-3次数	基-4次数	基-5次数
						1	12	0	1	1	0

2	24	1	1	1	0
						3	36	0	2	1	0
4	48	0	1	2	0
						5	60	0	1	1	1
6	72	1	2	1	0
						7	96	1	1	2	0
8	108	0	3	1	0
						9	120	1	1	1	1
10	144	0	2	2	0
						11	180	0	2	1	1
12	192	0	1	3	0
						13	216	1	3	1	0
14	240	0	1	2	1
						15	288	1	2	2	0
16	300	0	1	1	2
						17	324	0	4	1	0
18	360	1	2	1	1
						19	384	1	1	3	0
20	432	0	3	2	0
						21	480	1	1	2	1
22	540	0	3	1	1
						23	576	0	2	3	0
24	600	1	1	1	2
						25	648	1	4	1	0
26	720	0	2	2	1
						27	768	0	1	4	0
28	864	1	3	2	0
						29	900	0	2	1	2
30	960	0	1	3	1
						31	972	0	5	1	0
32	1080	1	3	1	1
						33	1152	1	2	3	0
34	1200	0	1	2	2

对应上述34种点数，混合基处理的算法流程如下：根据基2、基3、基4、基5的顺序进行处理。假设输入的DFT点数为 $N=2^{{\mathrm{\α}}_2}\·3^{{\mathrm{\α}}_3}\·5^{{\mathrm{\α}}_5},$ 整个变换过程可以分为K级，K＝MOD(α₂，2)+α₃+FLOOR(α₂/2)+α₅。其中MOD(α₂，2)级基2运算，α₃级基3运算，FLOOR(α₂/2)级基4运算，α₅级基5运算。

而在本发明中，对应34种DFT点数的混合基运算的流程图，如图1所示。

第一步：进行基-2运算。

在基2-DFT运算时，先确定基2运算的级数，每一级基2-FFT运算前对数据进行溢出判定，完成基2-FFT运算后，根据预检测的溢出判定情况对数据进行移位(右移)和截位，并统计移位数，保证进行基2-FFT运算的数据始终是总位宽18位和小数位宽17位；输出数据就是当前级数的基2-FFT输出数据。由于基2-运算只能是0或1的运算，所以不需要循环。如果基-2运算次数为0，则直接转入做基-3运算。

第二步：进行基-3运算。

在基3-运算时，先确定基3运算的级数，每一级基3-FFT运算前对数据进行溢出判定，完成基3-FFT运算后，根据预检测的溢出情况对数据进行溢出判定、移位(右移)和截位，并统计移位数，保证进行基3-FFT运算的数据始终是总位宽18位和小数位宽17位；输出数据就是当前级数的基3-FFT输出数据。对下级基3碟型进行循环处理。所有基-3运算结束转入基-4运算。

第三步：进行基-4运算。

在基4-运算时，先确定基4运算的级数，每一级基4-FFT运算前对数据进行溢出判定，完成基4-FFT运算后，根据预检测的溢出情况对数据进行溢出判定、移位(右移)和截位，并统计移位数，保证进行基4-FFT运算的数据始终是总位宽18位和小数位宽17位；输出数据就是当前级数的基4-FFT输出数据。对下级基4碟型进行循环处理。所有基-4运算结束如果包含基-5运算则转入做基-5运算，否则整个蝶型运算结束。

第四步：进行基-5运算。

在基5-运算时，先确定基5运算的级数，每一级基5-FFT运算前对数据进行溢出判定，完成基5-FFT运算后，根据预检测的溢出情况对数据进行溢出判定、移位(右移)和截位，并统计移位数，保证进行基5-FFT运算的数据始终是总位宽18位和小数位宽17位；输出数据就是当前级数的基5-FFT输出数据。因为基-5运算次数为0或者1、2，所以如果基-5次数为0，则执行完所有基-4运算则整个蝶型运算结束，如果次数为1则执行1次基-5运算后结束，如果为2则循环1次基-5运算后结束。

下面详细介绍本发明的混合基DFT/IDFT处理器实现方法和装置，如图2所示。

1、控制产生单元

协调整个混合基运算系统的计算，控制蝶型运算的流程，生成需要的旋转因子ROM调用地址，并控制地址生成单元产生需要的存储器访问地址。

2、旋转因子ROM单元

存储：648、720、768、864、900、960、972、1080、1152和1200共十种点数的旋转因子，这些点数是其他点数的偶数倍，其他点数的旋转因子可由这部分旋转因子通过转化或移位寻址得到。由于基5运算的特殊性，基5运算最多出现两次，并且DFT处理器设计时把基5运算放到最后一级，所以每个点数的基5运算所需的旋转因子最多为16个，单独放到一个ROM中。

3、蝶型加减运算单元

负责完成数据的蝶形加减运算，数据的位宽根据加减的次数自动进行符号位扩展。

4、碟型复乘运算单元

完成蝶形运算的复乘部分，这里将它单独提出复用，节省资源开销。

基2、基3、基4、基5的蝶形运算原理图如图4、图5、图6、图7所示。

5、移位截位单元

对运算完的数据，按照溢出控制单元得到的相应移位位数，对输入到该子模块的输入数据进行移位和截位处理，使输出数据为1位符号位加17位小数位的形式，以利于下一步进行数据存储时减小资源开销；

6、数据存储单元

存储输入输出数据和中间数据，这里的buffer为FIFO结构，数据不需要进行变换和特殊寻址，直接进行顺序读写操作，提高时钟频率，降低控制复杂度。数据存储单元包括两个ram单元，每个ram单元完全相同，ram内部包括5个子存储单元，容量分别为100x180，100x180，100x180，100x180，60x180。两个ram单元以“乒乓ram”的方式参与蝶型运算。其中一个ram进行读数据时，另一个ram写入中间或结果数据。蝶形单元的运算按照基2---＞基3---＞基4---＞基5或者基5---＞基4---＞基3---＞基2的顺序皆可。这里采用第一种方式。

要计算的初始数据写入到ram单元，每4个数据合起来存入内部子存储单元(这里的子存储单元为同步fifo)的一个地址中。对于其后的临时计算数据存储，写入的数据位宽由当前进行的蝶形单元基Rcx36决定(如果是基2运算，则由2xRcx36决定)。参与存储的子存储单元的个数由下一级蝶形运算的基Rn决定。数据写满一个子存储单元后，转到下一个子存储单元进行存储。最后一级蝶形单元运算完后需要的子存储单元个数由第一次进行运算的蝶形单元基Rf决定(这里是基2或基3)。初始数据写入、临时数据写入、运算结果写入子存储单元的深度分别由以下三式决定：

$\mathrm{addr}=\frac{N}{\mathrm{Rn}*\mathrm{Rl}}$ $\mathrm{addr}=\frac{N}{\mathrm{Rc}*\mathrm{Rn}}$ $\mathrm{addr}=\frac{N}{\mathrm{Rc}*\mathrm{Rf}}$

数据读出时，参与读出的子存储单元的个数由当前进行的蝶形运算基Rc决定。数据按先入先出的方式同步读出。

7、溢出控制单元

采用介于定点和浮点之间的块浮点算法进行溢出控制，在每次加减运算的输入数据端，对符号位进行扩充，在输出数据端，对最高几位进行预检测，以确定下次蝶形运算是否存在溢出以及溢出的位数，再做出相应的移位处理，保证运算过程没有溢出，同时动态移位提高了数据精度。数据溢出预检测控制的流程图如图3所示，其设计思想是：定点化的一组N点18位有符号补码二进制数据输入到LTE_DFT处理器后，首先通过一个溢出预检测器检测所有输入数据的高3位，得到输入数据中绝对值最大的那个数，借此判断出数据可能出现的溢出情况，然后数据存入存储ram中。当需要进行运算时，数据被送入蝶形运算单元进行加减运算，运算完的数据送到复乘单元进行复乘运算，运算完的数据送入到数据选择器，根据开始检测出来的溢出判断位，对数据进行右移和截位，移位后的运算出来的结果饱和舍入尾数，保留18位，送入到第二级溢出预检测器中，对下一次蝶形运算的溢出位进行预估，然后数据存储回ram中，进行后续运算或读出。循环上述流程，直到所有蝶形运算结束为止。然后对每次产生的溢出指数位进行叠加，得到一个数据移位指数，数据在输出时，通过这个移位指数，对数据整体左移，进行数据精度补偿，得到最终的运算输出结果。

进行24点蝶形运算时，分别进行基2、基3、基4运算。如图8：24点DIF原理图所示，这里N＝24，数据写入ram0的第一个子存储单元时，Rn＝2，Rl＝4，所以子存储单元个数为2，子存储单元深度为3；完成基2运算后，Rc＝2，Rn＝3，需要的子存储单元深度为4，需要的子存储单元个数为3；完成基3运算后，Rc＝3，Rn＝4，需要的子存储单元深度为2，需要的子存储单元个数为4；完成基4运算后，因为是最后一级蝶形运算，Rc＝4，Rf＝2，需要的最终结果存储单元的子存储单元深度为3，子存储单元个数为2。临时数据或运算结果从ram中读出时，按照当前进行的基2、基3、基4分别依次对应读出子存储单元FIFO中相同地址单元的数据。运算时，对每一个蝶形分组，为了有效利用相同的旋转因子，都是先进行每一组的第一个蝶形运算，再进行第二个，依此类推。数据的存储方式如图9：24点数据存储示意图所示。

按照本发明文档描述的方法及硬件装置进行精确的固定点DFT/IDFT计算，结合并行处理和流水线技术，利用VLSI实现混合基FFT计算，极大提高了运算处理效率，保证了LTE等对实时处理要求很严格的系统的要求。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种DFT处理器的预检测基运算方法，其特征在于，包括以下步骤：

对数据的从最高位开始预定个数的位进行溢出预检测；

对所述数据进行基蝶型加减运算和基碟型复乘运算，其中，在进行所述基蝶型加减运算之前，根据所述加减运算的最高次数确定所述数据的符号位扩充位宽；以及

根据所述溢出预检测的结果对经运算的具有所述符号位扩充位宽的数据进行移位截位。

2.根据权利要求1所述的方法，其特征在于，所述溢出预检测是采用介于定点和浮点之间的块浮点算法，采用预检测的方式进行的。

3.根据权利要求1所述的方法，其特征在于，经过所述移位截位后的数据的总位宽为18位，其中，小数位宽为17位。

4.一种DFT处理器的混合基运算方法，其特征在于，包括以下步骤：

当数据包含基-2时，根据权利要求1至3中任一项所述的预检测基运算方法对所述数据进行运算，其中，所述预检测基运算方法中的基是所述基-2；

根据所述预检测基运算方法对经基-2运算的数据进行运算，其中，所述预检测基运算方法中的基是基-3，直至经基-3运算的数据中不包含所述基-3；

根据所述预检测基运算方法对经基-3运算的数据进行运算，其中，所述预检测基运算方法中的基是基-4，直至经基-4运算的数据中不包含所述基-4；以及

当经基-4运算的数据包含基-5时，根据所述预检测基运算方法对经基-4运算的数据进行运算，其中，所述预检测基运算方法中的基是所述基-5，直至经基-5运算的数据中不包含所述基-5。

5.根据权利要求4所述的方法，其特征在于，将所述预检测基运算方法中的所述基碟型复乘运算中的旋转因子存储在旋转因子存储单元中。

6.根据权利要求5所述的方法，其特征在于，所述旋转因子存储单元中存储有648、720、768、864、900、960、972、1080、1152和1200十种点数的旋转因子，所述旋转因子存储单元包括：

存储控制单元，用于选择对应于每个点数的基碟型复乘运算的旋转因子，以进行基碟型复乘运算；

第一旋转因子存储单元，用于存储16个基-5碟型复乘运算的旋转因子；以及

第二旋转因子存储单元，用于存储其他旋转因子。

7.一种DFT处理器的混合基运算系统，其特征在于，包括：

溢出预检测单元，用于对数据的最高的预定个数的位进行溢出预检测；

碟型加减运算单元，用于对所述数据进行碟型加减运算，其中，在进行所述碟型加减运算之前，根据所述加减运算的最高次数确定所述数据的符号位扩充位宽；

旋转因子存储单元，用于存储预定的多个点数的旋转因子；

碟型复乘运算单元，用于对经碟型加减运算的数据进行碟型复乘运算；

移位截位单元，用于根据所述溢出预检测的结果对经碟型加减运算和碟型复乘运算的具有所述符号位扩充位宽的数据进行移位截位；以及

控制产生单元，用于生成所述旋转因子存储单元中的所述旋转因子的调用地址，并对所述混合基运算系统中的各个单元进行控制。

8.根据权利要求7所述的系统，其特征在于，还包括存储器，用于存储运算的初始数据、中间数据和最终结果。

9.根据权利要求7或8所述的系统，其特征在于，所述旋转因子存储单元中存储有648、720、768、864、900、960、972、1080、1152和1200十种点数的旋转因子，所述旋转因子存储单元包括：

存储控制单元，用于选择对应于每个点数的基碟型复乘运算的旋转因子，以进行基碟型复乘运算；

第一旋转因子存储单元，用于存储对应于每个点数的基-5碟型复乘运算的旋转因子；以及

第二旋转因子存储单元，用于存储其他旋转因子。

10.根据权利要求8所述的系统，其特征在于，所述存储器的读写操作采用先进先出原则。

Images